DE102009033442B4 - Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements - Google Patents

Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements Download PDF

Info

Publication number
DE102009033442B4
DE102009033442B4 DE200910033442 DE102009033442A DE102009033442B4 DE 102009033442 B4 DE102009033442 B4 DE 102009033442B4 DE 200910033442 DE200910033442 DE 200910033442 DE 102009033442 A DE102009033442 A DE 102009033442A DE 102009033442 B4 DE102009033442 B4 DE 102009033442B4
Authority
DE
Germany
Prior art keywords
layer
conductive layer
molding material
copolymer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE200910033442
Other languages
English (en)
Other versions
DE102009033442A1 (de
Inventor
Thorsten Meyer
Recai Sezi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Intel Mobile Communications GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Mobile Communications GmbH filed Critical Intel Mobile Communications GmbH
Publication of DE102009033442A1 publication Critical patent/DE102009033442A1/de
Application granted granted Critical
Publication of DE102009033442B4 publication Critical patent/DE102009033442B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Halbleiterbauelement, umfassend:
– einen Chip mit einer Kontaktseite und anderen Seiten, der eine integrierte Schaltung umfasst,
– Formmaterial auf wenigstens einer der anderen Seiten des Chips, wobei das Formmaterial eine erste Oberfläche umfasst, welche mit der Kontaktseite des Chips bündig abschließt,
– eine auf der Kontaktseite des Chips und auf der ersten Oberfläche des Formmaterials angeordnete Isolierschicht, wobei die Isolierschicht die Kontaktseite des Chips und die erste Oberfläche des Formmaterials direkt kontaktiert,
– eine auf der Isolierschicht angeordnete und elektrisch an die integrierte Schaltung gekoppelte leitende Schicht, wobei die Isolierschicht zwischen der leitenden Schicht und dem Formmaterial angeordnet ist,
– eine auf der leitenden Schicht angeordnete Copolymerschicht, welche eine Oberfläche der Isolierschicht kontaktiert, wobei ein Teil der Oberfläche der Isolierschicht nicht durch die leitende Schicht oder die Copolymerschicht bedeckt ist, und
– elektrisch durch Durchverbindungen in der Copolymerschicht an die leitende Schicht gekoppelte Metallelemente.

Description

  • Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einer Copolymerschicht und ein Verfahren zur Herstellung eines Halbleiterbauelements mit einer Copolymerschicht.
  • Das Wafer-Level-Packaging (WLP) bezieht sich auf die Technologie des Kapselns von Halbleiterchips auf der Wafer-Ebene anstelle des traditionellen Prozesses des einzelnen Kapselns von Halbleiterchips. WLP ist eine Kapselungstechnologie auf Chipmaßstab, da das resultierende Package im Wesentlichen die gleiche Größe wie der Chip aufweist. WLP besteht daraus, Wafer-Fabrikationsprozesse dahingehend zu erweitern, dass Bauelementverbindungen und Schutz bereitgestellt werden.
  • Die Ball-Grid-Array-(BGA-)Kapselung auf Wafer-Ebene (WLB) ist eine Variante von WLP. Ein unter Verwendung von WLB-Technologie hergestelltes Halbleiterbauelement enthält in der Regel einen Halbleiterchip oder Die, der über eine Umverteilungsschicht (oder Umverdrahtungsschicht) (RDL – Redistribution Layer) an ein Array aus Lötkugeln oder Löthöckern elektrisch gekoppelt ist. Die Lötkugeln oder -höcker befinden sich innerhalb der Bodenfläche des Halbleiterchips. Ein unter Verwendung von WLB-Technologie hergestelltes Halbleiterbauelement wird an eine gedruckte Leiterplatte (PCB – Printed Circuit Board) gekoppelt, indem die Lötkugeln an die PCB gelötet werden.
  • Die eWLB-Kapselung (embedded Wafer Level Ball Grid Array) erweitert die WLB-Kapselung durch Bereitstellen der Fähigkeit zum Hinzufügen von Flächeninhalt zu der Bodenfläche des Halbleiterchips. Bei der eWLB-Kapselung kapselt ein Formmaterial oder eine Formmasse (oder Moldmaterial) den Halbleiterchip gegenüber der RDL und dem Array aus Lötkugeln. Dieses Formmaterial vergrößert den Flächeninhalt, der für Lötkugeln oder Löthöcker verwendet werden kann. Ein unter Verwendung von eWLB-Technologie hergestelltes Halbleiterbauelement wird an eine PCB gekoppelt, indem die Lötkugeln an die PCB gelötet werden.
  • In der Regel enthält jedes der entweder über WLB-Technologie oder eWLB-Technologie hergestellten Halbleiterbauelemente mehrere über Dünnfilmtechnologien aufgebrachte Schichten. Eine Schicht ist eine Isolierschicht, die den Wafer passiviert. Eine andere Schicht ist eine RDL, die Chipeingänge und -ausgänge zu Lötkontaktpads führt, und eine dritte Schicht ist eine Lötstoppschicht, die den Lötfluss stoppt und die RDL vor Oxidation und Korrosion schützt. Üblicherweise besitzt die Lötstoppschicht eine gewisse Dicke, um den Lotfluss zu stoppen und ein Reißen der Lötstoppschicht zu verhindern.
  • Durch das Vergrößern der Dicke der Isolierschicht wird der Betrieb der integrierten Schaltung auf dem Halbleiterchip verbessert. Mit der Dicke der mehreren Schichten nimmt jedoch auch der Stress (mechanische Spannung) auf dem Halbleiterchip und das Verwerfen des Halbleiterbauelements zu. Stärkeres Verwerfen (Verziehen) des Halbleiterbauelements kann Pick-and-Place-Anlagen daran hindern, ordnungsgemäß zu arbeiten.
  • Die Druckschrift US 2006/0163728 A1 offenbart eine über einem Chip angeordnete Isolierschicht. Der Chip ist in ein Formmaterial eingebettet und umfasst auf seiner Kontaktseite elektrische Kontakte, welche mittels einer leitenden Schicht mit externen Kontaktelementen verbunden sind. Über der leitenden Schicht ist eine Schicht angeordnet, die ein Copolymer enthalten kann.
  • Die Druckschrift US 5 244 833 A offenbart ein Verfahren zur Herstellung eines Halbleiterbauelements. Dabei wird eine Polymerschicht mit einer Dicke kleiner einem Mikrometer abgeschieden.
  • Die Druckschrift US 2006/0289991 A1 offenbart ein Halbleiterbauelement mit einem Kontaktelement in Form einer Lötkugel.
  • Die Druckschrift US 7 294 933 B2 offenbart ein Verfahren zur Herstellung eines Halbleiterbauelements. Dabei wird über einer Oberfläche eines Halbleiterwafers eine Umverdrahtung hergestellt.
  • Die Druckschrift US 2007/0 262 436 A1 offenbart ein Verfahren zur Herstellung eines Halbleiterbauelements. Unter anderem wird dabei über in einer Vergussmasse eingebetteten Halbleiterchips eine Polymerschicht abgeschieden.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement mit gegenüber herkömmlichen Halbleiterbauelementen verringerter mechanischer Spannung zu schaffen. Ferner soll ein entsprechendes Herstellungsverfahren angegeben werden.
  • Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
  • Gemäß einem Aspekt umfasst ein Halbleiterbauelement einen Chip mit einer Kontaktseite und anderen Seiten, der eine integrierte Schaltung umfasst. Ferner umfasst das Halbleiterbauelement ein Formmaterial auf wenigstens einer der anderen Seiten des Chips, wobei das Formmaterial eine erste Oberfläche umfasst, welche mit der Kontaktseite des Chips bündig abschließt. Ferner umfasst das Halbleiterbauelement eine auf der Kontaktseite des Chips und auf der ersten Oberfläche des Formmaterials angeordnete Isolierschicht, wobei die Isolierschicht die Kontaktseite des Chips und die erste Oberfläche des Formmaterials direkt kontaktiert. Ferner umfasst das Halbleiterbauelement eine auf der Isolierschicht angeordnete und elektrisch an die integrierte Schaltung gekoppelte leitende Schicht, wobei die Isolierschicht zwischen der leitenden Schicht und dem Formmaterial angeordnet ist. Ferner umfasst das Halbleiterbauelement eine auf der leitenden Schicht angeordnete Copolymerschicht, welche eine Oberfläche der Isolierschicht kontaktiert, wobei ein Teil der Oberfläche der Isolierschicht nicht durch die leitende Schicht oder die Copolymerschicht bedeckt ist. Ferner umfasst das Halbleiterbauelement elektrisch durch Durchverbindungen in der Copolymerschicht an die leitende Schicht gekoppelte Metallelemente.
  • Gemäß einem weiteren Aspekt umfasst ein Halbleiterbauelement einen Halbleiterchip mit einer Kontaktseite und anderen Seiten sowie ein Formmaterial auf wenigstens einer der anderen Seiten des Chips, wobei das Formmaterial eine erste Oberfläche umfasst, welche mit der Kontaktseite des Chips bündig abschließt. Ferner umfasst das Halbleiterbauelement eine auf der Kontaktseite des Chips und auf der ersten Oberfläche des Formmaterials angeordnete Isolierschicht, wobei die Isolierschicht die Kontaktseite des Chips und die erste Oberfläche des Formmaterials direkt kontaktiert. Ferner umfasst das Halbleiterbauelement eine auf der Isolierschicht angeordnete und elektrisch mit der Kontaktseite verbundene Umverteilungsschicht, wobei ein erster Teil der Umverteilungsschicht über den Umfang des Chips hinausragt und die Isolierschicht zwischen dem ersten Teil der Umverteilungsschicht und dem Formmaterial angeordnet ist. Ferner umfasst das Halbleiterbauelement eine auf der Umverteilungsschicht angeordnete Copolymerschicht, welche eine Oberfläche der Isolierschicht kontaktiert, wobei die Umverteilungsschicht und die Copolymerschicht einen Teil der Oberfläche der Isolierschicht unbedeckt lassen. Ferner umfasst das Halbleiterbauelement an die Umverteilungsschicht über Durchverbindungen in der Copolymerschicht elektrisch gekoppelte Metallelemente.
  • Gemäß einem weiteren Aspekt umfasst ein Verfahren zum Herstellen eines Halbleiterbauelements die folgenden Schritte: Bereitstellen eines eine integrierte Schaltung umfassenden Chips mit einer Kontaktseite und anderen Seiten; Aufbringen von Formmaterial auf einer der anderen Seiten des Chips, wobei das Formmaterial eine erste Oberfläche umfasst, welche mit der Kontaktseite des Chips bündig abschließt; Aufbringen einer Isolierschicht auf der Kontaktseite des Chips und auf der ersten Oberfläche des Formmaterials, wobei die Isolierschicht die Kontaktseite des Chips und die erste Oberfläche des Formmaterials direkt kontaktiert; Aufbringen einer leitenden Schicht auf der Isolierschicht, wobei die leitende Schicht an die integrierte Schaltung gekoppelt ist und die Isolierschicht zwischen der leitenden Schicht und dem Formmaterial angeordnet ist; Aufbringen einer Copolymerschicht auf der leitenden Schicht, wobei die Copolymerschicht eine Oberfläche der Isolierschicht kontaktiert und ein Teil der Oberfläche der Isolierschicht nicht durch die leitende Schicht oder die Copolymerschicht bedeckt wird; Aufbringen von Metallelementen auf der leitenden Schicht über Durchverbindungen in der Copolymerschicht.
  • Gemäß einem weiteren Aspekt umfasst ein Verfahren zum Herstellen eines Halbleiterbauelements die folgenden Schritte: Platzieren von mindestens zwei Chips auf einem Träger, wobei jeder der Chips eine integrierte Schaltung, eine Kontaktseite und andere Seiten umfasst; Aufbringen von Formmaterial auf wenigstens einer der anderen Seiten jedes der mindestens zwei Chips, um einen geformten Körper auszubilden; Entfernen des Trägers von dem geformten Körper, wobei nach dem Entfernen des Trägers das Formmaterial eine erste Oberfläche umfasst, welche mit den Kontaktseiten der mindestens zwei Chips bündig abschließt; Aufbringen einer Isolierschicht auf den Kontaktseiten der mindestens zwei Chips und auf der ersten Oberfläche des Formmaterials, wobei die Isolierschicht die Kontaktseiten der mindestens zwei Chips und die erste Oberfläche des Formmaterials direkt kontaktiert; Aufbringen einer leitenden Schicht auf der Isolierschicht, wobei die leitende Schicht an zumindest eine integrierte Schaltung der mindestens zwei Chips gekoppelt ist und die Isolierschicht zwischen der leitenden Schicht und dem Formmaterial angeordnet ist; Aufbringen einer Copolymerschicht auf der leitenden Schicht, wobei die Copolymerschicht eine Oberfläche der Isolierschicht kontaktiert und ein Teil der Oberfläche der Isolierschicht nicht durch die leitende Schicht oder die Copolymerschicht bedeckt ist; Aufbringen von Metallelementen auf der leitenden Schicht über Durchverbindungen in der Copolymerschicht.
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Spezifikation aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 ist ein Diagramm, das eine Ausführungsform eines über eine eWLB-Technologie hergestellten Halbleiterbauelements zeigt.
  • 2 ist ein Diagramm, das eine Ausführungsform eines über eine WLB-Technologie hergestellten Halbleiterbauelements zeigt.
  • 3 ist ein Diagramm, das eine Ausführungsform eines Waferträgers und doppelseitigen Klebebands zeigt.
  • 4 ein Diagramm, das eine Ausführungsform von Halbleiterchips auf doppelseitigem Klebeband zeigt.
  • 5 ist ein Diagramm, das eine Ausführungsform von Formmaterial auf Halbleiterchips und doppelseitigem Klebeband zeigt.
  • 6 ist ein Diagramm, das einen von dem doppelseitigem Klebeband getrennten Waferträger zeigt.
  • 7 ist ein Diagramm, das ein von einem geformten Körper getrenntes doppelseitiges Klebeband zeigt.
  • 8 ist ein Diagramm, das eine Ausführungsform einer Isolierschicht auf einem geformten Körper zeigt.
  • 9 ist ein Diagramm, das eine Ausführungsform einer Keimschicht und von Plating-Resist (Resist für elektrochemische Abscheidung) über einer Isolierschicht und einem E/A-Kontakt (Ein-/Ausgang-Kontakt) zeigt.
  • 10 ist ein Diagramm, das eine Ausführungsform einer Metallschicht zeigt, die sich auf einer Keimschicht und in der Öffnung in einem Plating-Resist befindet.
  • 11 ist ein Diagramm, das eine Ausführungsform einer leitenden Schicht über einer Isolierschicht und einem E/A-Kontakt zeigt.
  • 12 ist ein Diagramm, das eine Ausführungsform einer Maskierungsschicht oder eines Plating-Resists auf einer leitenden Schicht zeigt.
  • 13 ist ein Diagramm, das eine Ausführungsform einer Copolymerschicht auf einer leitenden Schicht zeigt.
  • 14 ist ein Diagramm, das eine Ausführungsform der Baugruppe von 13 ohne Plating-Resist zeigt.
  • 15 ist ein Diagramm, das eine Ausführungsform eines der mit einer leitenden Schicht verbundenen Metallelemente zeigt.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, „vorderer”, „hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • 1 ist ein Diagramm, das eine Ausführungsform eines über eine eWLB-Technologie hergestellten Halbleiterbauelements 20 zeigt. Das Halbleiterbauelement 20 enthält einen Halbleiterchip 22, Formmaterial 24, eine (elektrisch isolierende) Isolierschicht 26, eine (elektrisch) leitende Schicht 28, eine Copolymerschicht 30 und Metallelemente 32. Das Halbleiterbauelement 20 wird über Metallelemente 32 an eine nichtgezeigte PCB gelötet.
  • Der Halbleiterchip 22 enthält eine Eingangs-/Ausgangs-(E/A-)Kontaktseite 34 und andere Seiten 36. Der Halbleiterchip 22 enthält eine oder mehrere integrierte Schaltungen mit E/A-Kontakten 38 auf der Kontaktseite 34. Formmaterial 24 ist auf den anderen Seiten 36 abgeschieden. Bei einer Ausführungsform enthält der Halbleiterchip 22 eine oder mehrere integrierte Schaltungen im Wesentlichen auf der Kontaktseite 34.
  • Die Isolierschicht 26 ist über der Kontaktseite 34 und Abschnitten des Formmaterials 24 angeordnet. Bei einer Ausführungsform enthält die Isolierschicht 26 ein Polyimidmaterial. Bei einer Ausführungsform enthält der Halbleiterchip 22 eine harte Passivierungsschicht wie etwa Siliziumdioxid oder Siliziumnitrid auf der Kontaktseite 34.
  • Die leitende Schicht 28 ist auf der Isolierschicht 26 angeordnet und elektrisch an E/A-Kontakte 38 über Durchverbindungen bei 40 in der Isolierschicht 26 gekoppelt. Die leitende Schicht 28 verläuft über Abschnitten des Halbleiterchips 22 und Abschnitten des Formmaterials 24. Die leitende Schicht 28 fächert die E/A-Kontakte 38 des Halbleiterchips 22 zu einem Oberflächenbereich auf, der größer ist als der Oberflächenbereich des Halbleiterchips 22, wo mehr Metallelemente 32 über dem größeren Oberflächenbereich untergebracht werden können. Bei einer Ausführungsform ist die leitende Schicht 28 auf der Isolierschicht 26 angeordnet und durch Durchverbindungen bei 40 in der Isolierschicht 26 und in einer harten Passivierungsschicht elektrisch an E/A-Kontakte 38 gekoppelt. Bei einer Ausführungsform ist die leitende Schicht 28 eine RDL mit einer Keimschicht. Bei einer Ausführungsform ist die leitende Schicht 28 im Wesentlichen Kupfer.
  • Die Copolymerschicht 30 ist auf der leitenden Schicht 28 angeordnet. Die Copolymerschicht 30 arbeitet als ein Lötstopp und schützt die leitende Schicht 28 vor Korrosion. Bei einer Ausführungsform weist die Copolymerschicht 30 eine Dicke von weniger als 1 Mikrometer auf. Bei einer Ausführungsform enthält die leitende Schicht 28 strukturiertes Kupfer, und die Copolymerschicht 30 ist auf dem strukturierten Kupfer angeordnet. Bei einer Ausführungsform enthält die Copolymerschicht 30 Kupfer und Polyimidmaterial. Bei einer Ausführungsform enthält die leitende Schicht 28 Kupfer, und die Copolymerschicht 30 wird bereitgestellt, indem Polyimid auf das Kupfer aufgebracht und das Polyimid entfernt wird.
  • Metallelemente 32 werden durch Durchverbindungen in der Copolymerschicht 30 mit der leitenden Schicht 28 verbunden und elektrisch an sie gekoppelt. Bei einer Ausführungsform stehen Metallelemente 32 um mindestens 100 Mikrometer von der leitenden Schicht 28 vor. Bei einer Ausführungsform sind die Metallelemente 32 Lötkugeln. Bei einer Ausführungsform sind die Metallelemente 32 Löthöcker. Bei einer Ausführungsform sind die Metallelemente 32 Lötzapfen.
  • 2 ist ein Diagramm, das eine Ausführungsform eines über eine WLB-Technologie hergestellten Halbleiterbauelements 50 zeigt. Das Halbleiterbauelement 50 enthält einen Halbleiterchip 52, eine Isolierschicht 54, eine leitende Schicht 56, eine Copolymerschicht 58 und Metallelemente 60. Das Halbleiterbauelement 50 wird über Metallelemente 60 an eine nichtgezeigte PCB gelötet.
  • Der Halbleiterchip 52 enthält eine E/A-Kontaktseite 62 und andere Seiten 64. Der Halbleiterchip 52 enthält eine oder mehrere integrierte Schaltungen mit E/A-Kontakten 66 auf der Kontaktseite 62. Bei einer Ausführungsform enthält der Halbleiterchip 52 eine oder mehrere integrierte Schaltungen im Wesentlichen auf der Kontaktseite 62.
  • Die Isolierschicht 54 ist über der Kontaktseite 62 angeordnet. Bei einer Ausführungsform enthält die Isolierschicht 54 ein Polyimidmaterial. Bei einer Ausführungsform enthält der Halbleiterchip 52 eine harte Passivierungsschicht wie etwa Siliziumdioxid oder Siliziumnitrid auf der Kontaktseite 62.
  • Die leitende Schicht 56 ist auf der Isolierschicht 54 angeordnet und elektrisch an E/A-Kontakte 66 über Durchverbindungen bei 68 in der Isolierschicht 54 gekoppelt. Die leitende Schicht 56 erstreckt sich über Abschnitte des Halbleiterchips 52. Die leitende Schicht 56 führt die Metallelemente 60 zu E/A-Kontakten 66 zusammen, wobei Metallelemente 60 in der Bodenfläche des Halbleiterchips 52 verteilt sind. Bei einer Ausführungsform ist die leitende Schicht 56 auf der Isolierschicht 54 angeordnet und durch Durchverbindungen bei 68 in der Isolierschicht 54 und in einer harten Passivierungsschicht elektrisch an E/A-Kontakte 66 gekoppelt. Bei einer Ausführungsform ist die leitende Schicht 56 eine RDL mit einer Keimschicht. Bei einer Ausführungsform ist die leitende Schicht 56 im Wesentlichen Kupfer.
  • Die Copolymerschicht 58 ist auf der leitenden Schicht 56 angeordnet. Die Copolymerschicht 58 arbeitet als ein Lötstopp und schützt die leitende Schicht 56 vor Korrosion. Bei einer Ausführungsform weist die Copolymerschicht 58 eine Dicke von weniger als 1 Mikrometer auf. Bei einer Ausführungsform enthält die leitende Schicht 56 strukturiertes Kupfer, und die Copolymerschicht 58 ist auf dem strukturierten Kupfer angeordnet. Bei einer Ausführungsform enthält die Copolymerschicht 58 Kupfer und Polyimidmaterial. Bei einer Ausführungsform enthält die leitende Schicht 56 Kupfer, und die Copolymerschicht 58 wird bereitgestellt, indem Polyimid auf das Kupfer aufgebracht und das Polyimid entfernt wird.
  • Metallelemente 60 werden durch Durchverbindungen in der Copolymerschicht 58 mit der leitenden Schicht 56 verbunden und elektrisch an sie gekoppelt. Bei einer Ausführungsform stehen Metallelemente 60 um mindestens 100 Mikrometer von der leitenden Schicht 56 vor. Bei einer Ausführungsform sind die Metallelemente 60 Lötkugeln. Bei einer Ausführungsform sind die Metallelemente 60 Löthöcker. Bei einer Ausführungsform sind die Metallelemente 60 Lötzapfen.
  • Die 3–15 sind Diagramme, die eine Ausführungsform eines Verfahrens zum Herstellen von Halbleiterbauelementen ähnlich dem Halbleiterbauelement 20 von 1 zeigen. Die 3–7 sind Diagramme, die eine Ausführungsform eines Verfahrens zum Herstellen eines geformten Körpers 104 mit eingebetteten Halbleiterchips 22 und Formmaterial 24 zeigen.
  • 3 ist ein Diagramm, das eine Ausführungsform eines Waferträgers 100 und eines doppelseitigen Klebebands 102 zeigt. Bei einer Ausführungsform ist der Waferträger 100 eine metallische Trägerplatte. Bei einer Ausführungsform enthält der Waferträger 100 eine Glasschicht.
  • Das doppelseitige Klebeband 102 wird auf den Waferträger 100 laminiert. Das doppelseitige Klebeband 102 ist, wenn es einer Temperatur ausgesetzt wird, weniger steif als der Waferträger 100, und das doppelseitige Klebeband 102 stützt die Baugruppe während des Ausformens (Molden). Außerdem weist das doppelseitige Klebeband 102 Wärmetrenneigenschaften auf, die das Entfernen des Waferträgers 100 und des doppelseitigen Klebebands 102 nach dem Ausformen gestatten.
  • 4 ist ein Diagramm, das eine Ausführungsform der Halbleiterchips 22 auf dem doppelseitigen Klebeband 102 zeigt. Die Halbleiterchips 22 kommen von einem oder mehreren Halbleiter-Wafern, die zerlegt werden, um die Halbleiterchips 22 bereitzustellen. Jeder der Halbleiterchips 22 enthält mindestens eine integrierte Schaltung und E/A-Kontakte. Die Halbleiterchips 22 werden aufgegriffen und auf dem doppelseitigen Klebeband 102 mit den E/A-Kontakten nach unten, d. h. auf das doppelseitige Klebeband 102 zeigend platziert. Bei einer Ausführungsform wird jeder der Halbleiterchips 22 vorher als ein guter Die getestet, bevor er auf dem doppelseitigen Klebeband 102 platziert wird.
  • 5 ist ein Diagramm, das eine Ausführungsform der Formmasse oder des Formmaterials 24 auf den Halbleiterchips 22 und dem doppelseitigen Klebeband 102 zeigt. Das Formmaterial 24 wird in flüssiger Form aufgebracht, um die montierten Halbleiterchips 22 zu kapseln. Das Formmaterial 24 härtet und wird ein Teil eines geformten Körpers 104, der das Formmaterial 24 und die Halbleiterchips 22 enthält. Bei einer Ausführungsform wird das Formmaterial 24 über Formpressen aufgebracht. Bei einer Ausführungsform wird das Formmaterial 24 über Spritzpressen aufgebracht.
  • 6 ist ein Diagramm, das den von dem doppelseitigen Klebeband 102 getrennten Waferträger 100 zeigt. Der geformte Körper 104, einschließlich Formmaterial 24 und Halbleiterchips 22, bleibt an dem doppelseitigen Klebeband 102 angebracht.
  • 7 ist ein Diagramm, das das vom geformten Körper 104 getrennte doppelseitige Klebeband 102 zeigt. Bei einer Ausführungsform weist der geformte Körper 104 die Gestalt eines Halbleiter-Wafers auf. Bei einer Ausführungsform weist der geformte Körper 104 die Gestalt und Größe eines 200-Millimeter-Halbleiter-Wafers auf.
  • Die 8–15 sind Diagramme, die eine Ausführungsform eines Wafer-Level-Verfahrens zum Verbinden von Ball-Grid-Arrays mit eingebetteten Halbleiterchips 22 zeigt. In 8–15 ist der geformte Körper 104 im Vergleich zu dem in 7 gezeigten geformten Körper 104 um 180 Grad gedreht.
  • 8 ist ein Diagramm, das eine Ausführungsform einer Isolierschicht 26 auf dem geformten Körper 104 zeigt. Der Halbleiterchip 22 ist im Formmaterial 24 eingebettet und enthält einen E/A-Kontakt 38 und eine harte Passivierungsschicht 110. Bei einer Ausführungsform ist der E/A-Kontakt 38 ein Aluminiumpad auf dem Halbleiterchip 22. Bei einer Ausführungsform enthält die harte Passivierungsschicht 110 Siliziumoxid. Bei einer Ausführungsform enthält die harte Passivierungsschicht 110 Siliziumnitrid.
  • Die Isolierschicht 26 ist über dem Formmaterial 24 und der Kontaktseite 34 des Halbleiterchips 22 aufgebracht. Eine Durchverbindung bei 40 wird in der Isolierschicht 26 über einen oder mehrere Fotolithographieschritte geöffnet. Die Durchverbindung bei 40 wird hinunter zum E/A-Kontakt 38 geöffnet. Bei einer Ausführungsform wird die Isolierschicht 26 aufgeschleudert und vorgehärtet, und die Durchverbindung bei 40 wird vor dem Härten der Isolierschicht 26 entwickelt. Bei einer Ausführungsform wird die Durchverbindung bei 40 durch die Isolierschicht 26 geätzt. Bei einer Ausführungsform ist die Isolierschicht 26 ein Polyimid.
  • 9 ist ein Diagramm, das eine Ausführungsform einer Keimschicht 112 und eines Plating-Resist (Resist für elektrochemische Abscheidung; auch Galvano-Resist genannt) 114 über der Isolierschicht 26 und dem E/A-Kontakt 38 zeigt. Die Keimschicht 112 ist über der Isolierschicht 26 und durch die Durchverbindung bei 40 auf dem E/A-Kontakt 38 aufgebracht. Die Keimschicht 112 fördert die Haftung und dient als eine Barrierenschicht.
  • Bei einer Ausführungsform enthält die Keimschicht 112 eine Titan-Wolfram-Haftpromoter- und Barrierenschicht. Bei einer Ausführungsform enthält die Keimschicht 112 eine Kupferschicht. Bei einer Ausführungsform enthält die Keimschicht 112 eine Titan-Wolfram-Haftpromoter- und Barrierenschicht, die auf die Isolierschicht 26 und durch die Durchverbindung bei 40 gesputtert ist, um den E/A-Kontakt 38 zu kontaktieren. Bei einer Ausführungsform enthält die Keimschicht 112 eine Kupferschicht, die über eine Titan-Wolfram-Haftpromoter- und Barrierenschicht gesputtert ist.
  • Als Nächstes wird ein Plating-Resist 114 über der Keimschicht 112 aufgebracht. Der Plating-Resist 114 wird bei einem oder mehreren Fotolithographieschritten geöffnet, um die Keimschicht 112 zu exponieren.
  • 10 ist ein Diagramm, das eine Ausführungsform einer Metallschicht 116 zeigt, die sich auf der Keimschicht 112 und in der Öffnung in dem Plating-Resist 114 befindet. Die Metallschicht 116 wird über dem Plating-Resist 114 und der Keimschicht 112 aufgebracht. Die Metallschicht 116 haftet an der exponierten Keimschicht 112, um die Öffnung in dem Plating-Resist 114 im Wesentlichen zu füllen. Bei einer Ausführungsform ist die Metallschicht 116 im Wesentlichen 6 Mikrometer dick. Bei einer Ausführungsform ist die Metallschicht 116 Kupfer. Bei einer Ausführungsform ist die Metallschicht 116 galvanisch aufgebrachtes Kupfer. Bei einer Ausführungsform ist die Metallschicht 116 Kupfer, die im Wesentlichen 6 Mikrometer dick ist.
  • 11 ist ein Diagramm, das eine Ausführungsform der leitenden Schicht 28 über der Isolierschicht 26 und dem E/A-Kontakt 38 zeigt. Der Plating-Resist 114 ist abgezogen, um die Keimschicht 112 zu exponieren, und die Metallschicht 116 und die Keimschicht 112 sind geätzt, um die leitende Schicht 28 auszubilden. Die leitende Schicht 28 ist elektrisch an den E/A-Kontakt 38 und die integrierte Schaltung im Halbleiterchip 22 gekoppelt. Die leitende Schicht 28 ist eine RDL.
  • 12 ist ein Diagramm, das eine Ausführungsform einer Maskierungsschicht zeigt, dem Plating-Resist 118 auf der leitenden Schicht 28. Der Plating-Resist 118 wird über selektives Bestrahlen des Plating-Resist 118 aufgebracht. Der Plating-Resist 118 schützt die leitende Schicht 28 davor, in späteren Schritten des Prozesses mit Material beschichtet zu werden. Der Plating-Resist 118 ist eine Maskierungsschicht, die einen zum Anbringen von Metallelementen 32 verwendeten Kontaktpadbereich (Kontaktflächenbereich) schützt.
  • 13 ist ein Diagramm, das eine Ausführungsform der Copolymerschicht 30 auf der leitenden Schicht 28 zeigt. Die Copolymerschicht 30 haftet an der Metallschicht 116 und der Keimschicht 112 und ist ein Teil davon. Die Copolymerschicht 30 kann durch Lötmaterial nicht benetzt werden und arbeitet als ein Lötstopp, so dass das Lot nicht an der Copolymerschicht 30 haftet. Außerdem ist die Copolymerschicht 30 stabil, so dass die Copolymerschicht 30 über irgendeinen Ätz- oder Plasmaschritt nicht entfernt werden kann, außer dem Wegätzen mindestens eines Teils der leitenden Schicht 28. Bei einer Ausführungsform ist die Copolymerschicht 30 weniger als 1 Mikrometer dick.
  • Bei einer Ausführungsform enthalten die Metallschicht 116 und die Keimschicht 112 Kupfer, und ein Polyimidmaterial wird über der Metallschicht 116 und der Keimschicht 112 und der Isolierschicht 26 aufgebracht. Das Polyimidmaterial reagiert mit Kupfer unter Ausbildung einer Copolymerschicht 30 zwischen dem Kupfer und dem Polyimidmaterial auf der leitenden Schicht 28 einschließlich an den Kanten der leitenden Schicht 28. Die Copolymerschicht 30 entsteht dort nicht, wo der Plating-Resist 118 das Kupfer der leitenden Schicht 28 schützt, das heißt das Kontaktpad für eines der Metallelemente 32. Als Nächstes wird eine Vorhärtung durchgeführt, um die Reaktion zu unterstützen, und das restliche Polyimidmaterial wird über Abschleudern mit Entwicklerlösung entfernt. Die verbleibende Copolymerschicht 30 beträgt weniger als 1 Mikrometer.
  • Bei einer Ausführungsform wird das Polyimidmaterial aufgeschleudert, um die Copolymerschicht 30 auszubilden. Bei einer Ausführungsform wird das Polyimidmaterial aufgesprüht, um die Copolymerschicht 30 auszubilden.
  • 14 ist ein Diagramm, das eine Ausführungsform der Baugruppe von 13 ohne Plating-Resist 118 zeigt. Der Plating-Resist 118 ist abgelöst, um den geschützten Abschnitt der leitenden Schicht 28 zu exponieren, das heißt das Kontaktpad für eines der Metallelemente 32.
  • 15 ist ein Diagramm, das eine Ausführungsform eines der mit der leitenden Schicht 28 verbundenen Metallelemente 32 zeigt. Die Metallelemente 32 werden durch Fluxen, Aufbringen der Metallelemente 32 und Wiederaufschmelzen des Lots verbunden, wobei das Copolymer 30 als ein Lötstopp wirkt, um den Fluss von Lot zu stoppen. Bei einer Ausführungsform stehen die Metallelemente 32 um mehr als 100 Mikrometer von der leitenden Schicht 28 vor. Bei einer Ausführungsform sind die Metallelemente 32 Lot einschließlich Zinn, Silber und Kupfer. Bei einer Ausführungsform sind die Metallelemente 32 Lötkugeln. Bei einer Ausführungsform sind die Metallelemente 32 Löthöcker. Bei einer Ausführungsform sind die Metallelemente 32 Lötzapfen.
  • Nach dem Verbinden der Metallelemente 32 wird der geformte Körper 104 zerlegt, um eWLB-Halbleiterbauelemente ähnlich dem Halbleiterbauelement 20 von 1 bereitzustellen. Andere WLB-Halbleiterbauelemente ähnlich dem Halbleiterbauelement 50 von 2 werden über den in der Beschreibung der 8–15 beschriebenen Prozess hergestellt.
  • Der Einsatz einer Copolymerschicht 30 von weniger als 1 Mikrometer Dicke reduziert das Verwerfen des resultierenden Halbleiterbauelements. Dies gestattet dickere Isolierschichten wie etwa die Isolierschicht 26, was die Leistung der integrierten Schaltung heraufsetzt.
  • Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können.

Claims (18)

  1. Halbleiterbauelement, umfassend: – einen Chip mit einer Kontaktseite und anderen Seiten, der eine integrierte Schaltung umfasst, – Formmaterial auf wenigstens einer der anderen Seiten des Chips, wobei das Formmaterial eine erste Oberfläche umfasst, welche mit der Kontaktseite des Chips bündig abschließt, – eine auf der Kontaktseite des Chips und auf der ersten Oberfläche des Formmaterials angeordnete Isolierschicht, wobei die Isolierschicht die Kontaktseite des Chips und die erste Oberfläche des Formmaterials direkt kontaktiert, – eine auf der Isolierschicht angeordnete und elektrisch an die integrierte Schaltung gekoppelte leitende Schicht, wobei die Isolierschicht zwischen der leitenden Schicht und dem Formmaterial angeordnet ist, – eine auf der leitenden Schicht angeordnete Copolymerschicht, welche eine Oberfläche der Isolierschicht kontaktiert, wobei ein Teil der Oberfläche der Isolierschicht nicht durch die leitende Schicht oder die Copolymerschicht bedeckt ist, und – elektrisch durch Durchverbindungen in der Copolymerschicht an die leitende Schicht gekoppelte Metallelemente.
  2. Halbleiterbauelement nach Anspruch 1, wobei die Copolymerschicht eine Dicke von unter 1 Mikrometer aufweist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei die leitende Schicht strukturiertes Kupfer enthält und die Copolymerschicht auf dem strukturierten Kupfer angeordnet ist.
  4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Metallelemente um mindestens 100 Mikrometer von der leitenden Schicht vorstehen.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Metallelemente Lötkugeln, Löthöcker oder Lötzapfen sind.
  6. Halbleiterbauelement, umfassend: – einen Halbleiterchip mit einer Kontaktseite und anderen Seiten, – Formmaterial auf wenigstens einer der anderen Seiten des Chips, wobei das Formmaterial eine erste Oberfläche umfasst, welche mit der Kontaktseite des Chips bündig abschließt, – eine auf der Kontaktseite des Chips und auf der ersten Oberfläche des Formmaterials angeordnete Isolierschicht, wobei die Isolierschicht die Kontaktseite des Chips und die erste Oberfläche des Formmaterials direkt kontaktiert, – eine auf der Isolierschicht angeordnete und elektrisch mit der Kontaktseite verbundene Umverteilungsschicht, wobei ein erster Teil der Umverteilungsschicht über den Umfang des Chips hinausragt und die Isolierschicht zwischen dem ersten Teil der Umverteilungsschicht und dem Formmaterial angeordnet ist, – eine auf der Umverteilungsschicht angeordnete Copolymerschicht, welche eine Oberfläche der Isolierschicht kontaktiert, wobei die Umverteilungsschicht und die Copolymerschicht einen Teil der Oberfläche der Isolierschicht unbedeckt lassen, und – an die Umverteilungsschicht über Durchverbindungen in der Copolymerschicht elektrisch gekoppelte Metallelemente.
  7. Halbleiterbauelement nach Anspruch 6, wobei die Copolymerschicht eine Dicke von unter 1 Mikrometer aufweist.
  8. Halbleiterbauelement nach Anspruch 6 oder 7, wobei die Metallelemente um mindestens 100 Mikrometer von der leitenden Schicht vorstehen.
  9. Halbleiterbauelement nach einem der Ansprüche 6 bis 8, wobei die Umverteilungsschicht strukturiertes Kupfer enthält und die Copolymerschicht auf dem strukturierten Kupfer angeordnet ist.
  10. Verfahren zum Herstellen eines Halbleiterbauelements, umfassend: – Bereitstellen eines eine integrierte Schaltung umfassenden Chips mit einer Kontaktseite und anderen Seiten, – Aufbringen von Formmaterial auf einer der anderen Seiten des Chips, wobei das Formmaterial eine erste Oberfläche umfasst, welche mit der Kontaktseite des Chips bündig abschließt, – Aufbringen einer Isolierschicht auf der Kontaktseite des Chips und auf der ersten Oberfläche des Formmaterials, wobei die Isolierschicht die Kontaktseite des Chips und die erste Oberfläche des Formmaterials direkt kontaktiert, – Aufbringen einer leitenden Schicht auf der Isolierschicht, wobei die leitende Schicht an die integrierte Schaltung gekoppelt ist und die Isolierschicht zwischen der leitenden Schicht und dem Formmaterial angeordnet ist, – Aufbringen einer Copolymerschicht auf der leitenden Schicht, wobei die Copolymerschicht eine Oberfläche der Isolierschicht kontaktiert und ein Teil der Oberfläche der Isolierschicht nicht durch die leitende Schicht oder die Copolymerschicht bedeckt wird, und – Aufbringen von Metallelementen auf der leitenden Schicht über Durchverbindungen in der Copolymerschicht.
  11. Verfahren nach Anspruch 10, umfassend: Aufbringen einer Maskierungsschicht über der leitenden Schicht, und Entfernen der Maskierungsschicht von der leitenden Schicht, um die Durchverbindungen in der Copolymerschicht bereitzustellen.
  12. Verfahren nach Anspruch 11, wobei das Aufbringen der Maskierungsschicht Folgendes umfasst: selektives Bestrahlen des Maskierungsschichtmaterials.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei das Aufbringen der Copolymerschicht Folgendes umfasst: Aufbringen einer Polyimidschicht über der leitenden Schicht, und Entfernen von restlichem Polyimidmaterial der Polyimidschicht von der leitenden Schicht.
  14. Verfahren nach Anspruch 13, wobei das Aufbringen der Copolymerschicht Folgendes umfasst: Vorhärten der Polyimidschicht.
  15. Verfahren nach einem der Ansprüche 10 bis 14, wobei das Aufbringen der Metallelemente Folgendes umfasst: Aufbringen von Lötkugeln, Löthöckern und/oder Lötzapfen.
  16. Verfahren zum Herstellen eines Halbleiterbauelements, umfassend: – Platzieren von mindestens zwei Chips auf einem Träger, wobei jeder der Chips eine integrierte Schaltung, eine Kontaktseite und andere Seiten umfasst, – Aufbringen von Formmaterial auf wenigstens einer der anderen Seiten jedes der mindestens zwei Chips, um einen geformten Körper auszubilden, – Entfernen des Trägers von dem geformten Körper, wobei nach dem Entfernen des Trägers das Formmaterial eine erste Oberfläche umfasst, welche mit den Kontaktseiten der mindestens zwei Chips bündig abschließt, – Aufbringen einer Isolierschicht auf den Kontaktseiten der mindestens zwei Chips und auf der ersten Oberfläche des Formmaterials, wobei die Isolierschicht die Kontaktseiten der mindestens zwei Chips und die erste Oberfläche des Formmaterials direkt kontaktiert, – Aufbringen einer leitenden Schicht auf der Isolierschicht, wobei die leitende Schicht an zumindest eine integrierte Schaltung der mindestens zwei Chips gekoppelt ist und die Isolierschicht zwischen der leitenden Schicht und dem Formmaterial angeordnet ist, – Aufbringen einer Copolymerschicht auf der leitenden Schicht, wobei die Copolymerschicht eine Oberfläche der Isolierschicht kontaktiert und ein Teil der Oberfläche der Isolierschicht nicht durch die leitende Schicht oder die Copolymerschicht bedeckt ist, und – Aufbringen von Metallelementen auf der leitenden Schicht über Durchverbindungen in der Copolymerschicht.
  17. Verfahren nach Anspruch 16, umfassend: Aufbringen einer Maskierungsschicht über der leitenden Schicht, und Entfernen der Maskierungsschicht von der leitenden Schicht, um die Durchverbindungen in der Copolymerschicht bereitzustellen.
  18. Verfahren nach Anspruch 16 oder 17, wobei das Aufbringen einer Copolymerschicht Folgendes umfasst: Aufbringen einer Polyimidschicht über der leitenden Schicht, und Entfernen von restlichem Polyimidmaterial der Polyimidschicht von der leitenden Schicht.
DE200910033442 2008-07-16 2009-07-16 Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements Active DE102009033442B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/174,155 2008-07-16
US12/174,155 US7952200B2 (en) 2008-07-16 2008-07-16 Semiconductor device including a copolymer layer

Publications (2)

Publication Number Publication Date
DE102009033442A1 DE102009033442A1 (de) 2010-01-28
DE102009033442B4 true DE102009033442B4 (de) 2013-08-08

Family

ID=41428951

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200910033442 Active DE102009033442B4 (de) 2008-07-16 2009-07-16 Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements

Country Status (2)

Country Link
US (1) US7952200B2 (de)
DE (1) DE102009033442B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258633B2 (en) * 2010-03-31 2012-09-04 Infineon Technologies Ag Semiconductor package and multichip arrangement having a polymer layer and an encapsulant
TWI419284B (zh) * 2010-05-26 2013-12-11 Chipmos Technologies Inc 晶片之凸塊結構及凸塊結構之製造方法
US9406580B2 (en) 2011-03-16 2016-08-02 Synaptics Incorporated Packaging for fingerprint sensors and methods of manufacture
US8912087B2 (en) * 2012-08-01 2014-12-16 Infineon Technologies Ag Method of fabricating a chip package
US20140162407A1 (en) * 2012-12-10 2014-06-12 Curtis Michael Zwenger Method And System For Semiconductor Packaging
DE102014117594A1 (de) * 2014-12-01 2016-06-02 Infineon Technologies Ag Halbleiter-Package und Verfahren zu seiner Herstellung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244833A (en) * 1989-07-26 1993-09-14 International Business Machines Corporation Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer
US20060163728A1 (en) * 2005-01-21 2006-07-27 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing semiconductor device
US20060289991A1 (en) * 2005-06-15 2006-12-28 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method of the same
US7294933B2 (en) * 2002-10-15 2007-11-13 Seiko Epson Corporation Semiconductor wafer, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
US20070262436A1 (en) * 2006-05-12 2007-11-15 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011314A (en) 1999-02-01 2000-01-04 Hewlett-Packard Company Redistribution layer and under bump material structure for converting periphery conductive pads to an array of solder bumps
US6511901B1 (en) 1999-11-05 2003-01-28 Atmel Corporation Metal redistribution layer having solderable pads and wire bondable pads
US6727042B2 (en) * 2000-01-17 2004-04-27 Showa Highpolymer Co., Ltd. Photosensitive resin composition
DE10145468C1 (de) 2001-09-14 2003-01-16 Infineon Technologies Ag Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
DE10241589B4 (de) 2002-09-05 2007-11-22 Qimonda Ag Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
US20050012225A1 (en) 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
US7566650B2 (en) 2005-09-23 2009-07-28 Stats Chippac Ltd. Integrated circuit solder bumping system
TWI293789B (en) 2006-02-27 2008-02-21 Advanced Semiconductor Eng Redistribution connecting structure of solder balls
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244833A (en) * 1989-07-26 1993-09-14 International Business Machines Corporation Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer
US7294933B2 (en) * 2002-10-15 2007-11-13 Seiko Epson Corporation Semiconductor wafer, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
US20060163728A1 (en) * 2005-01-21 2006-07-27 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing semiconductor device
US20060289991A1 (en) * 2005-06-15 2006-12-28 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method of the same
US20070262436A1 (en) * 2006-05-12 2007-11-15 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices

Also Published As

Publication number Publication date
DE102009033442A1 (de) 2010-01-28
US7952200B2 (en) 2011-05-31
US20100013091A1 (en) 2010-01-21

Similar Documents

Publication Publication Date Title
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102015105990B4 (de) Halbleiterbauelement und Herstellungsverfahren
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102010015903B4 (de) Ausrichtung eines rekonfigurierten Wafers
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102010064495B3 (de) Halbleiter-Bauelement
DE102018119133B4 (de) Packaging-Schicht-Induktor und Verfahren zur Herstellung
DE102013101192A1 (de) Dreidimensionales (3-D), aufgefächertes Gehäusebauteil
DE102010015957A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102009033442B4 (de) Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE102014117594A1 (de) Halbleiter-Package und Verfahren zu seiner Herstellung
DE102019120381A1 (de) Integriertes schaltungs-package und verfahren
DE102014114004B4 (de) Metallumverdrahtungsschicht für geformte Substrate
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102013106271A1 (de) Verfahren zur Herstellung einer Chipkapselung, Verfahren zur Herstellung einer Wafer-Level-Kapselung, Chipkapselung und Wafer-Level-Kapselung
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102019129834B4 (de) Integriertes schaltungs-package und verfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102019114984A1 (de) Package für integrierte schaltungen und verfahren
DE102017118183B4 (de) Halbleiter-Packages mit Dummy-Verbindern und Verfahren zu deren Herstellung
DE102018123492A1 (de) Halbleiterbauelement und herstellungsverfahren
DE102013108813B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20120301

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20120301

R082 Change of representative

Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE

Effective date: 20120301

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

Effective date: 20120301

R082 Change of representative

Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE

R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20120622

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20120622

R082 Change of representative

Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE

Effective date: 20120622

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

Effective date: 20120622

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20131109

R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE

R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE