DE102010015903B4 - Ausrichtung eines rekonfigurierten Wafers - Google Patents

Ausrichtung eines rekonfigurierten Wafers Download PDF

Info

Publication number
DE102010015903B4
DE102010015903B4 DE201010015903 DE102010015903A DE102010015903B4 DE 102010015903 B4 DE102010015903 B4 DE 102010015903B4 DE 201010015903 DE201010015903 DE 201010015903 DE 102010015903 A DE102010015903 A DE 102010015903A DE 102010015903 B4 DE102010015903 B4 DE 102010015903B4
Authority
DE
Germany
Prior art keywords
main page
elements
chips
marking
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE201010015903
Other languages
English (en)
Other versions
DE102010015903A1 (de
Inventor
Jens Pohl
Edward Fuergut
Markus Brunnbauer
Thorsten Meyer
Peter Strobel
Daniel Porwol
Ulrich Wachter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102010015903A1 publication Critical patent/DE102010015903A1/de
Application granted granted Critical
Publication of DE102010015903B4 publication Critical patent/DE102010015903B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements, mit den folgenden Schritten: Platzieren mehrerer Chips (104) auf einen Träger (101); Platzieren von wenigstens einem Markierungselement (120) auf dem Träger (101) relativ zu den mehreren Chips (104); Aufbringen von Einkapselungsmaterial (107) auf die mehreren Chips (104), das Markierungselement (120) und den Träger (101) zur Bildung eines Einkapselungsarbeitsstücks, wobei das Einkapselungsarbeitsstück eine dem Träger zugewandte erste Hauptseite (108) und eine zweite Hauptseite gegenüber der ersten Hauptseite (109) aufweist; wobei das Markierungselement (120) auf der dem Träger zugewandten Seite mit einem Linienmuster (130) versehen ist; Entfernen des Trägers (101) von dem Einkapselungsarbeitsstück; wobei das Linienmuster (130) jeweils von der ersten Hauptseite (108) und von der zweiten Hauptseite (109) aus optisch detektierbar ist; und Detektieren der Markierungselemente (120) durch ein der zweiten Hauptseite zugewandtes optisches Erkennungssystem.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements. Insbesondere bezieht sich die Erfindung auf die Halbleiterherstellungstechnologie und die Verbesserung von Ausrichtungsprozessen in der Halbleiterbauelemente-Kapselungstechnologie.
  • Halbleiterchips werden gekapselt, um Halbleiterbauelemente zu bilden. Halbleiterbauelemente können hergestellt werden durch Trennen einzelner Chips von einem Wafer, Neuanordnen der Chips auf einem Träger, Einbetten der Chips in Kunststoff und Bereitstellen einer elektrischen Verbindungsstruktur und von Anschlüssen. Kostengünstige Kapselungen (Packages) und Verfahren zur Kapselung sind erwünscht.
  • US 2006/0094161 A1 beschreibt die Herstellung von Halbleiterbauelementen, bei denen sogenannte Pellets in eine Kapselung mit eingebettet werden, um eine bessere Wärmeableitung sicherzustellen.
  • US 6,326,240 B1 beschreibt die Verkapselung von Halbleiterchips mittels eines Druckprozesses, bei dem eine Schablone zur seitlichen Begrenzung des Kapselungsmaterials verwendet wird.
  • US 2006/0065964 A1 beschreibt die Herstellung von gekapselten optischen Bauelementen, die optische Sende-, bzw. Empfangschips enthalten. Dabei sind Säulenelektroden vorgesehen, die eine elektrische Verbindung von einer Verdrahtungsschicht auf einer Seite des Bauelements zu einem Kontaktelement auf einer gegenüberliegenden Seite des Bauelements bereitstellen.
  • US 6,602,734 B1 beschreibt Markierungselemente auf einem Träger, der eine Verdrahtungsstruktur enthält, und auf den Chips vor einer Verkapselung aufgebracht werden.
  • US 2008/0023805 A1 beschreibt ebenfalls Säulenelektroden, die eine Stapelung von Halbleiterchips ermöglichen.
  • Der Erfindung liegt die Aufgabe zugrunde, ein einfaches und kostengünstiges Verfahren zur Herstellung eines Halbleiterbauelements anzugeben.
  • Die Aufgabe wird gelöst durch ein Verfahren gemäß Anspruch 1.
  • Die beigefügten Zeichnungen sind vorgesehen, um ein weiteres Verständnis von beispielhaften Ausführungsformen zu vermitteln. Die Zeichnungen zeigen Ausführungsformen und dienen zusammen mit der Beschreibung zur Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen werden ohne Weiteres ersichtlich, wenn sie durch Bezugnahme auf die folgende Beschreibung besser verständlich werden.
  • 1A bis 1E zeigen schematisch Schritte eines nicht erfindungsgemäßen Verfahrens zur Herstellung eines Halbleiterbauelements.
  • 2A bis 2G zeigen schematisch Schritte eines erfindungsgemäßen Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einer beispielhaften Ausführungsform.
  • 3A bis 3C zeigen schematisch eine Variante von in den 2A bis 2G dargestellten Verfahrensschritten.
  • 4A bis 4B zeigen schematisch eine nicht erfindungsgemäße Variante von in den 2A bis 2G dargestellten Verfahrensschritten.
  • 5A bis 5E zeigen schematisch Schritte eines nicht erfindungsgemäßen Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einer beispielhaften Ausführungsform.
  • 6 ist eine schematische Draufsicht einer beispielhaften Implementierung eines rekonfigurierten Wafers.
  • 7 ist eine schematische Querschnittsansicht einer auf eine erste und/oder zweite Seite des rekonfigurierten Wafers aufgebrachten Struktur gemäß einer beispielhaften Ausführungsform.
  • Im Folgenden werden Ausführungsformen der Erfindung mit Bezug auf die Zeichnungen beschrieben, wobei im Allgemeinen durchweg gleiche Bezugszahlen benutzt werden, um gleiche Elemente zu kennzeichnen, und wobei die verschiedenen Strukturen nicht unbedingt maßstabsgetreu gezeichnet sind. In der folgenden Beschreibung werden zur Erläuterung zahlreiche Einzelheiten dargelegt, um ein umfassendes Verständnis eines oder mehrerer Aspekte von Ausführungsformen der Erfindung zu gewährleisten. Für Fachleute ist jedoch erkennbar, dass ein oder mehrere Aspekte der Ausführungsformen der Erfindung mit einem geringeren Umfang oder Grad dieser Einzelheiten ausgeführt werden können. Darüber hinaus können Merkmale, die nur mit Bezug auf eine Ausführungsform beschrieben werden, auch in anderen Ausführungsformen implementiert werden, wenn es unter technischen Betrachtungen möglich ist.
  • In der folgenden Beschreibung wird auf die beigefügten Zeichnungen verwiesen, in denen zur Veranschaulichung spezielle Ausführungsformen gezeigt sind, in denen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „oberes”, „unteres”, „linkes”, „rechtes”, „vorderseitiges”, „rückseitiges” usw. mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten in einer Anzahl verschiedener Orientierungen positioniert werden können, dient die Richtungsterminologie zur Veranschaulichung.
  • Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen beispielhaften Ausführungsformen miteinander kombiniert werden können, wenn nicht speziell gegenteiliges erwähnt ist.
  • Die in der vorliegenden Beschreibung verwendeten Ausdrücke „gekoppelt” und/oder „elektrisch gekoppelt” sollen nicht bedeuten, dass die Elemente direkt gekoppelt sein müssen; es können dazwischenliegende Elemente zwischen den „gekoppelten” oder „elektrisch gekoppelten” Elementen vorgesehen sein.
  • Die hier beschriebenen Halbleiterwafer und -chips können von verschiedener Art sein, können durch verschiedene Technologien hergestellt werden und können zum Beispiel integrierte elektrische Schaltungen, elektrooptische Schaltungen, elektromechanische Schaltungen wie z. B. MEMS (mikroelektromechanische Systeme) und/oder passive Bauelemente umfassen. Die Halbleiterchips können zum Beispiel als Leistungshalbleiterchips wie etwa Leistungs-MOSFETs (Metalloxid-Halbleiterfeldtransistoren), IGBTs (Bipolartransistoren mit isoliertem Gate), JFETs (Sperrschicht-Feldeffekttransistoren), Leistungs-Bipolartransistoren oder Leistungsdioden konfiguriert sein. Ferner können die Halbleiterwafer und -chips Steuerschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten umfassen. Insbesondere können Halbleiterchips vorgesehen sein, die eine Vertikalstruktur aufweisen, das heißt, dass die Halbleiterchips so hergestellt werden können, dass elektrische Ströme in einer zu den Hauptoberflächen der Halbleiterchips senkrechten Richtung fließen können. Ein Halbleiterwafer oder -chip mit einer Vertikalstruktur kann Kontaktelemente insbesondere auf seinen beiden Hauptoberflächen, das heißt auf seiner Vorderseite und Rückseite, aufweisen. Insbesondere können Leistungshalbleiterchips und entsprechende Wafer eine Vertikalstruktur aufweisen. Beispielsweise können sich die Sourceelektrode und die Gateelektrode eines Leistungs-MOSFET auf einer Hauptoberfläche befinden, während die Drainelelektrode des Leistungs-MOSFET auf der anderen Hauptoberfläche angeordnet ist. Ferner können die nachfolgend beschriebenen Bauelemente integrierte Schaltungen zur Steuerung der integrierten Schaltungen anderer Halbleiterchips, zum Beispiel der integrierten Schaltungen von Leistungs-Halbleiterchips, umfassen. Die Halbleiterwafer und -chips müssen nicht aus spezifischem Halbleitermaterial, zum Beispiel Si, SiC, SiGe, GaAs, hergestellt werden und können ferner anorganische und/oder organische Materialien enthalten, die nicht Halbleiter sind, wie zum Beispiel Isolatoren, Kunststoffe oder Metalle.
  • Bei mehreren Ausführungsformen werden Schichten oder Schichtstapel aufeinander aufgebracht oder Materialien werden auf Schichten aufgebracht oder abgeschieden. Es versteht sich, dass alle Ausdrücke wie „aufgebracht” oder „abgeschieden” praktisch alle Arten und Techniken des Aufbringens von Schichten aufeinander abdecken sollen. Insbesondere sollen sie Techniken abdecken, bei denen Schichten auf einmal als Ganzes aufgebracht werden, wie zum Beispiel Laminierungstechniken, sowie Techniken, bei denen Schichten auf sequentielle Weise abgeschieden werden, wie zum Beispiel Sputtern, Plattieren, Gießen, CVD (chemische Aufdampfung) usw.
  • Ferner können die nachfolgend beschriebenen Halbleiterwafer und -chips Kontaktstellen (Kontaktpads) oder allgemeiner gesagt Kontaktelemente auf einer oder mehreren ihrer äußeren Oberflächen umfassen, wobei die Kontaktelemente (z. B. Kontaktstellen) zur elektrischen Kontaktierung der Halbleiterchips oder anderer in dem Halbleiterwafer integrierter Schaltungen dienen. Die Kontaktelemente können die Form von Flächen (oder Augen) aufweisen, d. h. von flachen Kontaktschichten auf einer äußeren Oberfläche des Halbleiterwafers oder -chips. Die Metallschicht(en), woraus die Kontaktelemente bestehen, können mit einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die Metallschicht(en) können zum Beispiel in Form einer einen Bereich überdeckenden Schicht vorliegen. Es kann jedes gewünschte Metall oder jede gewünschte Metalllegierung als das Material verwendet werden, zum Beispiel Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom- oder Nickelvanadium. Die Metallschicht(en) müssen nicht homogen oder aus nur einem Material hergestellt sein, das heißt, es sind verschiedene Zusammensetzungen und Konzentrationen der in der Metallschicht bzw. den Metallschichten enthaltenen Materialien möglich. Die Kontaktelemente können sich auf den aktiven Hauptoberflächen der Halbleiterchips oder auf anderen Oberflächen der Halbleiterchips befinden.
  • Die Halbleiterchips werden in einem Einkapselungsmaterial eingekapselt. Das Einkapselungsmaterial kann aus einem elektrisch isolierenden Einkapselungs- oder Gussmaterial bestehen, wie etwa einem Harz, z. B. einem auf Epoxid basierenden Material, einem Fotoresist usw. Das Einkapselungsmaterial kann ein beliebiges geeignetes thermoplastisches oder thermisch härtendes Material sein. Es können verschiedene Techniken verwendet werden, um Halbleiterchips mit dem Einkapselungsmaterial zu überdecken, zum Beispiel Formpressen oder Spritzguss. Nach der Aushärtung stellt das Arbeitsstück bzw. der aus dem Einkapselungsmaterial hergestellte geformte (z. B. vergossene) Körper eine starre Struktur bereit, die mehrere (z. B. in der Regel mehr als 50) Halbleiterchips unterbringt. Der geformte Körper kann eine Form einer kreisförmigen Scheibe oder einer rechteckigen oder quadratischen Platte mit einer lateralen Abmessung von mehr als 200 mm oder sogar 300 mm aufweisen. Solche geformten Körper, in denen mehrere beabstandete, umverteilte Halbleiterchips untergebracht sind, werden in der Technik oft als „geformter umkonfigurierter Wafer” bezeichnet.
  • Anders ausgedrückt, kann der geformte (z. B. vergossene) Körper als ein künstlicher Wafer betrachtet werden und kann mittels Technologien auf Waferebene (Wafer Level) bearbeitet werden, wie z. B. durch Dünnfilm- und Dickfilmtechnologien. Auf einer Hauptseite des geformten Körpers kann eine Struktur aufgebracht werden, die eine oder mehrere elektrisch leitfähige Schichten enthält. Die elektrisch leitfähigen Schichten können verwendet werden, um einen elektrischen Kontakt mit den Halbleiterchips von außerhalb des geformten Körpers oder von außerhalb der Einrichtungen aus herzustellen, die nachfolgend durch Zerteilen des geformten Körpers (geformten rekonfigurierten Wafers) zu mehreren gekapselten einzelnen Modulen erhalten werden. Die elektrisch leitfähigen Schichten können mit einer beliebigen gewünschten geometrischen Form und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die elektrisch leitfähigen Schichten können zum Beispiel aus linearen Leiterbahnen zusammengesetzt sein, können aber auch in Form von einen Bereich überdeckenden Schichten vorliegen. Es können beliebige gewünschte elektrisch leitfähige Materialien als das Material verwendet werden, wie etwa Metalle, zum Beispiel Aluminium, Gold oder Kupfer, Metalllegierungen oder organische Leiter. Die elektrisch leitfähigen Schichten müssen nicht homogen oder aus nur einem Material hergestellt sein, das heißt, es sind verschiedene Zusammensetzungen und Konzentrationen der in den elektrisch leitfähigen Schichten enthaltenen Materialien möglich. Die auf eine Hauptseite des geformten Körpers aufgebrachte Struktur kann ferner weitere Schichten umfassen, wie z. B. isolierende Schichten, Fotoresists, Maskenschichten und externe Anschlüsse wie z. B. Lothügel oder Lotkugeln.
  • Zur Strukturierung einer oder mehrerer Schichten der auf einer Hauptseite des geformten Körpers aufgebrachten Struktur können Fotolithografietechniken verwendet werden. Es können eine oder mehrere optische Masken benutzt werden, um z. B. einen auf dem geformten Körper abgeschiedenen Fotoresist zu belichten. Jede einzelne Maske kann dann verwendet werden, um einen Bereich des geformten Körpers, der mehrere Halbleiterchips umfasst, zu belichten, und insbesondere kann der gesamte Bereich des geformten Körpers mit allen darin eingebetteten Halbleiterchips durch jede einzelne Maske belichtet werden.
  • Insbesondere können auf beiden Hauptseiten des geformten Körpers die oben erwähnten Strukturen aufgebracht werden. In diesem Fall können eine oder mehrere erste optische Masken verwendet werden, um eine oder mehrere erste Schichten auf der ersten Hauptseite des geformten Körpers zu verarbeiten, um die erste Struktur darauf zu erzeugen, und eine oder mehrere zweite optische Masken können verwendet werden, um eine oder mehrere zweite Schichten auf der zweiten Hauptseite des geformten Körpers zu verarbeiten, um die zweite Struktur darauf zu erzeugen. Für 3D-Anwendungen, darunter z. B. Kapselungsstapelung, können auf beide Hauptseiten des geformten Körpers aufgebrachte Strukturen notwendig sein.
  • Die 1A bis 1E exemplifizieren Phasen der nicht erfindungsgemäßen Herstellung eines geformten Körpers 110, der Halbleiterchips 104 einbettet. In einem ersten Schritt (1A) wird ein Träger 101 bereitgestellt. Der Träger 101 kann starr oder bis zu einem gewissen Grade flexibel sein und kann aus Materialien wie etwa Metallen, Metalllegierungen, Keramiken oder Kunststoffen hergestellt werden. Der Träger 101 kann elektrisch leitfähig oder isolierend sein. Auf den Träger 101 kann ein Klebeband 102 laminiert werden. Das Klebeband 102 kann ein doppelseitiges Klebeband sein. Als Alternative kann ein Klebematerial oder ein beliebiges anderes Klebematerial oder mechanisches Befestigungsmittel (wie etwa eine Klemmeinrichtung oder ein Unterdruckgenerator) mit dem Träger 101 assoziiert sein.
  • Auf dem Träger 101 werden Halbleiterchips 104 platziert und mittels des Klebebands 102 oder anderer geeigneter Mittel fixiert. Die Halbleiterchips 104 werden so positioniert, dass sie ein ausgerichtetes Array von Halbleiterchips 104 bilden. Die Positionen der Halbleiterchips 104 auf dem Träger 101 sollten so genau wie möglich beabsichtigten oder nominalen Positionen entsprechen, die in weiteren Verarbeitungsschritten anzunehmen sind, wie später beschrieben werden wird. Beispielsweise können weitere Verarbeitungsschritte Strukturierungsprozesse umfassen, die sich auf die (Abmessungs-)Genauigkeit der Platzierung des Halbleiterchips 104 verlassen. Solche Strukturierungsprozesse können Masken verwenden, die im Voraus gemäß den nominalen Positionen des Halbleiterchips 104 entworfen werden müssen. Die Abweichung zwischen den tatsächlichen Halbleiterchippositionen nach der Platzierung und den nominalen (d. h. erwarteten, z. B. maskenimplementierten) Chippositionen sollte kleiner als etwa einige wenige Mikrometer (z. B. kleiner als etwa 15 oder 10 μm) sein, um eine ordnungsgemäße Ausrichtung zwischen den Halbleiterchips 104 und jeder während nachfolgender Verarbeitung auf den geformten Körper 110 aufzubringenden Struktur zu garantieren. Ein solcher Genauigkeitsgrad kann durch herkömmliche Pick-and-Place-Geräte oder durch Selbstausrichtungstechniken unter Verwendung von Selbstausrichtungsmustern auf dem Träger 101 erzielt werden. Die Distanz S zwischen benachbarten Halbleiterchips 104 kann z. B. in dem Bereich zwischen 0,25 mm und 10 mm liegen. Das Array von Halbleiterchips 104 kann regelmäßig sein, d. h. die Distanz S zwischen zwei beliebigen benachbarten Halbleiterchips 104 kann innerhalb der Platzierungstoleranzen konstant sein.
  • Die Halbleiterchips 104 können auf einer ersten Hauptchipoberfläche 103, die dem Träger 101 zugewandt ist, Kontaktstellen 105 aufweisen. Wenn die Halbleiterchips 104 Leistungstransistoren sind, können die Kontaktstellen 105 ein Sourceanschluss und ein Gateanschluss sein. In anderen Fällen, z. B. wenn der Halbleiterchip 104 eine Leistungsdiode ist, kann nur eine Kontaktstelle (z. B. der Anodenanschluss) auf der ersten Hauptchipoberfläche 103 vorgesehen sein. Wenn der Halbleiterchip 104 eine integrierte Logikschaltung ist, wie z. B. ein Mikroprozessor, ein Mikrocontroller, ein DSP (digitaler Signalprozessor) oder eine Speicherschaltung wie z. B. ein DRAM, SRAM, ROM, PROM, EPROM, EEPROM usw., werden typischerweise einige zehn bis einige hundert Kontaktstellen 105 auf der ersten Hauptchipoberfläche 103 angeordnet. Es ist zu beachten, dass die erste Hauptchipoberfläche 103 typischerweise die aktive Oberfläche des Halbleiterchips 104 bildet.
  • Wie in 1B gezeigt, kann ein elektrisch isolierendes Einkapselungs- oder Gussmaterial 107 auf die Halbleiterchips 104 und den Träger 101 aufgebracht werden. Das Gussmaterial 107 kann verwendet werden, um die Halbleiterchips 104 mit Ausnahme ihrer unteren ersten Hauptchipoberfläche 103, die die Kontaktstellen 105 enthält, einzukapseln.
  • Insbesondere können die Seitenflächen und eine oberste zweite Hauptchipoberfläche 106 gegenüber der ersten Hauptchipoberfläche 103 vollständig durch das Gussmaterial 107 überdeckt werden. Das Gussmaterial 107 kann ein Epoxidmaterial oder ein anderes geeignetes Material sein, das in der Halbleiterkapselungstechnologie verwendet wird. Es kann auch ein Fotoresist sein, wie etwa SU8, der auf Epoxidharz basiert. Das Gussmaterial 107 kann aus einem beliebigen geeigneten thermoplastischen oder thermisch härtenden Material zusammengesetzt sein und kann organische oder anorganische Füllmaterialien enthalten. Nach der Aushärtung verleiht das Gussmaterial 107 dem Array von Halbleiterchips 104 Stabilität. Es können verschiedene Techniken verwendet werden, um die Halbleiterchips 104 mit dem Gussmaterial 107 zu überdecken, zum Beispiel Formpressen oder Spritzguss.
  • Beispielsweise wird bei einem Formpressprozess das flüssige Gussmaterial 107 in eine offene untere Gusshälfte dispergiert, von der der Träger 101 mit der Klebeschicht 102 den Boden bildet. Nach dem Dispergieren des flüssigen Gussmaterials 107 wird dann eine obere Gusshälfte nach unten bewegt und verteilt das flüssige Gussmaterial 107, bis ein Hohlraum zwischen dem den Boden der unteren Gusshälfte bildenden Träger 101 und der oberen Gusshälfte vollständig gefüllt ist. Dieser Prozess kann durch Anwendung von Wärme und Druck begleitet werden. Nach der Aushärtung ist das Gussmaterial 107 starr und bildet den vergossenen Körper 110. Die Kontaktstellen 105 können während des Gussprozesses freigelegt bleiben. Die ersten Hauptchipoberflächen 103 der Chips 104 können mit der ersten (unteren) Oberfläche 108 des vergossenen Körpers 110 bündig liegen. Die zweite (obere) Oberfläche 109 des vergossenen Körpers 110 kann die Halbleiterchips 104 vollständig überdecken, d. h. die Halbleiterchips 104 können vollständig übergossen werden. Typischerweise sind beide Hauptoberflächen 108, 109 des vergossenen Körpers 110 miteinander koplanar und definieren eine x-y-Ebene.
  • Es ist anzumerken, dass in 1A bis 1E durchweg nur ein partieller Teil des Trägers 101 und/oder des vergossenen Körpers 110 dargestellt ist, das heißt, dass in der Praxis typischerweise viel mehr als vier Halbleiterchips 104 auf dem Träger 101 platziert werden. Je größer die laterale Dimension des vergossenen Körpers 110 („des vergossenen rekonfigurierten Wafers”) ist und je größer die Anzahl der eingebetteten Halbleiterchips 104, desto kosteneffizienter ist der Prozess typischerweise.
  • In 1C wird der vergossene (oder allgemeiner der geformte) Körper 110 von dem Träger 101 abgelöst. Zu diesem Zweck kann das Klebeband 102 Thermoablöseeigenschaften aufweisen, die die Entfernung des Klebebands 102 während einer Wärmebehandlung ermöglichen. Die Entfernung des Klebebands 102 von dem vergossenen Körper 110 einschließlich der Halbleiterchips 104 wird bei einer geeigneten Temperatur ausgeführt, die von den Thermoablöseigenschaften des Klebebands 102 abhängt und gewöhnlich höher als 150°C, insbesondere ungefähr 200°C, ist.
  • 1D zeigt auf schematische Weise die Aufbringung eines nicht erfindungsgemäßen Markierungselements 120 auf den vergossenen Körper 110. Das Markierungselement 120 ist von einer „heraufschauenden”, der ersten Hauptoberfläche 108 des vergossenen Körpers 110 zugewandten Richtung in einem Bereich 120a aus detektierbar und ist von einer „herunterschauenden”, der zweiten Hauptoberfläche 109 des vergossenen Körpers 110 zugewandten Richtung in einem Bereich 120b aus detektierbar. Das Markierungselement 120 wird so positioniert, dass es sich in einer bekannten (z. B. vorbestimmten) Positionsbeziehung zu dem Array ausgerichteter Halbleiterchips 104 befindet. Anders ausgedrückt, können die nominalen Positionen der Halbleiterchips 104 in einer Dimension der x-y-Ebene aus der Position des Markierungselements 120 mit hoher Genauigkeit, etwa kleiner als z. B. 10 oder 5 oder 2 μm oder sogar mit Submikrometergenauigkeit, abgeleitet werden.
  • Es ist zu beachten, dass typischerweise mehrere Markierungselemente 120 auf oder an dem vergossenen Körper 110 aufgebracht werden bzw. der vergossene Körper 110 mit diesen Markierungselementen 120 versehen wird. 6 zeigt eine Draufsicht auf die erste Hauptoberfläche 108 des vergossenen Körpers 110. Hier sind beispielsweise zwei Markierungselemente 120 in den Bereichen 120a sichtbar und werden unter einem Winkel von 90° mit Bezug auf die Mitte des vergossenen Körpers 110 positioniert. Natürlich können auch mehr als zwei Markierungselemente 120 verwendet werden. Die Markierungselemente 120 sind auch von der zweiten Hauptoberfläche 109 des vergossenen Körpers 110 aus detektierbar.
  • Bei einer erfindungsgemäßen Ausführungsform wird der vergossene Körper 110 mit den Markierungselementen 120 versehen, indem sie in den vergossenen Körper 110 eingebettet werden. Zu diesem Zweck können die Markierungselemente 120 auf dem Träger 101 platziert und positioniert und während der Einkapselung der Halbleiterchips 104 durch das Gussmaterial 107 eingekapselt werden. Bei einer anderen nicht erfindungsgemäßen Ausführungsform werden die Markierungselemente 120 nach der Einkapselung der Halbleiterchips 104 und nach dem Aushärten oder Härten des Gussmaterials 107 auf den vergossenen Körper 110 aufgebracht. In diesem Fall könnten die Markierungselemente 120 beispielsweise durch Laserbohren von Durchgangslöchern in dem vergossenen Körper 110 oder durch Erzeugen von Einprägemarkierungen in der ersten und zweiten Hauptoberfläche 108, 109 des vergossenen Körpers 110 in den Bereichen 120a bzw. 120b erzeugt werden. Wenn die Markierungselemente 120 nicht erfindungsgemäß nach der Herstellung des vergossenen Körpers 110 aufgebracht werden, kann die ordnungsgemäße Positionierung der Markierungselemente 120 durch optische Mustererkennungssysteme unterstützt werden, die verwendet werden können, um das auf der ersten Hauptoberfläche 108 des vergossenen Körpers 110 sichtbare Muster der Halbleiterchips 104 zu beobachten und zu interpretieren.
  • Nachdem die Markierungselemente 120, die von beiden Oberfläche 108, 109 aus detektierbar sind, an dem vergossenen Körper 110 angebracht wurden, kann der vergossene Körper 110 auf beiden Hauptoberflächen 108, 109 bearbeitet werden. Bei einer Ausführungsform kann die Bearbeitung das Abscheiden und Strukturieren von leitfähigen Schichten zur Herstellung einer elektrischen Verbindungsstruktur zwischen externen Kapselungsanschlüssen, wie z. B. Lothügeln oder Lotkugeln, und internen Kontaktelementen wie z. B. den Chipkontaktstellen 105 oder anderen leitenden Elementen (nicht gezeigt), die in dem vergossenen Körper 110 vorgesehen sind, umfassen. Zum Beispiel, und wie später (siehe z. B. 5A bis 5D) ausführlicher erläutert werden wird, können solche leitenden Elemente 400 in dem vergossenen Körper 110 erzeugt werden, um eine interne Verdrahtung bereitzustellen, die beispielsweise zum Routen von Signalen zu den zweiten Chiphauptoberflächen 106 oder zu der zweiten Hauptoberfläche 109 des vergossenen Körpers 110 verwendet werden könnte. Solche leitenden Elemente 400, die mindestens teilweise in der z-Richtung orientiert werden, können entweder während des Einkapselungsschritts eingegossen werden oder können in nachfolgenden Verarbeitungsschritten nach dem Aushärten oder Härten des Gussmaterials 107 hergestellt werden. Bei einer Ausführungsform kann die Verarbeitung somit Herstellungsschritte wie Ätzen oder Bohren des vergossenen Körpers 110 von einer der Hauptoberflächen 108, 109 aus umfassen. Das Verarbeiten der ersten Hauptoberfläche 108 und der zweiten Hauptoberfläche 109 wird stark erleichtert, weil die Markierungselemente 120 auf beiden Hauptoberflächen 108, 109 des vergossenen Körpers 110 detektierbar sind. Anders ausgedrückt, definieren die Markierungselemente 120 ein einziges globales Koordinatensystem bzw. eine Koordinatenebene, das bzw. die von beiden Hauptoberflächen 108, 109 des vergossenen Körpers 110 aus beobachtbar und somit verfügbar sind. Als Ergebnis könnte beispielsweise ein Bearbeitungsgerät für einseitige rekonfigurierte Wafer verwendet werden, bei dem nach der Bearbeitung des vergossenen Körpers 110 von einer Seite aus der vergossene Körper 110 umgedreht und von der anderen Seite aus bearbeitet wird.
  • In einem in 1E gezeigten nachfolgenden Verarbeitungsschritt kann der vergossene Körper 110 gegebenenfalls gedünnt werden. Es können Schleif- oder Poliermaschinen verwendet werden, die den Maschinen ähnlich oder mit ihnen identisch sind, die zum Halbleiterwaferschleifen oder -polieren in Frontend-Technologie verwendet werden. Während Schleifwerkzeuge ein abrasives Rad verwenden, verwenden Polierwerkzeuge eine Flüssigkeit mit eingebetteten „walzenden” abrasiven Partikeln, die zwischen zwei Oberflächen wirken. Als Alternative kann Ätzung verwendet werden, um die Dicke des Gussmaterials 107 zu verringern. Das Dünnen des Gussmaterials 107 kann fortgesetzt werden, bis mindestens die zweiten Hauptoberflächen 106 der Halbleiterchips 104 freigelegt sind. Es ist auch möglich, dass das Dünnen weiter fortgesetzt werden kann, um auch die Dicke der Halbleiterchips 104 zu verringern.
  • Nach dem Dünnen des vergossenen Körpers 110 sollten die Markierungselemente 120 auf der (gedünnten) zweiten Hauptoberfläche 109 des vergossenen Körpers 110 in dem Bereich 120b immer noch detektierbar sein. Die Wahlmöglichkeiten, wie solche Markierungselemente 120 zu produzieren sind, die nach einem Dünnen wirksam bleiben, werden später ausführlicher erläutert.
  • Bei einem nicht erfindungsgemäßen Ausführungsbeispiel wird der vergossene Körper 110 wie in 1E gezeigt gegossen, d. h. mit Halbleiterchips 104, die auf beiden Hauptoberflächen 108, 109 des vergossenen Körpers 110 unmittelbar nach dem Vergießen freigelegt sind. Ferner können bei einer Ausführungsform die Halbleiterchips 104 zusätzlich oder ausschließlich Kontaktstellen auf der zweiten Hauptchipoberfläche 106 aufweisen und/oder die zweite Hauptchipoberfläche 106 kann die aktive Oberfläche der Halbleiterchips 104 sein.
  • Beispielsweise kann der vergossene Körper 110 eine Dicke von etwa einigen hundert Mikrometern aufweisen, z. B. mehr als 200 μm, 500 μm oder sogar mehr als 1000 μm. Die Dicke des vergossenen Körpers 110 in 1D ist größer als die Dicke der Halbleiterchips 104. Da Halbleiterwafer oft mit einer Dicke von etwa 500 μm oder 1000 μm (typischerweise 730 μm für 200-mm-Wafer und 780 μm für 300-mm-Wafer) hergestellt und in Vorzusammenbauprozessen sogar bis auf ein Dünnemaß von etwa 200 μm oder sogar noch weniger geschliffen werden, kann die Dicke der Halbleiterchips 104 vor dem Dünnen z. B. in einem Bereich von etwa 200 μm und 1000 μm liegen.
  • 2A bis 2G zeigen schematisch eine Ausführungsform eines erfindungsgemäßen Verfahrens zur Herstellung eines Halbleiterbauelements. Gemäß 2A und 2B werden die Halbleiterchips 104 in einer ausgerichteten Positionsbeziehung zueinander auf dem mit einem Klebeband 102 beschichteten Träger 101 platziert und werden übergossen. Um Wiederholung zu vermeiden, wird auf die Beschreibung in Verbindung mit 1A und 1B verwiesen.
  • Bei einer Ausführungsform besteht das Markierungselement 120 beispielsweise aus einem Chip, der gegenüber Licht vorzugsweise in einem dem menschlichen Auge sichtbaren Wellenlängenspektrum transparent ist. Zum Beispiel kann das Markierungselement 120 aus Glas, Quarzkristall oder Silizium bestehen, wobei Silizium gegenüber IR(Infrarot)-Licht transparent ist. Das Markierungselement 120 kann etwa dieselbe Höhe wie die Halbleiterchips 104 oder eine größere Höhe aufweisen. Die lateralen Abmessungen des Markierungselements 120 in der x- und y-Richtung können auch in demselben Bereich wie die lateralen Abmessungen der Halbleiterchips 104 liegen, können z. B. einige wenige Millimeter betragen. Wie bereits erläutert wurde, wird die Position des Markierungselements 120 auf dem Träger 101 und in dem vergossenen Körper 110 in Bezug auf die nominalen Positionen des Arrays der Halbleiterchips 104 exakt definiert.
  • Die Oberfläche des Markierungselements 120, die dem Träger 101 zugewandt ist, ist mit einem Linienmuster 130 versehen. Das Linienmuster 130 kann geometrische Elemente umfassen, wie z. B. konzentrische Kreise, Rhomben und/oder ein Kreuzlinienmuster. Beispielsweise kann das Kreuzlinienmuster einen spezifischen Punkt in der x-y-Ebene definieren, der als durch das Markierungselement 120 hergestellter Bezugspunkt dient, und die anderen geometrischen Elemente oder Muster können so ausgelegt werden, dass sie die Lokalisierung und Detektion des Kreuzlinienmusters erleichtern. Die geometrischen Elemente werden aus einem Material hergestellt, das gegenüber Licht nicht transparent ist.
  • Nach dem Ablösen des vergossenen Körpers 110 von dem Träger 101 kann der vergossene Körper 110 bearbeitet werden, um eine Struktur auf der ersten Hauptoberfläche 108 zu erzeugen, siehe 2C. Bei einer Ausführungsform kann eine elektrische Umverdrahtungsstruktur erzeugt werden. Zu diesem Zweck kann eine dielektrische Polymerschicht 200 z. B. durch chemische Aufdampfung (CVD), physikalische Aufdampfung (PVD) oder Aufschleuderbeschichtung auf der ersten Hauptoberfläche 108 abgeschieden werden. Die dielektrische Polymerschicht 200 kann aus einem Fotoresist oder aus einem beliebigen anderen Ätzresist bestehen. Der vergossene Körper 110 wird dann unter Verwendung eines in der Technik oft als Maskenausrichtvorrichtung (”mask aligner”) bezeichneten spezifischen Geräts durch Fotolithografie bearbeitet. Kurz gefasst kann die Maskenausrichtvorrichtung 300 wie in 2D gezeigt einen optischen Detektor oder eine Kamera 301, eine Steuerung 302, eine Positionierungsvorrichtung 303 und eine optische Maske 304 umfassen. Die optische Maske 304 kann ein vorbestimmtes regelmäßiges Array von Maskenstrukturen aufweisen, das dem regelmäßigen Array der Halbleiterchips 104 in dem vergossenen Körper 110 entspricht. Beispielsweise soll die dielektrische Polymerschicht 200 an den Positionen der Chipkontaktstellen 105 geöffnet werden. Zu diesem Zweck muss die optische Maske 304 in einer genauen Positionsausrichtung zu dem vergossenen Körper 110 gehalten werden. Der Detektor bzw. die Kamera 301 detektiert die Positionen der Markierungselemente 120 in der x-y-Ebene (z. B. durch Erkennung des Linienmusters 130) und kann ferner die Position der optischen Maske 304 in der x-y-Ebene detektieren. Die Steuerung 302 vergleicht die detektierten Positionen und die Positionierungsvorrichtung 303 steuert die Position der optischen Maske 304 in der x-y-Ebene durch Rückkopplungsbetrieb so, dass sie der idealen Ausrichtungsposition so nahe wie möglich kommt. Als Alternative kann die Position des vergossenen Körpers 110 gesteuert werden, während die Position der optischen Maske 304 fixiert bleibt. Anders ausgedrückt werden die Markierungselemente 120 als mit der Position des Arrays von Halbleiterchips 104 in der x-y-Ebene assoziierte Bezugspunkte zur ordnungsgemäßen Justierung der Position der optischen Maske 304 in der x-y-Ebene verwendet. Es kann Submikrometerpräzision erhalten werden. Nach der Ausrichtung wird die dielektrische Polymerschicht 200 durch transparente Regionen in der optischen Maske 304 durchdringendes Licht 310 belichtet. Als Alternative zu einer Maskenausrichtvorrichtung, die den gesamten Bereich eines Wafers oder vergossenen Körpers 110 in einem Durchgang belichtet, kann ein in der Technik oft als Stepper bezeichnetes spezielles Gerät für den Belichtungsprozess verwendet werden. Im Gegensatz zu einer Maskenausrichtvorrichtung belichtet ein Stepper Teilbereiche des Wafers (vergossenen Körpers 110) durch eine kleinere optische Maske (Reticle) in mehreren Durchgängen.
  • Bei einer Ausführungsform können wie in 2E gezeigt die belichteten Regionen der dielektrischen Polymerschicht 200 z. B. durch Ätzen oder Entwickeln entfernt werden. Auf diese Weise werden die Chipkontaktstellen 105 freigelegt. Der vergossene Körper 110 kann dann geschliffen werden. Wie bereits erwähnt, kann das Schleifen auch während einer früheren Phase der Verarbeitung erzielt werden und/oder kann unvollständig sein, um so die hinteren Hauptoberflächen der Halbleiterchips 104 mit Gussmaterial 107 überdeckt zu belassen.
  • Wie in 2E gezeigt, kann der vergossene Körper 110 dann umgedreht werden und die zweite Hauptoberfläche 109 des vergossenen Körpers 110 kann mit einer anderen zu strukturierenden Schicht, z. B. einer anderen dielektrischen Polymerschicht 220, überdeckt werden. Wie in 2F gezeigt, kann der vergossene Körper 110 wieder in der Maskenausrichtvorrichtung 300 bearbeitet werden. Es können dieselben durch die Markierungselemente 120 definierten Bezugspunkte verwendet werden, um die Position des vergossenen Körpers 110 zu bestimmen, um Maskenausrichtung zu gewährleisten. Typischerweise kann eine andere optische Maske 305, die von der optischen Maske 304 verschieden ist, verwendet werden, um die zweite Hauptoberfläche 109 des vergossenen Körpers 110 zu bearbeiten. Die in der optischen Maske 305 implementierte vorbestimmte Durchlassstruktur kann dafür ausgelegt werden, mit Orten von leitenden Elementen (nicht gezeigt), die mit dem vergossenen Körper 110 integriert sind, oder mit Orten von Chipkontaktstellen (nicht gezeigt), die auf der zweiten Hauptoberfläche 106 der Halbleiterchips 104 angeordnet sind, übereinzustimmen.
  • Es ist zu beachten, dass der optische Detektor bzw. die Kamera 301 ein- und dieselbe Struktur in den 2D und 2F erkennen können, nämlich das nichttransparente Linienmuster 130 auf der Unterseite des transparenten Markierungselements 120 (wenn das Markierungselement 120 aus Silizium besteht, sollte ein IR-Detektor bzw. eine IR-Kamera 301 verwendet werden).
  • Es ist zu beachten, dass die Schichten 200, 220 im Allgemeinen aus einem beliebigen strukturierbaren Material bestehen können, d. h. dass sie nicht auf aus Polymermaterial hergestellte Schichten beschränkt sind. Bei einer Ausführungsform können die zu strukturierenden Schichten 200, 220 Opferschichten oder Maskenschichten sein, die in späteren Verarbeitungsschritten entfernt werden. Ferner nutzen andere Strukturierungsprozesse wie etwa Laserschreiben, Laserverdampfung usw. die Markierungselemente 120 zur Positionsausrichtung und können anstelle von Fotolithografie auf der Basis der optischen Masken 304, 305 verwendet werden. Weiterhin können Maschinenbearbeitungsprozesse wie etwa Bohren, Schneiden, Stanzen, Fräsen usw. auf die Schichten 200, 220 oder auf eine oder beide der Hauptoberflächen 108, 109 des vergossenen Körpers 110 angewandt werden und können die Markierungselemente 120 zur Positionsausrichtung nutzen.
  • Bei einer Ausführungsform können mehrere strukturierte Schichten auf jeder der Hauptoberflächen 108, 109 des vergossenen Körpers 110 durch Verwendung der oben beschriebenen Techniken erzeugt werden. Beispielsweise zeigt 7 eine elektrische Umverdrahtungsstruktur mit einer ersten Polymerschicht 200, einer zweiten Polymerschicht 202 und einer zwischen der ersten Polymerschicht 200 und der zweiten Polymerschicht 202 angeordneten Metallschicht 201. Die zweite Polymerschicht 202 umfasst eine Öffnung 203, durch die ein elektrischer Kontakt zwischen einem externen Kontaktelement 204 (z. B. einer Lotkugel oder einem Lothügel) und der Metallschicht 201 hergestellt wird. Somit kann die zweite Polymerschicht 202 als ein Lötstopp wirken. Die Metallschicht 201 kann einen vorstehenden Teil 205 aufweisen, der sich durch eine Öffnung in der ersten Polymerschicht 200 erstreckt, um mit der Chipkontaktstelle 105 in elektrischen Kontakt zu treten.
  • Wie in 2G gezeigt, kann der vergossene Körper 110 dann entlang der gestrichelten Linien zu einzelnen Bauelementen zerschnitten werden. Die einzelnen Bauelemente können in speziellen Anwendungen verwendet werden. Beispielsweise können mehrere solcher Bauelemente oder Kapselungen (Packages) vertikal kombiniert werden, um PoP-Konfigurationen (Package-on-Package) herzustellen. Wenn zwei oder mehr Kapselungen übereinander angeordnet, d. h. gestapelt werden, können Signale zwischen ihnen geroutet und Leiterplattenplatz gespart werden. Auf diese Weise ermöglicht die PoP-Technik die Herstellung von Schaltungen mit höherer Elektronik- und/oder Logikdichte bei moderaten Kosten.
  • 3A bis 3C zeigen eine Variante der Ausführungsform zur Herstellung eines Halbleiterbauelements wie in 2A bis 2G gezeigt. 3A ist 1B ähnlich und angesichts der Ähnlichkeiten wird die Beschreibung weggelassen, um Wiederholungen zu vermeiden. Im Gegensatz zu der in 1B gezeigten Anordnung werden die Halbleiterchips 104 auf der zweiten Hauptoberfläche 109 des vergossenen Körpers 110 freigelegt. Wie bereits erwähnt, könnte dies während des Gießens oder durch auf die in 2B gezeigte Anordnung angewandte Schleiftechniken erzielt werden. Somit kann vor den in 2D und 2E gezeigten Strukturierungsschritten ein Schleifen durchgeführt werden. 3B zeigt die Abscheidung der Schicht 200 auf der ersten Hauptoberfläche 108 des vergossenen Körpers 110 und 3C zeigt die Strukturierung der Schicht 200.
  • 4A und 4B zeigen nicht erfindungsgemäße Verfahrensschritte, die den in den 2B bzw. 2D gezeigten Verfahrensschritten entsprechen, und es wird auf die bereits erfolgte Beschreibung verwiesen. In 4A wird das Markierungselement 120 durch ein nicht erfindungsgemäßes Durchgangsloch hergestellt, das den vergossenen Körper 110 durchdringt. Die optische Erkennung der Position des vergossenen Körpers 110 kann durch Beobachtung des Durchgangslochs 120 durch den Detektor oder die Kamera 301 erfolgen. Beispielsweise kann der kreisförmige Rand des Durchgangslochs 120 an der ersten Hauptoberfläche 108 von dem Detektor 301 zur Bestimmung der Position des vergossenen Körpers 110 in der x-y-Ebene verwendet werden. Wenn er wie in 2F dargestellt von der anderen Seite aus bearbeitet wird, kann natürlich der Rand des Durchgangslochs 120 auf der zweiten Hauptoberfläche 109 des vergossenen Körpers 110 verwendet werden.
  • 5A bis 5D zeigen Verarbeitungsschritte gemäß einem weiteren nicht erfindungsgemäßen Ausführungsbeispiel. Hier werden im Folgenden als Leiter 400 bezeichnete leitende Elemente in den vergossenen bzw. geformten Körper 110 eingebettet. Die Leiter 400 repräsentieren eine interne Verdrahtung in dem vergossenen Körper 110 und sind dafür ausgelegt, elektrische Signale von der ersten Hauptoberfläche 108 des vergossenen Körpers 110 in der z-Richtung zu der zweiten Hauptoberfläche 109 des vergossenen Körpers 110 zu routen.
  • Wie in 5B gezeigt, werden die Leiter 400 auf der zweiten Hauptoberfläche 109 des vergossenen Körpers 110 z. B. durch Schleifen freigelegt. Bei einer Ausführungsform (nicht gezeigt) können die Leiter 400 durch Ätzen des vergossenen Körpers 110 an den Positionen in der x-y-Ebene, an denen die Leiter 400 vorgesehen sind, freigelegt werden. Ein solches Ätzen könnte beispielsweise durch Strukturierungstechniken unter Verwendung der Markierungselemente 120 zur ordnungsgemäßen Ausrichtung wie oben beschrieben erreicht werden.
  • Später wird die erste Hauptoberfläche 108 des vergossenen Körpers 110 mit einer Polymerschicht 200 überdeckt und die Polymerschicht 200 wird in einer Maskenausrichtvorrichtung 300 belichtet und wie zuvor beschrieben strukturiert. Dann kann eine aus einem leitenden Material wie z. B. Metall bestehende weitere strukturierte Schicht 210 auf der strukturierten Polymerschicht 200 gebildet werden, um die Chipkontaktstellen 105 mit den Leitern 400 zu verbinden. Es ist zu beachten, dass nur ein Teil der Chipkontaktstellen 105 mit den Leitern 400 verbunden werden kann, während ein anderer Teil der Chipkontaktstellen 105 mit einer der in 7 gezeigten ähnlichen elektrischen Umverdrahtungsstruktur verbunden werden kann.
  • Nach dem Strukturieren der Schichten 200, 210 und möglicherweise weiterer Schichten einer auf der ersten Hauptoberfläche 108 des vergossenen Körpers 110 zu bildenden elektrischen Umverdrahtungsstruktur wird der vergossene Körper 110 umgedreht und eine weitere Schicht wie z. B. eine Polymerschicht 220 auf die zweite Hauptoberfläche 109 des vergossenen Körpers 110 aufgebracht. Wie in 5D gezeigt, kann die Polymerschicht 220 dann belichtet und danach wie bereits erläutert strukturiert werden.
  • Wieder können beide Seiten des vergossenen Körpers 110 z. B. mit einer einseitigen Maskenausrichtvorrichtung 300 verarbeitet werden, die die Masken 304, 305 sequentiell ausrichtet, die zum Verarbeiten beider Seiten des vergossenen Körpers 110 mit Bezug auf ein einziges Koordinatensystem verwendet werden, das mittels der in den Bereichen 120a und 120b auf beiden Hauptoberflächen 108 und 109 des vergossenen Körpers 110 auftretenden Ausrichtungselemente 120 detektierbar ist. Andererseits ist es bei dieser und bei den anderen Ausführungsformen auch möglich, eine doppelseitige Maskenausrichtvorrichtung 300 zu verwenden, bei der beide Hauptoberflächen 108 und 109 des vergossenen Körpers 110 gleichzeitig von beiden Seiten aus in Bezug auf die z-Richtung belichtet werden können.
  • Bei einer Ausführungsform können die Leiter 400 in einem Nach-Guss-Prozess durch Bilden von Löchern in dem ausgehärteten Gussmaterial 107 und Füllen dieser Löcher mit flüssigem Metall z. B. durch Verwendung einer Unterdrucksaugtechnik mit geschmolzenem Metall erzeugt werden. Diese Löcher können auch wie oben angegeben durch durch die Markierungselemente 120 unterstützte Ausrichtungstechniken gebildet werden.
  • Obwohl ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung möglicherweise mit Bezug auf nur eine von mehreren Implementierungen offenbart wurde, ist zusätzlich anzumerken, dass ein solches Merkmal oder ein solcher Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden kann, wenn es erwünscht und für eine beliebige gegebene oder konkrete Anwendung vorteilhaft ist.

Claims (18)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, mit den folgenden Schritten: Platzieren mehrerer Chips (104) auf einen Träger (101); Platzieren von wenigstens einem Markierungselement (120) auf dem Träger (101) relativ zu den mehreren Chips (104); Aufbringen von Einkapselungsmaterial (107) auf die mehreren Chips (104), das Markierungselement (120) und den Träger (101) zur Bildung eines Einkapselungsarbeitsstücks, wobei das Einkapselungsarbeitsstück eine dem Träger zugewandte erste Hauptseite (108) und eine zweite Hauptseite gegenüber der ersten Hauptseite (109) aufweist; wobei das Markierungselement (120) auf der dem Träger zugewandten Seite mit einem Linienmuster (130) versehen ist; Entfernen des Trägers (101) von dem Einkapselungsarbeitsstück; wobei das Linienmuster (130) jeweils von der ersten Hauptseite (108) und von der zweiten Hauptseite (109) aus optisch detektierbar ist; und Detektieren der Markierungselemente (120) durch ein der zweiten Hauptseite zugewandtes optisches Erkennungssystem.
  2. Verfahren nach Anspruch 1, ferner mit dem folgenden Schritt: Ausrichten der Markierungselemente (120) relativ zu den mehreren Chips mit einer Genauigkeit von kleiner als 10 μm.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Markierungselemente (120) aus einem anderen Material als das Einkapselungsmaterial bestehen.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Markierungselemente (120) aus einem Material aus einem oder mehreren der Gruppe Glas, Quarzkristall oder Silizium bestehen.
  5. Verfahren nach einem der vorhergehenden Ansprüche, ferner mit dem folgenden Schritt: Aufbringen einer ersten Struktur auf die erste Hauptseite (108) relativ zu den Markierungselementen (120).
  6. Verfahren nach einem der vorhergehenden Ansprüche, ferner mit dem folgenden Schritt: Aufbringen einer zweiten Struktur auf die zweite Hauptseite (109) relativ zu den Markierungselementen (120).
  7. Verfahren nach Anspruch 5, wobei die erste Struktur eine oder mehrere der folgenden Alternativen umfasst: eine Metallisierungsschicht, eine Isolationsschicht, eine Maskierungsschicht und Lotdepots.
  8. Verfahren nach Anspruch 6, wobei die zweite Struktur eine oder mehrere der folgenden Alternativen umfasst: eine Metallisierungsschicht, eine Isolationsschicht, eine Maskierungsschicht und Lotdepots.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die mehreren Chips (104) jeweils Kontaktelemente auf jeweiligen ersten Hauptseiten der mehreren Chips aufweisen und wobei die mehreren Chips so auf den Träger platziert werden, dass die Kontaktelemente dem Träger (101) zugewandt sind.
  10. Verfahren nach Anspruch 9, wobei die Markierungselemente (120) relativ zu den Kontaktelementen der mehreren Chips (104) angeordnet werden.
  11. Verfahren nach einem der vorhergehenden Ansprüche, ferner mit dem folgenden Schritt: Durchschneiden des Einkapselungsmaterials, um mehrere Halbleiterbauelemente zu erhalten.
  12. Verfahren nach einem der vorhergehenden Ansprüche, ferner mit dem folgenden Schritt: Bilden von leitenden Durchkontaktierungen (400), die sich von der ersten Hauptseite zu der zweiten Hauptseite erstrecken.
  13. Verfahren nach einem der vorhergehenden Ansprüche, ferner mit dem folgenden Schritt: Platzieren von vertikalen Leitern auf den Träger (101) vor dem Aufbringen des Einkapselungsmaterials (107) auf die mehreren Chips (104) und den Träger (101).
  14. Verfahren nach einem der vorhergehenden Ansprüche, ferner mit dem folgenden Schritt: Schleifen der zweiten Hauptseite (109) des Einkapselungsarbeitsstücks, um die Markierungselemente (120) freizulegen.
  15. Verfahren nach einem der vorhergehenden Ansprüche, ferner mit den folgenden Schritten: Aufbringen einer ersten Struktur auf die erste Hauptseite (108) relativ zu den Markierungselementen; Umdrehen des Einkapselungsarbeitsstücks; und Aufbringen einer zweiten Struktur auf die zweite Hauptseite (109) relativ zu den Markierungselementen.
  16. Verfahren nach einem der vorhergehenden Ansprüche, ferner mit den folgenden Schritten: Halten einer ersten Fotomaske (304) über der ersten Hauptseite und Ausrichten der ersten Fotomaske relativ zu den Markierungselementen; und Halten einer zweiten Fotomaske (305) über der zweiten Hauptseite und Ausrichten der zweiten Fotomaske relativ zu den Markierungselementen.
  17. Verfahren nach Anspruch 1, ferner mit den folgenden Schritten: Detektieren von dem wenigstens einen Markierungselement durch Beobachten der ersten Hauptseite (108) durch ein optisches Erkennungssystem und Bearbeiten des Einkapselungsarbeitsstücks auf der ersten Hauptseite (108) in Positionsausrichtung mit den detektierten Markierungselementen (120); und Detektieren von dem wenigstens einen Markierungselement durch Beobachten der zweiten Hauptseite (109) durch ein optisches Erkennungssystem und Bearbeiten des Einkapselungsarbeitsstücks auf der zweiten Hauptseite (109) in Positionsausrichtung mit den detektierten Markierungselementen (120).
  18. Verfahren nach Anspruch 1, ferner mit den folgenden Schritten: Bestimmen einer ersten Position des Einkapselungsarbeitsstücks durch Detektieren von Markierungselementen (120) von einer der ersten Hauptseite (108) zugewandten Richtung aus durch ein optisches Erkennungssystem und Bearbeiten des Einkapselungsarbeitsstücks in Positionsbeziehung mit der bestimmten ersten Position; und Bestimmen einer zweiten Position des Einkapselungsarbeitsstücks durch Detektieren von Markierungselementen (120) von einer der zweiten Hauptseite (109) zugewandten Richtung aus durch ein optisches Erkennungssystem und Bearbeiten des Einkapselungsarbeitsstücks in Positionsbeziehung mit der bestimmten zweiten Position.
DE201010015903 2009-03-10 2010-03-10 Ausrichtung eines rekonfigurierten Wafers Expired - Fee Related DE102010015903B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/401,111 US7943423B2 (en) 2009-03-10 2009-03-10 Reconfigured wafer alignment
US12/401,111 2009-03-10

Publications (2)

Publication Number Publication Date
DE102010015903A1 DE102010015903A1 (de) 2010-11-18
DE102010015903B4 true DE102010015903B4 (de) 2013-08-08

Family

ID=42731058

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201010015903 Expired - Fee Related DE102010015903B4 (de) 2009-03-10 2010-03-10 Ausrichtung eines rekonfigurierten Wafers

Country Status (2)

Country Link
US (1) US7943423B2 (de)
DE (1) DE102010015903B4 (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258624B2 (en) 2007-08-10 2012-09-04 Intel Mobile Communications GmbH Method for fabricating a semiconductor and semiconductor package
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US7863722B2 (en) * 2008-10-20 2011-01-04 Micron Technology, Inc. Stackable semiconductor assemblies and methods of manufacturing such assemblies
US20100133682A1 (en) * 2008-12-02 2010-06-03 Infineon Technologies Ag Semiconductor device
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8138014B2 (en) * 2010-01-29 2012-03-20 Stats Chippac, Ltd. Method of forming thin profile WLCSP with vertical interconnect over package footprint
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8258633B2 (en) * 2010-03-31 2012-09-04 Infineon Technologies Ag Semiconductor package and multichip arrangement having a polymer layer and an encapsulant
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
JP5810957B2 (ja) * 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
JP5810958B2 (ja) 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
US9230894B2 (en) 2012-05-02 2016-01-05 Infineon Technologies Ag Methods for manufacturing a chip package
CN103679107B (zh) 2012-09-25 2017-12-01 霍尼韦尔国际公司 基于层叠封装的集成电路芯片成像器
TWI487921B (zh) * 2012-11-05 2015-06-11 矽品精密工業股份有限公司 半導體封裝件之測試方法
US9111946B2 (en) * 2012-12-20 2015-08-18 Invensas Corporation Method of thinning a wafer to provide a raised peripheral edge
US8828807B1 (en) * 2013-07-17 2014-09-09 Infineon Technologies Ag Method of packaging integrated circuits and a molded substrate with non-functional placeholders embedded in a molding compound
US9275878B2 (en) 2013-10-01 2016-03-01 Infineon Technologies Ag Metal redistribution layer for molded substrates
US9343434B2 (en) 2014-02-27 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Laser marking in packages
US9589900B2 (en) 2014-02-27 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad for laser marking
US9666522B2 (en) * 2014-05-29 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark design for packages
US9852998B2 (en) * 2014-05-30 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structures in device die
US10020211B2 (en) * 2014-06-12 2018-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molding chase design
US9673170B2 (en) * 2014-08-05 2017-06-06 Infineon Technologies Ag Batch process for connecting chips to a carrier
US10186468B2 (en) * 2016-03-31 2019-01-22 Infineon Technologies Ag System and method for a transducer in an eWLB package
US12057332B2 (en) * 2016-07-12 2024-08-06 Ayar Labs, Inc. Wafer-level etching methods for planar photonics circuits and devices
DE102017215797B4 (de) 2017-09-07 2023-09-21 Infineon Technologies Ag Verfahren zur Herstellung von gehäusten Halbleitervorrichtungen
DE102017131322B4 (de) * 2017-12-27 2019-07-04 Asm Assembly Systems Gmbh & Co. Kg Verwenden von bestückfähigen Markierungsbausteinen für ein stufenweises Bestücken eines Trägers mit Bauelementen
TWI683415B (zh) * 2018-09-28 2020-01-21 典琦科技股份有限公司 晶片封裝體的製造方法
DE102019204457B4 (de) * 2019-03-29 2024-01-25 Disco Corporation Substratbearbeitungsverfahren
CN113327880B (zh) * 2021-05-28 2023-05-26 矽磐微电子(重庆)有限公司 靶点芯片及其制作方法、芯片封装结构的制作方法
WO2023046069A1 (zh) * 2021-09-27 2023-03-30 佛山市国星光电股份有限公司 显示模组、显示模组的制作方法及显示器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326240B1 (en) * 1998-12-31 2001-12-04 World Wiser Electronics Inc. Apparatus for packaging semiconductor device and method for packaging the same
US6602734B1 (en) * 1999-11-29 2003-08-05 Hitachi, Ltd. Method of manufacturing a semiconductor device
US20060065964A1 (en) * 2004-09-30 2006-03-30 Takashi Ohsumi Semiconductor device comprising light-emitting element and light-receiving element, and manufacturing method therefor
US20060094161A1 (en) * 2002-12-30 2006-05-04 Advanced Semiconductor Engineering, Inc. Thermal enhance package and manufacturing method thereof
US20080023805A1 (en) * 2006-07-26 2008-01-31 Texas Instruments Incorporated Array-Processed Stacked Semiconductor Packages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326240B1 (en) * 1998-12-31 2001-12-04 World Wiser Electronics Inc. Apparatus for packaging semiconductor device and method for packaging the same
US6602734B1 (en) * 1999-11-29 2003-08-05 Hitachi, Ltd. Method of manufacturing a semiconductor device
US20060094161A1 (en) * 2002-12-30 2006-05-04 Advanced Semiconductor Engineering, Inc. Thermal enhance package and manufacturing method thereof
US20060065964A1 (en) * 2004-09-30 2006-03-30 Takashi Ohsumi Semiconductor device comprising light-emitting element and light-receiving element, and manufacturing method therefor
US20080023805A1 (en) * 2006-07-26 2008-01-31 Texas Instruments Incorporated Array-Processed Stacked Semiconductor Packages

Also Published As

Publication number Publication date
DE102010015903A1 (de) 2010-11-18
US7943423B2 (en) 2011-05-17
US20100233831A1 (en) 2010-09-16

Similar Documents

Publication Publication Date Title
DE102010015903B4 (de) Ausrichtung eines rekonfigurierten Wafers
DE102011001402B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102011001405B4 (de) Halbleiter-Kapselung und Stapel von Halbleiterkapselungen sowie Verfahren zur Herstellung einer Halbleiter-Kapselung
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102010000400B4 (de) Verfahren zum Herstellen eines Arrays von Halbleiterbauelementen, Verfahren zum Platzieren eines Arrays von Chips und eine Einrichtung zum Halten mehrerer Chips
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102015105952B4 (de) Halbleitereinrichtung und Verfahren
DE102015105990B4 (de) Halbleiterbauelement und Herstellungsverfahren
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102009044639B4 (de) Bauelement mit einem Halbleiterchip und Verfahren zur Herstellung eines Moduls mit gestapelten Bauelementen
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102015107445B4 (de) Package für elektronische Vorrichtungen mit Metallblöcken und Verfahren zum Herstellen desselben
DE102009007708B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102009015722A1 (de) Halbleitermodul
DE102010017768B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102009042920B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Verfahren zur Herstellung mehrerer Halbleiter-Bauelemente
DE102016101685A1 (de) Integriertes fan-out-gehäuse und verfahren zu seiner herstellung
DE102014117594A1 (de) Halbleiter-Package und Verfahren zu seiner Herstellung
DE102011050228B4 (de) Halbleiter-Package und Verfahren zur Herstellung eines Halbleiter-Packages mit Induktionsspule
DE102014115509A1 (de) Halbleiterbauelement und Verfahren zum Fertigen eines Halbleiterbauelements
DE102012107696A1 (de) Halbleitergerät und Verfahren zum Herstellen eines Halbleitergerätes einschließlich Schleifschritte
DE102014103050B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102012108305A1 (de) Sensorbauelement und Verfahren
DE102010015957A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102011053161A1 (de) Verfahren und system zum führen von elektrischen verbindungen von halbleiterchips

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20131109

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee