DE102012107696A1 - Halbleitergerät und Verfahren zum Herstellen eines Halbleitergerätes einschließlich Schleifschritte - Google Patents

Halbleitergerät und Verfahren zum Herstellen eines Halbleitergerätes einschließlich Schleifschritte Download PDF

Info

Publication number
DE102012107696A1
DE102012107696A1 DE201210107696 DE102012107696A DE102012107696A1 DE 102012107696 A1 DE102012107696 A1 DE 102012107696A1 DE 201210107696 DE201210107696 DE 201210107696 DE 102012107696 A DE102012107696 A DE 102012107696A DE 102012107696 A1 DE102012107696 A1 DE 102012107696A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
encapsulating material
semiconductor
carrier
encapsulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201210107696
Other languages
English (en)
Other versions
DE102012107696B4 (de
Inventor
Thorsten Meyer
Klaus Reingruber
David O'Sullivan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Intel Mobile Communications GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Mobile Communications GmbH filed Critical Intel Mobile Communications GmbH
Publication of DE102012107696A1 publication Critical patent/DE102012107696A1/de
Application granted granted Critical
Publication of DE102012107696B4 publication Critical patent/DE102012107696B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Ein Verfahren zum Herstellen einer Vorrichtung beinhaltet das Bereitstellen eines Halbleiterchips mit einer ersten Fläche und einer zweiten Fläche gegenüber der ersten Fläche, wobei ein Kontaktpad auf der ersten Fläche angeordnet ist. Der Halbleiterchip ist auf einem Träger platziert, wobei die erste Fläche dem Träger zugewandt ist. Der Halbleiterchip ist mit einem Einkapselungsmaterial verkapselt. Der Träger wird entfernt und das Halbleitermaterial wird von der zweiten Fläche des ersten Halbleiterchips entfernt, ohne gleichzeitig Einkapselungsmaterial zu entfernen.

Description

  • Diese Erfindung bezieht sich auf ein Halbleitergerät (oder eine Halbleitervorrichtung) und ein Verfahren zum Herstellen eines Halbleitergerätes, wobei das Verfahren einen oder mehr Schleifschritte beinhaltet.
  • Wafer-Level-Packaging gewinnt in der Halbleiterindustrie aufgrund von Vorteilen bei Kosten und Leistung immer mehr an Interesse. Wenn standardmäßige Wafer-Level-Package-Technologien verwendet werden, werden alle technologischen Prozessschritte auf Wafer-Level durchgeführt. Da standardmäßige Wafer-Level-Packages Fan-In Lösungen sind, ist nur eine beschränkte Anzahl an Kontaktpads unter dem Halbleiterchip möglich. Daher kann für das Platzieren einer großen Anzahl an Kontaktpads der Halbleiterchip größer ausgestaltet werden oder zusätzliches Material kann als Platzhalter um den Die platziert werden, um die Verdrahtung zu tragen, die eine Fan-Out Umverdrahtung (engl. redistribution) ermöglicht.
  • Wafer-Level-Packaging involviert normalerweise Schleifschritte, um die Dicke des Halbleiterdies zu verringern. Jedoch umfasst jede geschliffene Halbleiteroberfläche ein System an Rissen, Erhebungen und Vertiefungen. Diese Schäden in dem Halbleitermaterial können Risse über das Halbleiterbulkmaterial induzieren, wenn zusätzliche mechanische Belastung angelegt wird. Solch mechanische Belastung kann während der Verarbeitung, Handhabung oder Lieferung der Halbleitergeräte oder während der Verwendung in einer Anwendung, wie z. B. einem Mobiltelefon, auftreten.
  • Die begleitenden Zeichnungen sind eingeschlossen, um ein weiteres Verstehen von Ausführungsformen bereitzustellen. Sie sind in diese Beschreibung integriert und stellen einen Teil davon dar. Die Zeichnungen veranschaulichen Ausführungsformen und sie dienen zusammen mit der Beschreibung dazu, Prinzipien von Ausführungsformen zu erklären. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen werden leichter verstanden, während man sich auf die folgende ausführliche Beschreibung bezieht. Die Elemente der Zeichnungen sind nicht zwangsläufig zueinander maßstäblich. Gleiche Bezugszeichen bezeichnen entsprechende gleiche Teile.
  • 1A–1H veranschaulichen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen eines Gerätes (oder einer Vorrichtung), einschließlich das Platzieren eines Halbleiterchips auf einem Träger, Bedecken des Halbleiterchips mit einem Einkapselungsmaterial, Entfernen des Trägers, Schleifen des Halbleiterchips und des Einkapselungsmaterials, Bilden einer Umverteilungsschicht (oder Umverdrahtungsschicht, engl. redistribution layer), weiteres Schleifen des Halbleiterchips und des Einkapselungsmaterials und Verringern der Dicke des Halbleiterchips;
  • 2A–2P veranschaulichen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen eines Gerätes, einschließlich das Herstellen eines Fan-Out Gehäuses (oder Package) eines Halbleiterchips, zweimaliges Schleifen des Gehäuses und Herstellen einer Stufe zwischen dem Gehäuse und dem Halbleiterchip;
  • 3 veranschaulicht schematisch eine Querschnittsansicht einer Ausführungsform eines Gerätes, das einen Halbleiterchip beinhaltet, der mit einem Einkapselungsmaterial verkapselt ist;
  • 4 veranschaulicht schematisch eine Querschnittsansicht einer Ausführungsform eines Systems, das ein Halbleitergerät beinhaltet, das auf einer Leiterplatte (engl. circuit board) montiert ist; und
  • 5A–5I veranschaulichen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen eines Gerätes, einschließlich das Herstellen eines Fan-Out Gehäuses eines Halbleiterchips, einschließlich Kontaktelementen, die von dem Halbleiterchip hervorragen, Schleifen des Gehäuses und Herstellen einer Stufe zwischen dem Gehäuse und dem Halbleiterchip.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil hiervon bilden, und in denen durch Veranschaulichung spezifische Ausführungsformen, bei denen die Erfindung ausgeführt werden kann, gezeigt werden. Hinsichtlich dessen werden richtungsweisende Fachbegriffe, wie z. B. „oben“, „unten“, „vorne“, „hinten“, „vorderer/e/s“, „hinterer/e/s“ etc., unter Bezugnahme auf die Ausrichtung der gerade beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Anzahl an unterschiedlichen Ausrichtungen positioniert werden können, werden die richtungsweisenden Fachbegriffe zum Zwecke der Veranschaulichung und in keinster Weise einschränkend verwendet. Es ist selbstverständlich, dass andere Ausführungsformen verwendet werden können und andere strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Konzept der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb in keiner Weise einschränkend zu sehen.
  • Es ist selbstverständlich, dass die Merkmale der verschiedenen beispielhaften hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, außer wenn spezifisch anderweitig angegeben.
  • Wie in dieser Beschreibung verwendet, sollen die Begriffe „gekoppelt“ und/oder „elektrisch gekoppelt“ nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen; Zwischenelemente können zwischen den „gekoppelten“ oder „elektrisch gekoppelten“ Elementen bereitgestellt sein.
  • Geräte (oder Vorrichtungen), die Halbleiterchips enthalten, sind nachstehend beschrieben. Die Halbleiterchips können unterschiedlichen Typs sein, können durch unterschiedliche Technologien hergestellt werden, und können beispielsweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen oder passive Komponenten beinhalten. Die integrierten Schaltungen können beispielsweise als integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen oder integrierte passive Komponenten ausgestaltet sein. Des Weiteren können die Halbleiterchips als sogenannte MEMS (micro-electro mechanical systems) konfiguriert sein, und können mikromechanische Strukturen, wie z. B. Brücken, Membrane oder Zungen-Strukturen beinhalten. Die Halbleiterchips können als Sensoren oder Aktoren (oder Aktuatoren) konfiguriert sein, wie z. B. Drucksensoren, Beschleunigungssensoren, Rotationssensoren, Mikrofone etc. Halbleiterchips, in denen solche funktionellen Elemente eingebettet sind, enthalten im Allgemeinen elektronische Schaltungen, die dazu dienen, die funktionellen Elemente zu treiben (engl. drive), oder Signale weiter zu verarbeiten, die von den funktionellen Elementen generiert werden. Die Halbleiterchips müssen nicht aus spezifischem Halbleitermaterial, wie z. B. Si, SiC, SiGe, GaAs, hergestellt werden, und des Weiteren können diese anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie z. B. diskrete passive Komponenten, Antennen, Isolatoren, Kunststoffe oder Metalle.
  • Die Halbleiterchips können Kontaktpads aufweisen (oder Elektroden oder Kontaktelemente), die ermöglichen, dass ein elektrischer Kontakt mit den integrierten Schaltungen hergestellt werden kann, die in den Halbleiterchips beinhaltet sind. Die Kontaktpads können eine oder mehr Metallschichten beinhalten, die an das Halbleitermaterial der Halbleiterchips angelegt werden. Die Metallschichten können mit jeglicher gewünschten geometrischen Form und jeglicher gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können beispielsweise in Form einer Schicht sein, die einen Bereich abdeckt. Jegliches gewünschte Metall oder Metalllegierung, wie z. B. Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickelvanadium, kann als das Material verwendet werden. Die Metallschichten müssen nicht homogen oder aus nur einem Material hergestellt sein, d. h. verschiedene Zusammensetzungen und Konzentrationen der Materialien, die in den Metallschichten enthalten sind, sind möglich. Die Kontaktpads können sich auf den aktiven Hauptflächen der Halbleiterchips oder auf anderen Flächen der Halbleiterchips befinden.
  • Eine oder mehr Metallschichten in Form von Leiterbahnen kann bereitgestellt werden und kann elektrisch mit den Halbleiterchips gekoppelt sein. Die Metallschichten können beispielsweise verwendet werden, um eine Umverlagerungsschicht (oder Umverdrahtungsschicht, engl. redistribution layer) herzustellen. Die Leiterbahnen können als Verdrahtungsschichten eingesetzt werden, um elektrischen Kontakt mit den Halbleiterchips von außerhalb des Gerätes herzustellen und/oder um elektrischen Kontakt mit anderen Halbleiterchips und/oder Komponenten, die in dem Gerät enthalten sind, herzustellen. Die Leiterbahnen können die Kontaktpads der Halbleiterchips mit den externen Kontaktpads koppeln. Die Leiterbahnen können mit jeglicher gewünschten geometrischen Form und jeglicher gewünschten Materialzusammensetzung hergestellt werden. Jegliches gewünschte Material, wie z. B. Aluminium, Nickel, Palladium, Silber, Zinn, Gold oder Kupfer, oder Metalllegierungen können als das Material verwendet werden. Die Leiterbahnen müssen nicht homogen oder aus nur einem Material hergestellt sein, d. h. verschiedene Zusammensetzungen und Konzentrationen der Materialien, die in den Leiterbahnen enthalten sind, sind möglich. Außerdem können die Leiterbahnen oberhalb oder unterhalb oder zwischen elektrisch isolierenden Schichten angeordnet werden.
  • Die nachstehend beschriebenen Geräte (oder Vorrichtungen) beinhalten externe Kontaktpads (oder externe Kontaktelemente), die jede Form und Größe aufweisen können. Die externen Kontaktpads können von außerhalb der Geräte zugänglich sein und können es daher ermöglichen, dass ein elektrischer Kontakt mit den Halbleiterchips von außerhalb der Geräte hergestellt werden kann. Außerdem können die externen Kontaktpads wärmeleitend sein und können als Wärmesenken zum Abführen der Wärme dienen, die von den Halbleiterchips generiert wird. Die externen Kontaktpads können aus jeglichem gewünschten elektrisch leitenden Material oder Stapel (engl. stack) an unterschiedlichen Materialien zusammengesetzt sein, z. B. aus einem Metall, wie z. B. Kupfer, Nickel, Aluminium oder Gold, einer Metalllegierung oder einem elektrisch leitenden organischen Material. Die externen Kontaktpads können von Teilen der Metallschichten gebildet sein. Lötmaterial, wie z. B. Lötkugeln oder Lötbumps, kann auf den externen Kontaktpads abgelagert sein.
  • Die Halbleiterchips oder zumindest Teile der Halbleiterchips können mit einem Einkapselungsmaterial bedeckt sein, das elektrisch isolierend sein kann und das einen Einkapselungskörper bildet. Das Einkapselungsmaterial kann jegliches angemessene duroplastische, thermoplastische oder wärmehärtende Material oder Laminat (Prepreg) sein und kann Füllmaterialien enthalten. Verschiedene Techniken können eingesetzt werden, um die Halbleiterchips mit dem Einkapselungsmaterial zu verkapseln, wie z. B. Formpressen, Spritzgießen, Pulvergießen, Flüssigspritzgießen, Laminieren oder Bedrucken. Wärme und/oder Druck können verwendet werden, um das Einkapselungsmaterial anzuwenden.
  • Das Einkapselungsmaterial kann verwendet werden, um Fan-Out Gehäuse herzustellen. Bei einem Fan-Out Gehäuse (oder Package) sind zumindest einige der externen Kontaktpads und/oder Leiterbahnen, die den Halbleiterchip mit den externen Kontaktpads verbinden, seitlich außerhalb des Umrisses des Halbleiterchips lokalisiert oder kreuzen zumindest den Umriss des Halbleiterchips. Daher wird bei Fan-Out Gehäusen ein peripher äußerer Teil des Gehäuses des Halbleiterchips typischerweise (zusätzlich) für das elektrische Bonden des Gehäuses mit externen Anwendungen, wie z. B. Anwendungsleiterplatte etc., verwendet. Dieser äußere Teil des Gehäuses, der den Halbleiterchip umschließt, vergrößert effektiv den Kontaktbereich des Gehäuses in Bezug auf die Gesamtfläche des Halbleiterchips, was hinsichtlich der späteren Verarbeitung, z. B. Second-Level-Assembly, zu gelockerten Einschränkungen hinsichtlich Gehäusepadgröße und -pitch führt.
  • 1A–1H veranschaulichen schematisch ein Verfahren zum Herstellen eines Gerätes 100. Ein Querschnitt des Gerätes 100, das durch das Verfahren erhalten wird, ist in 1H gezeigt.
  • 1A veranschaulicht schematisch einen Träger 10.
  • 1B veranschaulicht schematisch einen ersten Halbleiterchip 11, der auf dem Träger 10 platziert ist. Der erste Halbleiterchip 11 weist eine erste Fläche 12 und eine zweite Fläche 13 gegenüber der ersten Fläche 12 auf. Kontaktpads 14 sind auf der ersten Flächenseite 12 des Halbleiterchips 11 angeordnet. Der Halbleiterchip 11 ist auf dem Träger 10 platziert, wobei seine erste Fläche 12 dem Träger 10 zugewandt ist.
  • 1C veranschaulicht schematisch ein Einkapselungsmaterial 15, das den ersten Halbleiterchip 11 verkapselt (oder kapselt), um einen Einkapselungskörper 16 zu bilden.
  • 1D veranschaulicht schematisch, dass der Träger 10 von dem Einkapselungskörper 16 entfernt wird.
  • 1E veranschaulicht schematisch einen ersten Schleifschritt, wobei der Einkapselungskörper 16 und der erste Halbleiterchip 11 gedünnt werden, indem das Material von dem Einkapselungskörper 16 und der zweiten Fläche 13 des ersten Halbleiterchips 11 entfernt wird.
  • 1F veranschaulicht schematisch eine Umverlagerungsschicht (oder Umverdrahtungsschicht) 17, die auf der ersten Fläche 12 des ersten Halbleiterchips 11 und des Einkapselungsmaterials 15 gebildet wird, das den ersten Halbleiterchip 11 umschließt.
  • 1G veranschaulicht schematisch einen zweiten Schleifschritt, wobei der Einkapselungskörper 16 und die zweite Fläche 13 des ersten Halbleiterchips 11 erneut geschliffen werden.
  • 1H veranschaulicht schematisch, dass das Halbleitermaterial von der zweiten Fläche 13 des ersten Halbleiterchips 11 entfernt wird, ohne im Wesentlichen gleichzeitig Einkapselungsmaterial 15 zu entfernen.
  • 2A–2P veranschaulichen schematisch ein Verfahren zum Herstellen eines Gerätes 200, wobei ein Querschnitt hiervon in 2P gezeigt wird. Das Verfahren, das in 2A–2P gezeigt wird, ist eine Implementierung des Verfahrens, das in 1A–1H gezeigt ist. Die Details des Herstellungsverfahrens, das nachstehend beschrieben wird, können daher genauso auf das Verfahren der 1A–1H angewendet werden.
  • 2A veranschaulicht schematisch einen Träger 10, der eine Platte sein kann, die aus festem Material gefertigt ist, wie z. B. einem Metall, wie z. B. Nickel, Stahl oder Edelstahl, Laminat, Folie oder einem Materialstack. Der Träger 10 kann zumindest eine flache Fläche aufweisen, auf der Komponenten des Gerätes 200 platziert werden können. Die Form des Trägers 10 ist auf keine geometrische Form beschränkt, z. B. kann der Träger 10 rund oder rechteckig sein. Der Träger 10 kann jegliche angemessene Größe aufweisen.
  • Ein Klebeband 20, wie z. B. ein doppelseitiges Klebeband, kann auf den Träger 10 laminiert werden. Die Funktion des Klebebands 20 ist es, während der nachfolgenden Verarbeitungsschritte eine lösliche Fixierung der Komponenten bereitzustellen, die auf dem Träger 10 platziert werden. Anstelle des Klebebands 20 kann jedes andere geeignete Mittel eingesetzt werden, das die gleiche Funktion erfüllt. Zu diesem Zweck kann der Träger 10 eine bestimmte Beschichtung aufweisen, wie z. B. eine Gold- oder Teflonbeschichtung, die ermöglicht, den Träger 10 von den Komponenten zu lösen, die auf dem Träger 10 platziert sind.
  • 2B veranschaulicht schematisch einen ersten Halbleiterchip 11 und einen zweiten Halbleiterchip 21, die auf der Oberfläche des Klebebandes 20 platziert sind. Der erste Halbleiterchip 11 weist eine erste Fläche 12 und eine zweite Fläche 13 gegenüber der ersten Fläche 12 auf. Kontaktpads 14 sind auf der ersten Fläche 12 angeordnet. Der zweite Halbleiterchip 21 weist eine erste Fläche 22 und eine zweite Fläche 23 gegenüber der ersten Fläche 22 auf. Kontaktpads 24 sind auf der ersten Fläche 22 angeordnet. Die ersten Flächen 12, 22 beider Halbleiterchips 11, 21 sind dem Träger 10 zugewandt. Bei einer Ausführungsform weisen die Halbleiterchips 11, 21 eine Dicke d1 von ungefähr 725 oder 775 mm (Mikrometer) auf, wobei eine andere Dicke d1 ebenfalls möglich ist.
  • Obwohl nur zwei Halbleiterchips 11, 21 in 2B gezeigt sind, kann jede Anzahl an Halbleiterchips auf dem Träger 10 platziert werden, wie z. B. mehr als 50 oder 500 oder 1000 Halbleiterchips. Die Halbleiterchips können beispielsweise in einem Array angeordnet werden. Die Halbleiterchips werden auf dem Träger 10 neu angeordnet, typischerweise stärker zueinander beabstandet als in dem Wafer-Bond. Die Halbleiterchips können auf dem gleichen Halbleiterwafer hergestellt sein, können aber alternativ auf unterschiedlichen Halbleiterwafers hergestellt worden sein. Außerdem können die Halbleiterchips physikalisch identisch sein, können aber ebenfalls unterschiedliche integrierte Schaltungen enthalten und/oder andere Komponenten darstellen.
  • 2C veranschaulicht schematisch ein Einkapselungsmaterial 15, das verwendet wird, um die Halbleiterchips 11, 21 zu verkapseln und einen Einkapselungskörper 16 zu bilden. Das Einkapselungsmaterial 15 deckt die zweiten Flächen 13, 23 und alle Seitenflächen der Halbleiterchips 11, 21 ab. Bei einer Ausführungsform ist das Einkapselungsmaterial 15 ein duroplastisches oder wärmehärtendes Formmaterial. In diesem Fall kann das Einkapselungsmaterial 15 auf einem Epoxidmaterial basieren und kann ein Füllmaterial, das aus kleinen Glaspartikeln besteht (SiO2), oder andere elektrisch isolierende mineralische Füllmaterialien, wie z. B. Al2O3, oder organische Füllmaterialien enthalten. Das Einkapselungsmaterial 15 kann beispielsweise durch Formpressen, Spritzgießen, Granulatpressen, Pulvergießen oder Flüssigspritzgießen angelegt werden.
  • Bei einer Ausführungsform ist das Einkapselungsmaterial 15 eine Bedeckung aus elektrisch isolierendem Polymermaterial. Das Polymermaterial kann beispielsweise ein Prepreg (Abkürzung für vorimprägnierte Fasern) sein, das eine Kombination aus einer Fasermatte, wie z. B. Glas- oder Kohlenstofffasern, und einem Harz, wie z. B. einem duroplastischen Material, ist. Prepreg-Materialien werden für gewöhnlich verwendet, um PCBs (printed circuit boards) herzustellen. Wohl bekannte Prepreg-Materialien, die in der PCB-Industrie verwendet werden, und die hier als das Polymermaterial verwendet werden können, sind: FR-2, FR-3, FR-4, FR-5, FR-6, G-10, CEM-1, CEM-2, CEM-3, CEM-4 und CEM-5. Bei einer Ausführungsform ist das Einkapselungsmaterial 15 homogen und besteht vollständig aus dem gleichen Material. Daher beinhaltet bei dieser Ausführungsform das Einkapselungsmaterial 15 genau eine Schicht und ist nicht auf eine Schicht-für-Schicht Art und Weise hergestellt.
  • 2D veranschaulicht schematisch, dass der Einkapselungskörper 16 von dem Träger 10 gelöst ist. Zu diesem Zweck kann das Klebeband 20 thermo-lösende Eigenschaften zeigen, die das Entfernen des Klebebandes 20 und des Trägers 10 während einer Wärmebehandlung ermöglichen. Das Entfernen des Klebebandes 20 und des Trägers 10 von dem Einkapselungskörper 16 wird bei einer angemessenen Temperatur durchgeführt, die abhängig ist von den thermo-lösenden Eigenschaften des Klebebandes 20, und die für gewöhnlich höher als 150 °C ist. Nach dem Entfernen des Trägers 10 und des Klebebandes 20 definieren die ersten Flächen 12, 22 der Halbleiterchips 11, 21 eine im Wesentlichen planare Oberfläche 25 zusammen mit einer ersten Fläche des Einkapselungsmaterials 15. Das Einkapselungsmaterial 15 weist eine zweite Fläche 26 gegenüber der planaren Oberfläche 25 auf.
  • 2E veranschaulicht schematisch, dass der Einkapselungskörper 16 gedünnt wird, z. B. durch Schleifen der zweiten Fläche 26 des Einkapselungsmaterials 15. Bei einer Ausführungsform weist der Einkapselungskörper 16 eine Dicke d2 von ungefähr 690 mm (Mikrometer) nach dem Schleifen auf, wobei eine andere Dicke d2 ebenfalls möglich ist. Während des Schleifprozesses wird das Einkapselungsmaterial 15, das die zweiten Flächen 13, 23 der Halbleiterchips 11, 21 abdeckt, entfernt. Außerdem werden die Halbleiterchips 11, 21 ebenfalls gedünnt, indem Halbleitermaterial von deren zweiten Flächen 13, 23 entfernt wird.
  • 2F veranschaulicht schematisch eine dielektrische Schicht 30, die auf der planaren Oberfläche 25 abgelagert ist, wobei die ersten Flächen 12, 22 der Halbleiterchips 11, 21 und die Oberfläche des Einkapselungsmaterials 15 zumindest teilweise abgedeckt werden. Die dielektrische Schicht 30 weist Durchgangslöcher auf, die die Kontaktpads 14, 24 der Halbleiterchips 11, 21 offenlegen. Die dielektrische Schicht 30 kann auf verschiedene Arten hergestellt werden. Beispielsweise kann die dielektrische Schicht 30 von einer Gasphase oder von einer Lösung abgeschieden werden, oder kann auf die Oberfläche 25 gedruckt oder laminiert werden. Außerdem können Dünnschichttechnologien, wie z. B. Spin-Coating, oder ein standardmäßiger PCB-Industrieprozessfluss für das Anlegen der dielektrischen Schicht 30 verwendet werden. Die dielektrische Schicht 30 kann aus einem Polymer, wie z. B. Polymid, PBO, Parylen, Photolackmaterial, Imid, Epoxid, Epoxidharz, Duroplast, Silizium, Siliziumnitrid, oder einem anorganischen, keramikähnlichen Material, wie z. B. Silizium-Kohlenstoff-Verbindungen, gefertigt werden. Die Dicke der dielektrischen Schicht 30 kann bis zu 10 mm (Mikrometer) oder noch mehr betragen. Bei einer Ausführungsform wird die Abscheidung der dielektrischen Schicht 30 weggelassen.
  • 2G veranschaulicht schematisch eine dünne Keimschicht (engl. seed layer) 31, die auf der dielektrischen Schicht 30 und den Kontaktpads 14, 24 abgelagert ist. Die Ablagerung der Keimschicht 31 kann beispielsweise durch Sputtern oder stromlose Abscheidung von einer Lösung durchgeführt werden. Das Material der Keimschicht 31 kann Titan, Titan-Wolfram, Kupfer, Palladium oder jegliches andere angemessene Metall, Metallstack oder Metalllegierung sein.
  • 2H veranschaulicht schematisch einen Lötschutzlack (engl. plating resist) 32. Der Lötschutzlack 32 kann ein Photoschutzlack (engl. photoresist) sein und kann auf die obere Fläche 31 der Keimschicht gedruckt, durch Stromabscheidung oder Spin-Coating abgelagert werden. Durch Belichtung mit einer angemessenen Wellenlänge durch eine Maske und nachfolgender Entwicklung oder Laserapplikation oder direktes Laser-Imaging werden Vertiefungen in dem Lötschutzlack 32 gebildet.
  • 2I veranschaulicht schematisch eine Metallschicht 33, die galvanisch gewachsen ist und die Teile der Keimschicht 31 verstärkt, die durch die Vertiefungen in dem Lötschutzlack 32 offengelegt werden. Kupfer oder andere Metalle oder Metalllegierungen können als das Material für die Metallschicht 33 verwendet werden. Während der galvanischen Abscheidung des Metallmaterials kann die Keimschicht 31 als eine Elektrode eingesetzt werden. Die Metallschicht 33 weist eine Dicke von mehr als 3 mm (Mikrometer) auf.
  • 2J veranschaulicht schematisch, dass nach dem Überzug der Metallschicht 33 der Lötschutzlack 32 abgezogen wird, indem ein geeignetes Lösemittel verwendet wird. Die nun offengelegten Teile der Keimschicht 31, die nicht mit der Metallschicht 33 abgedeckt wurden, werden durch einen kurzen Ätzschritt entfernt, wobei hierdurch eine strukturierte Metallschicht wie veranschaulicht in 2J erzeugt wird.
  • 2K veranschaulicht schematisch eine dielektrische Schicht 34, die auf der Metallschicht 33 ganz oben abgelagert wird, und in gewissen Bereichen offen ist, um Teile der Metallschicht 33 offenzulegen. Die offengelegten Teile der Metallschicht 33 dienen als externe Kontaktpads 35. Die dielektrische Schicht 34 kann hergestellt werden, indem die gleichen oder ähnlichen Materialien und Herstellungsschritte verwendet werden, wie vorstehend in Verbindung mit der dielektrischen Schicht 30 beschrieben. Die dielektrische Schicht 34 weist die Funktion einer Lötstoppschicht auf. Die Keimschicht 31 und die Metallschicht 33 bilden zusammen mit den dielektrischen Schichten 30, 34 eine Umverdrahtungsschicht 17. Bei einer Ausführungsform wird die Abscheidung der dielektrischen Schicht 34 weggelassen.
  • 2L veranschaulicht schematisch, dass der Einkapselungskörper 16 erneut gedünnt wird, indem die zweite Fläche 26 des Einkapselungsmaterials 15 geschliffen wird. Während des Schleifprozesses werden das Einkapselungsmaterial 15 und Halbleitermaterial der Halbleiterchips 11, 21 gleichzeitig entfernt. Die Dicke d3 der Halbleiterchips 11, 21 (und des Einkapselungsmaterials 15) hängt nach dem Schleifen von den Anforderungen der Anwendung ab, für die die Geräte 200 ausgestaltet sind. Bei einer Ausführungsform ist die Dicke d3 der Halbleiterchips 11, 21 nach dem Schleifen ungefähr 450 mm (Mikrometer), wobei eine andere Dicke d3 ebenfalls möglich ist. Bei einer Ausführungsform wird der in 2L veranschaulichte Schleifschritt weggelassen.
  • 2L veranschaulicht ebenfalls einen Teil des zweiten Halbleiterchips 21 in vergrößerter Ansicht. Diese Veranschaulichung zeigt, dass die geschliffene Halbleiteroberfläche der Halbleiterchips 11, 21 ein System an Rissen, Erhebungen und Vertiefungen enthält. Die Spitzen und Vertiefungen bilden eine Entlastungsschicht (engl. relief layer) 40. Unter der Entlastungsschicht 40 liegt eine beschädigte Schicht 41, die durch Mikrorisse, Verschiebungen, Verrutschungen und Belastung gekennzeichnet ist. Beide Schichten 40 und 41 können Risse durch das Bulkhalbleitermaterial 42 induzieren, wenn zusätzliche Belastung angelegt wird, wie z. B. während der Verarbeitung, Handhabung oder Lieferung der Geräte 200, oder während der Verwendung in einer Anwendung, wie z. B. einem Mobiltelefon.
  • 2M veranschaulicht schematisch, dass die Entlastungsschicht 40 und die beschädigte Schicht 41 von den Halbleiterchips 11, 21 entfernt werden. Dies geschieht durch einen Polierschritt, der Halbleitermaterial von den Halbleiterchips 11, 21 entfernt, wobei hierbei jedoch im Wesentlichen kein Einkapselungsmaterial 15 entfernt wird. Folglich gibt es nach dem Polierschritt einen Höhenunterschied d4 (oder Lücke oder Stufe) zwischen den zweiten Flächen 13, 23 der Halbleiterchips 11, 21 und der zweiten Fläche 26 des Einkapselungsmaterials 15. Sowohl die zweiten Flächen 13, 23 der Halbleiterchips 11, 21 als auch die zweiten Fläche 26 des Einkapselungsmaterials 15 können im Wesentlichen planare Flächen sein, die parallel zueinander sind. Bei einer Ausführungsform liegt der Höhenunterschied d4 im Bereich zwischen 3 und 10 mm (Mikrometer) und insbesondere im Bereich zwischen 3 und 5 mm (Mikrometer). Der Höhenunterschied d4 kann ebenfalls größer sein, wie z. B. im Bereich zwischen 3 und 20 mm (Mikrometer).
  • Das Entfernen der Entlastungsschicht 40 und der beschädigten Schicht 41 führt dazu, dass die sehr viel stärkeren Kräfte das Halbleitermaterial der Halbleiterchips 11, 21 aufbrechen.
  • Das Polieren der zweiten Flächen 13, 23 der Halbleiterchips 11, 21 kann mittels jeder Technik, die selektiv das beschädigte Halbleitermaterial entfernt, jedoch im Wesentlichen das Einkapselungsmaterial 15 nicht angreift, durchgeführt werden. Beispiele solcher Techniken sind das Nassätzen und Trockenätzen. Nassätzen involviert, dass die Oberfläche 26 des Einkapselungskörpers 16 einem Ätzen ausgesetzt wird, das das Halbleitermaterial wegätzt und das Einkapselungsmaterial 15, wie z. B. HF und HNO3, nicht wegätzt. Die Tiefe des Hohlraums, der durch das Ätzen in den Halbleiterchips 11, 21 hergestellt wurde, kann gesteuert werden, indem die Ätzzeit und die bekannte Ätzgeschwindigkeit verwendet werden. Trockenätzen wird oftmals unter Verwendung eines Plasmaätzers ausgeführt. Der Plasmaätzer stellt ein Plasma aus einem Prozessgas, wie z. B. ein fluortragendes Gas, unter Verwendung eines elektrischen Feldes her. Der Einkapselungskörper 16 wird in dem Plasmaätzer platziert und die Luft wird von der Verarbeitungskammer unter Verwendung eines Systems an Vakuumpumpen abgesaugt. Sodann wird das Prozessgas bei niedrigem Druck eingeführt und wird durch dielektrische Aufspaltung in ein Plasma angeregt. Es kann jedoch bereitgestellt sein, dass das Einkapselungsmaterial 15 eine Harzmatrix und Siliziumpartikel, die in der Harzmatrix eingebettet sind, beinhaltet. Während des Polierschrittes wird die Harzmatrix nicht entfernt, wobei jedoch diese Siliziumpartikel zusammen mit dem Halbleitermaterial der Halbleiterchips 11, 21 entfernt werden, die auf der Oberfläche des Einkapselungsmaterials 15 offengelegt sind.
  • 2N veranschaulicht schematisch eine Rückseitenschutzschicht 43, die auf der Rückseite des Einkapselungskörpers 16 abgelagert ist. Die Rückseitenschutzschicht 43 kann aus einer angemessenen Folie, die auf den Einkapselungskörper 16 laminiert wird, oder einer angemessenen Paste, die über die Rückseite des Einkapselungskörpers 16 unter Verwendung eines Abstreifers (engl. squeegee) verteilt wird, gefertigt werden. Bei einer Ausführungsform reproduziert die Rückseitenschutzschicht 43 die Stufe in der Rückseite des Einkapselungskörpers 16 nicht. Stattdessen weist die Rückseitenschutzschicht 43 eine im Wesentlichen planare Oberfläche 44 auf.
  • 2O veranschaulicht schematisch Lötkugeln 45, die auf den externen Kontaktpads 35 platziert sind. Das Lötmaterial wird beispielsweise aus Metalllegierungen gebildet, die z. B. aus den folgenden Materialien zusammengesetzt sind: SnPb, SnAg, SnAgCu, SnAgCuNi, SnAu, SnCu und SnBi. Die Lötkugeln 45 werden verwendet, um die Geräte 200 elektrisch mit anderen Komponenten, wie z. B. einer Leiterplatte (PCB), zu koppeln.
  • 2P veranschaulicht schematisch, dass die Geräte 200 voneinander durch Zerteilen (engl. dicing) des Einkapselungskörpers 16 getrennt werden. Das Zerteilen des Einkapselungskörpers 16 kann beispielsweise durch Sägen, Schneiden, Fräsen, Ätzen oder einen Laserstrahl durchgeführt werden.
  • Die Geräte 200, die durch das vorstehend beschriebene Verfahren hergestellt werden, sind Fan-Out Gehäuse. Das Einkapselungsmaterial 15 ermöglicht, dass die Umverlagerungsschicht 17 sich über den Umriss der Halbleiterchips 11, 21 erstreckt. Die externen Kontaktpads 35 müssen daher nicht innerhalb des Umrisses der Halbleiterchips 11, 21 angeordnet werden, sondern können über eine größere Fläche verteilt werden. Die vergrößerte Fläche, die für die Anordnung der externen Kontaktpads 35 aufgrund des Einkapselungskörpers 16 verfügbar ist, bedeutet, dass die externen Kontaktpads 35 nicht nur mit einer großen Beabstandung zueinander angeordnet werden können, sondern dass die maximale Anzahl an externen Kontaktpads 35, die dort angeordnet werden können, genauso ansteigt wird, verglichen mit der Situation, in der alle externen Kontaktpads 35 innerhalb des Umrisses der Halbleiterchips 11, 21 angeordnet werden.
  • Es ist für den Fachmann offensichtlich, dass die Geräte 200, die in 2P gezeigt sind, und die Herstellung dieser, wie vorstehend beschrieben, nur als eine beispielhafte Ausführungsform gedacht sind, und viele Variationen möglich sind. Jedes der vorstehend beschriebenen Geräte 200 enthält einen einzelnen Halbleiterchip. Alternativ können zwei oder mehr Halbleiterchips oder passive Komponenten unterschiedlicher Typen in dem gleichen Gerät 200 beinhaltet sein. Die Halbleiterchips und passiven Komponenten können in Funktion, Größe, Herstellungstechnologie, etc. unterschiedlich sein. Außerdem beinhaltet die Umverlagerungsschicht 17 der Geräte 200 nur eine Schicht an Leiterbahnen. Alternativ können zwei oder mehr Schichten an Leiterbahnen bereitgestellt sein. Diese Schichten können aufeinander gestapelt sein und dielektrische Schichten können zwischen benachbarten Schichten an Leiterbahnen angeordnet werden.
  • 3 veranschaulicht schematisch ein Gerät 300, das gleich dem Gerät 200 ist, das in 2P gezeigt ist. Der Unterschied liegt darin, dass in dem Gerät 300 die Rückseitenschutzschicht 43 die Stufe von der zweiten Fläche 13 des ersten Halbleiterchips 11 zu dem Einkapselungsmaterial 15, das den ersten Halbleiterchip 11 umgibt, reproduziert. Bei dieser Ausführungsform wird eine Folie auf den Einkapselungskörper 16 laminiert, um die Rückseitenschutzschicht 43 herzustellen.
  • 4 veranschaulicht schematisch ein System 400, das das Gerät 200 beinhaltet, das auf einer Leiterplatte 50, z. B. einer PCB, montiert ist. Die Leiterplatte 50 weist Kontaktpads 51 auf, und das Gerät 200 wird mit den Kontaktpads 51 mittels Lötkugeln 45 verlötet.
  • 5A–5I veranschaulichen schematisch ein Verfahren zum Herstellen eines Gerätes 500, wovon ein Querschnitt in 5I gezeigt ist. Das in 5A–5I gezeigte Verfahren ist gleich dem Verfahren, das in 2A–2P gezeigt ist. Gleiche Bezugszeichen weisen entsprechende ähnliche Teile aus.
  • 5A veranschaulicht schematisch den Träger 10 und das Klebeband 20, das auf den Träger 10 laminiert wird, wie vorstehend in Verbindung mit 2A beschrieben.
  • 5B veranschaulicht schematisch die Halbleiterchips 11 und 21, die auf der Oberfläche des Klebebandes 20 platziert sind. Im Gegensatz zu der Ausführungsform, die in 2B veranschaulicht ist, sind die zweiten Flächen 13, 23 der Halbleiterchips 11, 21 dem Träger 10 zugewandt. Außerdem sind die Kontaktelemente 60, die von den Kontaktpads 14, 24 hervorragen, auf den Halbleiterchips 11, 21 angeordnet. Bei einer Ausführungsform weisen die Halbleiterchips 11, 21 eine Dicke d1 von ungefähr 725 oder 775 mm (Mikrometer) auf, wobei eine andere Dicke d1 ebenfalls möglich ist.
  • Die Kontaktelemente 60 können aus jeglichem gewünschten elektrisch leitenden Material bestehen, wie z. B. aus einem Metall, wie z. B. Kupfer, einer Metalllegierung, einem Metallstack oder einem elektrisch leitenden organischen Material. Die Kontaktelemente 60 können eine Höhe d5 im Bereich zwischen 1 und 20 mm (Mikrometer) aufweisen, die von den oberen Flächen 12, 22 der Halbleiterchips 11, 21 hervorragen, wobei diese allerdings noch größer sein können. Jegliches angemessene Verfahren kann verwendet werden, um die Kontaktelemente 60 herzustellen, wie z. B. Stud-Bumping, stromloses Überziehen oder Setzen von Metallständern (engl. metal pillars).
  • Wenn Stud-Bumping für die Herstellung der Kontaktelemente 60 verwendet wird, wird der Ball-Bonding-Prozess, der bei herkömmlichem Draht-Bonding verwendet wird, modifiziert. Beim Ball-Bonding wird die Spitze des Bonddrahtes angeschmolzen, um eine Kugel zu bilden. Das Draht-Bonding-Werkzeug drückt diese Kugel gegen das Kontaktpad des Halbleiterchips, der verbunden werden soll, und legt eine mechanische Kraft, Wärme und/oder Ultraschallenergie an, um eine metallische Verbindung zu erzeugen. Als nächstes verlängert das Draht-Bonding-Werkzeug den Draht bis hin zu dem Kontaktpad auf der Platte, dem Substrat oder Leadframe, und führt ein „Stitch“-Bonding bei diesem Pad durch, wobei der Endschritt aus dem Abbrechen des Bonddrahts besteht, um einen neuen Zyklus zu beginnen. Beim Stud-Bumping wird der erste Ball-Bond auf dem Kontaktpad des Halbleiterwafers wie beschrieben gemacht, wobei der Draht sodann jedoch nahe über dem Ball abgebrochen wird. Der resultierende Ball oder „Stud Bump“, der auf dem Kontaktpad 14, 24 verbleibt, stellt eine permanente, zuverlässige Verbindung zu dem darunterliegenden elektrisch leitenden Material des Kontaktpads 14, 24 bereit.
  • Als eine Alternative zum Stud-Bumping kann eine elektrochemische Abscheidung verwendet werden, um die Kontaktelemente 60 herzustellen. Hierfür kann eine Metallschicht, wie z. B. Kupfer, stromlos auf den Kontaktpads 14, 24 von einer Lösung abgeschieden werden. Nachfolgend können andere Metalle, wie z. B. Nickel und Gold, stromlos auf der Kupferschicht abgelagert werden. Außerdem können andere Abscheideverfahren, wie z. B. Sputtern und/oder galvanische Abscheidung, ebenfalls eingesetzt werden. In den letzteren Fällen können jedoch Strukturierungsschritte notwendig sein.
  • Als weitere Alternative können vorgefertigte Metallstäbe (engl. metal pillars) (oder -stempen, engl. posts), wie z. B. Kupferstäbe, auf den Kontaktpads 14, 24 montiert werden, um die Kontaktelemente 60 zu bilden.
  • 5C veranschaulicht schematisch das Einkapselungsmaterial 15, das verwendet wird, um die Halbleiterchips 11, 21 zu verkapseln, ähnlich der Ausführungsform, die in 2C veranschaulicht ist. Das Einkapselungsmaterial 15 deckt die ersten Flächen 12, 22, die Kontaktelemente 60 und alle Seitenflächen der Halbleiterchips 11, 21 ab.
  • 5D veranschaulicht schematisch, dass das Material von der oberen Oberfläche des Einkapselungsmaterials 15 durch Schleifen entfernt wird. Das Schleifen wird ausgeführt, bis die oberen Oberflächen der Kontaktelemente 60 von dem Einkapselungsmaterial 15 offengelegt sind. Es ist ebenfalls möglich, dass die Höhen der Kontaktelemente 60 während des Schleifens verringert werden. Nach dem Schleifschritt können die Kontaktelemente 60 eine Höhe d6 von unter 20 mm (Mikrometer) aufweisen, insbesondere unter 10 oder 5 mm (Mikrometer). Weiter definieren nach dem Schleifschritt die oberen Oberflächen der Kontaktelemente 60 und die obere Oberfläche des Einkapselungsmaterials 15 eine gemeinsame Ebene.
  • 5E veranschaulicht schematisch die Umverlagerungsschicht 17, die auf der oberen Oberfläche des Einkapselungsmaterials 15 gleich oder ähnlich zu der Art abgelagert wird, wie vorstehend beschrieben in Verbindung mit 2F–2K. Die Umverlagerungsschicht 17 ist mit den offengelegten Teilen der Kontaktelemente 60 gekoppelt.
  • 5F veranschaulicht schematisch, dass der Träger 10 entfernt wird und der Einkapselungskörper 16 erneut durch Schleifen der zweiten Fläche 26 des Einkapselungsmaterials 15 gedünnt wird. Während des Schleifprozesses werden das Einkapselungsmaterial 15 und Halbleitermaterial der Halbleiterchips 11, 21 gleichzeitig entfernt. Die Dicke d3 der Halbleiterchips 11, 21 (und des Einkapselungsmaterials 15) nach dem Schleifen hängt ab von den Anforderungen der Anwendung, für die die Geräte 500 ausgestaltet sind. Bei einer Ausführungsform ist die Dicke d3 der Halbleiterchips 11, 21 nach dem Schleifen ungefähr 450 mm (Mikrometer), wobei eine andere Dicke d3 ebenfalls möglich ist.
  • 5G veranschaulicht schematisch, dass die zweiten Flächen 13, 23 der Halbleiterchips 11, 21 poliert werden, wie vorstehend in Verbindung mit 2M beschrieben. Während des Polierschrittes wird Halbleitermaterial von den Halbleiterchips 11, 21 entfernt, ohne im Wesentlichen Einkapselungsmaterial 15 zu entfernen. Folglich gibt es einen Höhenunterschied d4 zwischen den zweiten Flächen 13, 23 der Halbleiterchips 11, 21 und der zweiten Fläche 26 des Einkapselungsmaterials 15. Bei einer Ausführungsform liegt der Höhenunterschied d4 im Bereich zwischen 3 und 10 mm (Mikrometer) und insbesondere im Bereich zwischen 3 und 5 mm (Mikrometer). Der Höhenunterschied d4 kann ebenfalls größer sein, wie z. B. im Bereich zwischen 3 und 20 mm (Mikrometer).
  • 5H veranschaulicht schematisch die Rückseitenschutzschicht 43, die auf der zweiten Fläche 26 des Einkapselungsmaterials 15 abgelagert ist, und Lötkugeln 45, die auf den externen Kontaktpads 35 platziert sind.
  • 5I veranschaulicht schematisch, dass das Einkapselungsmaterial 15 zerteilt wird, wodurch hierbei die einzelnen Geräte 500 hergestellt werden.
  • Des Weiteren kann, während ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform in Bezug auf nur eine von mehreren Implementierungen offenbart wurde, ein solches Merkmal oder ein solcher Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie es für irgendeine gegebene oder bestimmte Anwendung gewünscht oder von Vorteil sein könnte. Weiter sind die Begriffe „einschließen“, „aufweisen“, „mit“ oder andere Varianten davon, die entweder in der ausführlichen Beschreibung oder in den Ansprüchen verwendet werden, dazu beabsichtigt, ähnlich dem Begriff „umfassen“ einschließend zu sein. Außerdem ist es selbstverständlich, dass Ausführungsformen der Erfindung in einzelnen Schaltungen, teilweise integrierten Schaltungen oder vollständig integrierten Schaltungen oder Programmiermitteln implementiert sein können. Außerdem ist der Begriff „beispielhaft“ lediglich als ein Beispiel gemeint und nicht als das Beste oder Optimale. Es ist ebenfalls selbstverständlich, dass Merkmale und/oder Elemente, die hierin abgebildet sind, mit bestimmten Abmessungen veranschaulicht sind, die in Bezug zueinander stehen, zum Zwecke der Vereinfachung und leichteren Verstehens, und dass tatsächliche Abmessungen im Wesentlichen von denjenigen, die hierin veranschaulicht sind, abweichen können.
  • Es wurden bestimmte Ausführungsformen hierin veranschaulicht und beschrieben, doch für den Fachmann ist es offensichtlich, dass eine Vielfalt von alternativen und/oder gleichartigen Implementierungen anstelle der bestimmten gezeigten und beschriebenen Ausführungsformen verwirklicht werden können, ohne vom Konzept der vorliegenden Erfindung abzuweichen.

Claims (25)

  1. Verfahren zum Herstellen einer Vorrichtung, wobei das Verfahren umfasst: Bereitstellen eines ersten Halbleiterchips; Platzieren des ersten Halbleiterchips auf einem Träger; nach dem Platzieren des ersten Halbleiterchips auf dem Träger Verkapseln des ersten Halbleiterchips mit einem Einkapselungsmaterial; Entfernen des Trägers; und nach dem Entfernen des Trägers Entfernen von Halbleitermaterial von dem ersten Halbleiterchip ohne im Wesentlichen gleichzeitig Einkapselungsmaterial zu entfernen.
  2. Verfahren nach Anspruch 1, wobei der erste Halbleiterchip eine erste Fläche und eine zweite Fläche gegenüber der ersten Fläche aufweist, wobei ein Kontaktpad auf der ersten Fläche angeordnet ist, das Platzieren des ersten Halbleiterchips auf dem Träger ein Platzieren des ersten Halbleiterchips auf dem Träger umfasst, bei dem die erste Fläche des ersten Halbleiterchips dem Träger zugewandt ist, und das Entfernen von Halbleitermaterial von dem ersten Halbleiterchip ein Entfernen von Halbleitermaterial von der zweiten Fläche des ersten Halbleiterchips umfasst.
  3. Verfahren nach Anspruch 2, ferner umfassend: Schleifen der zweiten Fläche des ersten Halbleiterchips und des Einkapselungsmaterials, nachdem der erste Halbleiterchip mit dem Einkapselungsmaterial verkapselt wurde.
  4. Verfahren nach Anspruch 2 oder 3, ferner umfassend: Bilden einer Umverdrahtungsschicht auf der ersten Fläche des ersten Halbleiterchips nach dem Entfernen des Trägers.
  5. Verfahren nach Anspruch 4, wobei die Umverdrahtungsschicht sich über einen Umriss des ersten Halbleiterchips hinaus erstreckt.
  6. Verfahren nach Anspruch 4 oder 5, wobei das Bilden einer Umverdrahtungsschicht das galvanische Abscheiden einer Metallschicht auf der ersten Fläche des ersten Halbleiterchips und des Einkapselungsmaterials umfasst.
  7. Verfahren nach einem der Ansprüche 4 bis 6, ferner umfassend: Schleifen der zweiten Fläche des ersten Halbleiterchips und des Einkapselungsmaterials nach dem Bilden der Umverdrahtungsschicht und vor dem Entfernen des Halbleitermaterials von der zweiten Fläche des ersten Halbleiterchips ohne gleichzeitiges Entfernen von Einkapselungsmaterial.
  8. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Platzieren eines zweiten Halbleiterchips auf dem Träger; und Einkapseln des zweiten Halbleiterchips mit dem Einkapselungsmaterial.
  9. Verfahren nach Anspruch 8, ferner umfassend: Zerteilen des Einkapselungsmaterials, wobei der erste Halbleiterchip von dem zweiten Halbleiterchip getrennt wird.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Dicke des ersten Halbleiterchips um 3 bis 10 mm (Mikrometer) verringert wird, wenn das Halbleitermaterial von dem ersten Halbleiterchip entfernt wird ohne gleichzeitiges Entfernen von Einkapselungsmaterial.
  11. Verfahren nach einem der Ansprüche 2 bis 10, wobei die zweite Fläche des ersten Halbleiterchips im Wesentlichen planar ist nach dem Entfernen des Halbleitermaterials von der zweiten Fläche des ersten Halbleiterchips ohne gleichzeitiges Entfernen von Einkapselungsmaterial.
  12. Verfahren nach einem der Ansprüche 2 bis 11, wobei es zwischen der zweiten Fläche des ersten Halbleiterchips und einer oberen Oberfläche des Einkapselungsmaterials eine Lücke gibt, nachdem Halbleitermaterial von der zweiten Fläche des ersten Halbleiterchips entfernt wurde ohne gleichzeitiges Entfernen von Einkapselungsmaterial, wobei die Lücke eine Höhe zwischen 3 und 10 mm (Mikrometer) aufweist.
  13. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Halbleiterchip eine erste Fläche und eine zweite Fläche gegenüber der ersten Fläche aufweist, wobei ein Kontaktelement um zumindest 1 mm (Mikrometer) von der ersten Fläche hervorragt, das Platzieren des ersten Halbleiterchips auf dem Träger ein Platzieren des ersten Halbleiterchips auf dem Träger umfasst, bei dem die zweite Fläche des ersten Halbleiterchips dem Träger zugewandt ist, und das Entfernen von Halbleitermaterial von dem ersten Halbleiterchip ein Entfernen von Halbleitermaterial von der zweiten Fläche des ersten Halbleiterchips umfasst.
  14. Verfahren zum Herstellen einer Vorrichtung, wobei das Verfahren umfasst: Bereitstellen eines Halbleiterchips mit einer ersten Fläche, einer zweiten Fläche gegenüber der ersten Fläche und Seitenflächen, wobei ein Kontaktpad auf der ersten Fläche angeordnet ist; Bedecken der zweiten Fläche und der Seitenflächen des Halbleiterchips mit einem Einkapselungsmaterial; Schleifen des Einkapselungsmaterials, um das Einkapselungsmaterial von der zweiten Fläche des Halbleiterchips zu entfernen und um eine Dicke des Halbleiterchips zu verringern, wobei eine planare Oberfläche der zweiten Fläche des Halbleiterchips und des Einkapselungsmaterials hergestellt wird; und Entfernen von Halbleitermaterial von der zweiten Fläche des Halbleiterchips, wobei eine Lücke zwischen der zweiten Fläche des Halbleiterchips und der planaren Oberfläche des Einkapselungsmaterials hergestellt wird.
  15. Verfahren zum Herstellen einer Vorrichtung, wobei das Verfahren umfasst: Bereitstellen eines Halbleiterchips mit einer ersten Fläche und einer zweiten Fläche gegenüber der ersten Fläche, wobei ein Kontaktelement um zumindest 1 mm (Mikrometer) von der ersten Fläche hervorragt; Verkapseln des Halbleiterchips und des Kontaktelements mit einem Einkapselungsmaterial; Schleifen des Einkapselungsmaterials bis das Kontaktelement freigelegt ist; und Entfernen von Halbleitermaterial von der zweiten Fläche des Halbleiterchips ohne im Wesentlichen gleichzeitig Einkapselungsmaterial zu entfernen.
  16. Vorrichtung, umfassend: einen Halbleiterchip mit einer ersten Fläche und einer zweiten Fläche gegenüber der ersten Fläche, wobei ein Kontaktpad auf der ersten Fläche angeordnet ist; und ein Einkapselungsmaterial mit einer ersten Fläche und einer zweiten Fläche gegenüber der ersten Fläche, wobei das Einkapselungsmaterial den Halbleiterchip kapselt, die erste Fläche des Halbleiterchips und die erste Fläche des Einkapselungsmaterials koplanar sind, wobei eine Ebene definiert wird, und die zweite Fläche des Halbleiterchips und die zweite Fläche des Einkapselungsmaterials einen Höhenunterschied im Bereich von 3 bis 10 mm (Mikrometer) aufweisen.
  17. Vorrichtung nach Anspruch 16, wobei die zweite Fläche des Halbleiterchips von dem Einkapselungsmaterial freigelegt ist.
  18. Vorrichtung nach Anspruch 16 oder 17, wobei das Einkapselungsmaterial Seitenflächen des Halbleiterchips bedeckt.
  19. Vorrichtung nach einem der Ansprüche 16 bis 18, wobei eine Umverdrahtungsschicht auf der Ebene angeordnet ist, die von der ersten Fläche des Halbleiterchips und der ersten Fläche des Einkapselungsmaterials definiert ist.
  20. Verfahren nach Anspruch 19, wobei die Umverdrahtungsschicht sich über einen Umriss des Halbleiterchips hinaus erstreckt.
  21. Vorrichtung nach einem der Ansprüche 16 bis 20, wobei der Unterschied zwischen einer Dicke des Halbleiterchips und einer Dicke des Einkapselungsmaterials gleich dem Höhenunterschied zwischen der zweiten Fläche des Halbleiterchips und der zweiten Fläche des Einkapselungsmaterials ist.
  22. Vorrichtung nach einem der Ansprüche 16 bis 21, wobei das Einkapselungsmaterial homogen und vollständig aus dem gleichen Material gefertigt ist.
  23. Vorrichtung, umfassend: einen Halbleiterchip mit einer ersten Fläche und einer zweiten Fläche gegenüber der ersten Fläche, wobei ein Kontaktelement um zumindest 1 mm (Mikrometer) von der ersten Fläche hervorragt; und ein Einkapselungsmaterial mit einer ersten Fläche und einer zweiten Fläche gegenüber der ersten Fläche, wobei das Einkapselungsmaterial den Halbleiterchip kapselt, die erste Fläche des Einkapselungsmaterials und eine Fläche des Kontaktelements eine Ebene definieren, und die zweite Fläche des Halbleiterchips und die zweite Fläche des Einkapselungsmaterials einen Höhenunterschied im Bereich von 3 bis 10 mm (Mikrometer) aufweisen.
  24. Vorrichtung nach Anspruch 23, wobei die zweite Fläche des Halbleiterchips von dem Einkapselungsmaterial freigelegt ist.
  25. Vorrichtung nach Anspruch 23 oder 24, ferner umfassend eine Umverdrahtungsschicht, die auf der Ebene angeordnet ist, die von der ersten Fläche des Einkapselungsmaterials und der Fläche des Kontaktelements definiert wird.
DE102012107696.0A 2011-08-25 2012-08-22 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung einschließlich Schleifschritte Active DE102012107696B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/218,265 2011-08-25
US13/218,265 US9064883B2 (en) 2011-08-25 2011-08-25 Chip with encapsulated sides and exposed surface

Publications (2)

Publication Number Publication Date
DE102012107696A1 true DE102012107696A1 (de) 2013-02-28
DE102012107696B4 DE102012107696B4 (de) 2020-06-04

Family

ID=47665364

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102012025818.6A Active DE102012025818B4 (de) 2011-08-25 2012-08-22 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012107696.0A Active DE102012107696B4 (de) 2011-08-25 2012-08-22 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung einschließlich Schleifschritte

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102012025818.6A Active DE102012025818B4 (de) 2011-08-25 2012-08-22 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (5)

Country Link
US (2) US9064883B2 (de)
KR (1) KR101517347B1 (de)
CN (1) CN102956468B (de)
DE (2) DE102012025818B4 (de)
TW (1) TWI502654B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627287B2 (en) 2013-10-18 2017-04-18 Infineon Technologies Ag Thinning in package using separation structure as stop
WO2017148991A3 (de) * 2016-03-02 2017-11-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8936966B2 (en) 2012-02-08 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices
US9064879B2 (en) * 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US9129959B2 (en) * 2012-08-21 2015-09-08 Infineon Technologies Ag Method for manufacturing an electronic module and an electronic module
US10153179B2 (en) 2012-08-24 2018-12-11 Taiwan Semiconductor Manufacturing Company Carrier warpage control for three dimensional integrated circuit (3DIC) stacking
US9385102B2 (en) 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
US9455160B2 (en) * 2013-01-14 2016-09-27 Infineon Technologies Ag Method for fabricating a semiconductor chip panel
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9275916B2 (en) * 2013-05-03 2016-03-01 Infineon Technologies Ag Removable indicator structure in electronic chips of a common substrate for process adjustment
US9814166B2 (en) * 2013-07-31 2017-11-07 Universal Scientific Industrial (Shanghai) Co., Ltd. Method of manufacturing electronic package module
US9881875B2 (en) 2013-07-31 2018-01-30 Universal Scientific Industrial (Shanghai) Co., Ltd. Electronic module and method of making the same
US8927412B1 (en) * 2013-08-01 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip package and method of formation
US9252135B2 (en) 2014-02-13 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and methods of packaging semiconductor devices
CN103887291B (zh) * 2014-04-02 2017-01-04 华进半导体封装先导技术研发中心有限公司 三维扇出型PoP封装结构及制造工艺
TWI582866B (zh) * 2014-04-03 2017-05-11 矽品精密工業股份有限公司 半導體封裝件之製法及其所用之支撐件
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US9530709B2 (en) 2014-11-03 2016-12-27 Qorvo Us, Inc. Methods of manufacturing a printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US9663357B2 (en) * 2015-07-15 2017-05-30 Texas Instruments Incorporated Open cavity package using chip-embedding technology
EP3332419B1 (de) * 2015-08-07 2023-03-29 Qorvo US, Inc. Flip-chip-modul mit verbesserten eigenschaften
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
KR200483876Y1 (ko) 2015-09-23 2017-07-04 주식회사 코아루 회전식 핸드스트랩을 구비한 가방
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
CN105789064A (zh) * 2016-03-18 2016-07-20 深圳芯邦科技股份有限公司 指纹识别芯片的封装方法及封装结构
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
US10090262B2 (en) 2016-05-09 2018-10-02 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10773952B2 (en) * 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US10186499B2 (en) * 2016-06-30 2019-01-22 Intel IP Corporation Integrated circuit package assemblies including a chip recess
US10079196B2 (en) 2016-07-18 2018-09-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
JP7022112B2 (ja) * 2016-08-12 2022-02-17 コーボ ユーエス，インコーポレイティド 性能を向上させたウェーハレベルパッケージ
CN109844937B (zh) * 2016-08-12 2023-06-27 Qorvo美国公司 具有增强性能的晶片级封装
JP7037544B2 (ja) * 2016-08-12 2022-03-16 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
DE102016116499B4 (de) * 2016-09-02 2022-06-15 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10438896B2 (en) * 2017-04-11 2019-10-08 Apple Inc. Interconnecting dies by stitch routing
US10515927B2 (en) * 2017-04-21 2019-12-24 Applied Materials, Inc. Methods and apparatus for semiconductor package processing
JP6925714B2 (ja) * 2017-05-11 2021-08-25 株式会社ディスコ ウェーハの加工方法
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
CN107301983A (zh) * 2017-08-02 2017-10-27 中芯长电半导体（江阴）有限公司 扇出型封装结构及其制备方法
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10665522B2 (en) * 2017-12-22 2020-05-26 Intel IP Corporation Package including an integrated routing layer and a molded routing layer
EP3540766A1 (de) 2018-03-12 2019-09-18 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Schichtstapel eines komponententrägermaterials mit eingebetteten komponenten und gemeinsamer hochtemperaturbeständiger dielektrischer struktur
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US20190326159A1 (en) * 2018-04-20 2019-10-24 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same utilizing localized soi formation
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
EP3818558A1 (de) * 2018-07-02 2021-05-12 Qorvo US, Inc. Hf-halbleiterbauelement und herstellungsverfahren dafür
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923313B2 (en) * 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
CN111916359B (zh) * 2019-05-09 2022-04-26 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
US20220278075A1 (en) * 2019-07-24 2022-09-01 Nantong Tongfu Microelectronics Co., Ltd Packaging structure and formation method thereof
EP3823016A1 (de) * 2019-11-12 2021-05-19 Infineon Technologies AG Halbleitergehaeuse mit halbleiterchip
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US11862481B2 (en) 2021-03-09 2024-01-02 Apple Inc. Seal ring designs supporting efficient die to die routing
US11824015B2 (en) 2021-08-09 2023-11-21 Apple Inc. Structure and method for sealing a silicon IC
JP2023087210A (ja) * 2021-12-13 2023-06-23 浜松ホトニクス株式会社 光半導体パッケージ及び光半導体パッケージの製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124161A (ja) * 1998-10-14 2000-04-28 Disco Abrasive Syst Ltd 基盤の分割方法
JP2001339011A (ja) 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
AU2001283257A1 (en) 2000-08-16 2002-02-25 Intel Corporation Direct build-up layer on an encapsulated die package
JP2002093831A (ja) 2000-09-14 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP4056854B2 (ja) 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
TWI256095B (en) * 2004-03-11 2006-06-01 Siliconware Precision Industries Co Ltd Wafer level semiconductor package with build-up layer and process for fabricating the same
DE102004020204A1 (de) * 2004-04-22 2005-11-10 Epcos Ag Verkapseltes elektrisches Bauelement und Verfahren zur Herstellung
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
TWI249209B (en) 2004-12-22 2006-02-11 Siliconware Precision Industries Co Ltd Semiconductor package with support structure and fabrication method thereof
DE102005037869B4 (de) * 2005-08-10 2007-05-31 Siemens Ag Anordnung zur hermetischen Abdichtung von Bauelementen und Verfahren zu deren Herstellung
US7550778B2 (en) * 2006-05-17 2009-06-23 Innovative Micro Technology System and method for providing access to an encapsulated device
US7723159B2 (en) * 2007-05-04 2010-05-25 Stats Chippac, Ltd. Package-on-package using through-hole via die on saw streets
EP2066161A4 (de) * 2007-06-19 2010-11-17 Murata Manufacturing Co Methode zur herstellung eines substrates mit eingebetteter komponente und substrat mit eingebetteter komponente
DE102007035181B4 (de) * 2007-07-27 2011-11-10 Epcos Ag Verfahren zur Herstellung eines Moduls und Modul
US7858440B2 (en) 2007-09-21 2010-12-28 Infineon Technologies Ag Stacked semiconductor chips
TWI369009B (en) * 2007-09-21 2012-07-21 Nat Univ Chung Hsing Light-emitting chip device with high thermal conductivity
US8183095B2 (en) * 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US20090160053A1 (en) * 2007-12-19 2009-06-25 Infineon Technologies Ag Method of manufacturing a semiconducotor device
US7759163B2 (en) 2008-04-18 2010-07-20 Infineon Technologies Ag Semiconductor module
JP2010073803A (ja) 2008-09-17 2010-04-02 Nec Electronics Corp 半導体装置の製造方法
US8415812B2 (en) * 2009-09-03 2013-04-09 Designer Molecules, Inc. Materials and methods for stress reduction in semiconductor wafer passivation layers
US8034661B2 (en) 2009-11-25 2011-10-11 Stats Chippac, Ltd. Semiconductor device and method of forming compliant stress relief buffer around large array WLCSP
JP5581519B2 (ja) * 2009-12-04 2014-09-03 新光電気工業株式会社 半導体パッケージとその製造方法
US9431316B2 (en) * 2010-05-04 2016-08-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming channels in back surface of FO-WLCSP for heat dissipation
JP5584011B2 (ja) * 2010-05-10 2014-09-03 新光電気工業株式会社 半導体パッケージの製造方法
TWI426584B (zh) * 2010-12-22 2014-02-11 矽品精密工業股份有限公司 半導體封裝件及其製法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627287B2 (en) 2013-10-18 2017-04-18 Infineon Technologies Ag Thinning in package using separation structure as stop
US10658187B2 (en) 2016-02-03 2020-05-19 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method for manufacturing a semiconductor component and a semiconductor component
WO2017148991A3 (de) * 2016-03-02 2017-11-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement

Also Published As

Publication number Publication date
DE102012025818B4 (de) 2023-10-19
US9646856B2 (en) 2017-05-09
KR101517347B1 (ko) 2015-05-04
CN102956468A (zh) 2013-03-06
TWI502654B (zh) 2015-10-01
TW201312666A (zh) 2013-03-16
US9064883B2 (en) 2015-06-23
CN102956468B (zh) 2016-01-13
US20150262844A1 (en) 2015-09-17
KR20130023117A (ko) 2013-03-07
US20130049205A1 (en) 2013-02-28
DE102012107696B4 (de) 2020-06-04

Similar Documents

Publication Publication Date Title
DE102012107696B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung einschließlich Schleifschritte
DE102011000836B4 (de) Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE102011001402B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102012108305B4 (de) Sensorbauelement und Verfahren
DE102015105990B4 (de) Halbleiterbauelement und Herstellungsverfahren
DE102009044639B4 (de) Bauelement mit einem Halbleiterchip und Verfahren zur Herstellung eines Moduls mit gestapelten Bauelementen
DE102015017329B3 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE102011001405B4 (de) Halbleiter-Kapselung und Stapel von Halbleiterkapselungen sowie Verfahren zur Herstellung einer Halbleiter-Kapselung
EP1412978B1 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102010037292B4 (de) Herstellungsverfahren für Halbleiteranordnungen
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102010036978B4 (de) Bauelement mit einer ringförmigen Metallstruktur und Verfahren
DE102011050228B9 (de) Halbleiter-Package und Verfahren zur Herstellung eines Halbleiter-Packages mit Induktionsspule
DE102015121044B4 (de) Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
DE102008045735B4 (de) Gestapelte Halbleiterchips
DE102015117881A1 (de) Packagestrukturen und Verfahren zu deren Bildung
DE102010015957A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE10250621A1 (de) Verfahren zum Erzeugen verkapselter Chips
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102009007708A1 (de) Elektronikeinrichtung
DE102014117594A1 (de) Halbleiter-Package und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R130 Divisional application to

Ref document number: 102012025818

Country of ref document: DE

R082 Change of representative

Representative=s name: 2SPL PATENTANWAELTE PARTG MBB SCHULER SCHACHT , DE

R082 Change of representative

Representative=s name: 2SPL PATENTANWAELTE PARTG MBB SCHULER SCHACHT , DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final