CN105789064A - 指纹识别芯片的封装方法及封装结构 - Google Patents
指纹识别芯片的封装方法及封装结构 Download PDFInfo
- Publication number
- CN105789064A CN105789064A CN201610157255.8A CN201610157255A CN105789064A CN 105789064 A CN105789064 A CN 105789064A CN 201610157255 A CN201610157255 A CN 201610157255A CN 105789064 A CN105789064 A CN 105789064A
- Authority
- CN
- China
- Prior art keywords
- fingerprint recognition
- recognition chip
- substrate
- bonding pad
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 159
- 238000004806 packaging method and process Methods 0.000 claims abstract description 27
- 238000003466 welding Methods 0.000 claims abstract description 22
- 239000004033 plastic Substances 0.000 claims abstract description 21
- 229920003023 plastic Polymers 0.000 claims abstract description 21
- 230000006698 induction Effects 0.000 claims abstract description 7
- 239000007943 implant Substances 0.000 claims description 48
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 22
- 239000003292 glue Substances 0.000 claims description 15
- 238000012856 packing Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000003822 epoxy resin Substances 0.000 claims description 8
- 229920000647 polyepoxide Polymers 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000741 silica gel Substances 0.000 claims description 6
- 229910002027 silica gel Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 description 18
- 229910000679 solder Inorganic materials 0.000 description 18
- 229910045601 alloy Inorganic materials 0.000 description 9
- 239000000956 alloy Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 9
- 239000006071 cream Substances 0.000 description 9
- 238000010992 reflux Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 239000000084 colloidal system Substances 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 238000005275 alloying Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 238000005272 metallurgy Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 241000218202 Coptis Species 0.000 description 2
- 235000002991 Coptis groenlandica Nutrition 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000392 somatic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本发明实施例公开了一种指纹识别芯片的封装方法和封装结构，封装方法包括：提供基板；对基板进行开孔得到目标孔；将指纹识别芯片固定于目标孔中，使得指纹识别芯片的第三表面与基板的第一表面朝向同一方向，且第三表面和第一表面在同一平面，第三表面具有感应区和芯片焊盘；将基板焊盘与芯片焊盘进行焊接形成电连接，基板焊盘位于基板的第一表面；对指纹识别芯片进行塑封。本发明实施例还提供了一种指纹识别芯片的封装结构，本发明通过将指纹识别芯片嵌入基板的目标孔中，使得芯片焊盘与基板焊盘位于同一平面，从而可以采用焊接工艺实现芯片焊盘与基板焊盘之间的电互连，降低成本，解决打线工艺占用空间大的问题。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种指纹识别芯片的封装方法及封装结构。
背景技术
随着科学技术的发展，各类电子产品尤其是移动终端的信息安全问题成为技术发展的关注要点。由于人体指纹具有不变性、唯一性和方便性等特性，使得指纹识别技术具有安全、可靠、使用简单方便等特点，使得指纹识别技术被广泛应用于保护个人信息的各种领域。
现有的指纹识别器件通过指纹识别芯片提取用户指纹，并将用户指纹转换为电信号输出，以获得用户的指纹信息。图1是现有技术的一种指纹识别器件的剖面结构示意图，包括基板110，指纹识别芯片120，导电线130和塑封层140，并且如图1所示，第一距离要大于第二距离。基板表面具有若干基板焊盘111，芯片表面具有若干芯片焊盘121，导电线130通过打线工艺得到，使得基板焊盘111和芯片焊盘121之间实现电互连。
由于打线工艺往往需要更高打线精度的打线机以严格控制导电线突起部分的高度，并且导电线的材料需要采用金线或合金线等，因此打线成本提高。另外，由于打线机工艺的要求，打线连接占用的空间大，不利于进行多芯片指纹识别方案的封装。然而，现有技术基板和指纹识别芯片之间进行电互连通常只能采用打线工艺。从而使封装成本提高，并且限制多芯片指纹识别方案的实施。
发明内容
本发明提供一种指纹识别芯片的封装方法和封装结构，用以解决现有打线工艺成本高，占用空间大的问题。
为解决上述问题，本发明一方面提供了一种指纹识别芯片的封装方法，包括：提供基板；对基板进行开孔得到目标孔；将指纹识别芯片固定于目标孔中，使得指纹识别芯片的第三表面与基板的第一表面朝向同一方向，且第三表面和第一表面在同一平面，第三表面具有感应区和芯片焊盘；将基板焊盘与芯片焊盘进行焊接形成电连接，基板焊盘位于基板的第一表面；对指纹识别芯片进行塑封。
焊接通常使用导热胶、导电型银浆、锡膏和锡金合金等熔点较低的焊料，通过将焊料连续涂布在待连接的焊盘以及焊盘之间的区域，按照特定的温度曲线对其进行回流，让焊料熔化，其合金成分冷却凝固后在待连接焊盘间实现冶金连接。由于焊料在回流过程中会熔化，因此待焊接的焊盘需要位于同一连续的平面，并使该平面保持水平的进行回流，才能保证合金凝固后在待连接的焊盘间形成连续的通路。
通过对基板开孔，将指纹识别芯片嵌入孔中，可以减小芯片焊盘与基板焊盘之间的相对高度，调整芯片焊盘与基板焊盘的相对位置，以满足焊接工艺的需求。需要说明的是，第三表面和第一表面在同一平面，是为了在指纹识别芯片的封装方案中使用焊接的方式将芯片焊盘和基板焊盘之间形成电连接，因此只要第三表面和第一表面间的相对高度满足将芯片焊盘与基板焊盘通过焊接实现电连接即可，而不是绝对的二者相对高度为零。
结合第一方面，在第一方面的第一种可能的实现方式中，目标孔为通孔和/或盲孔。
结合第一方面或者第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，若基板焊盘和芯片焊盘之间的区域不连续，在对基板进行开孔得到目标孔之后，将基板焊盘与芯片焊盘进行焊接形成电连接之前，向目标孔中填入第一填充物，使得基板焊盘和芯片焊盘之间形成连续通路。
由于焊料在回流过程中会熔化，因此待焊接的焊盘需要位于同一连续的平面，并使该平面保持水平的进行回流，才能保证合金凝固后在待连接的焊盘间形成连续通路。
结合第一方面、第一方面的第一种可能的实现方式和第一方面的第二种可能的实现方式，在第一方面的第三种可能的实现方式中，若目标孔为通孔，将指纹识别芯片固定于目标孔中包括：将指纹识别芯片嵌入目标孔中；从基板的第二表面填入第二填充物，使得指纹识别芯片与基板相固定，第二填充物填平第一表面和第三表面之间的空隙，第二表面与第一表面相对。
结合第一方面、第一方面的第一种可能的实现方式、第一方面的第二种可能的实现方式和第一方面的第三种可能的实现方式之中任意一种，在第一方面的第四种可能的实现方式中，第二填充物为环氧树脂、硅胶或者黑胶。
结合第一方面、第一方面的第一种可能的实现方式、第一方面的第二种可能的实现方式、第一方面的第三种可能的实现方式和第一方面的第四种可能的实现方式之中任意一种，在第一方面的第五种可能的实现方式中，将基板焊盘与芯片焊盘进行焊接形成电连接包括：将基板焊盘与芯片焊盘通过焊锡焊接形成电连接。
结合第一方面、第一方面的第一种可能的实现方式、第一方面的第二种可能的实现方式、第一方面的第三种可能的实现方式、第一方面的第四种可能的实现方式和第一方面的第五种可能的实现方式之中任意一种，在第一方面的第六种可能的实现方式中，目标孔为一个或多个。
结合第一方面、第一方面的第一种可能的实现方式、第一方面的第二种可能的实现方式、第一方面的第三种可能的实现方式、第一方面的第四种可能的实现方式、第一方面的第五种可能的实现方式和第一方面的第六种可能的实现方式之中任意一种，在第一方面的第七种可能的实现方式中，指纹识别芯片为一个或多个；若指纹识别芯片为多个，指纹识别芯片之间通过焊锡直接连接。
结合第一方面、第一方面的第一种可能的实现方式、第一方面的第二种可能的实现方式、第一方面的第三种可能的实现方式、第一方面的第四种可能的实现方式、第一方面的第五种可能的实现方式、第一方面的第六种可能的实现方式和第一方面的第七种可能的实现方式之中任意一种，在第一方面的第八种可能的实现方式中，对指纹识别芯片进行塑封包括：在第一表面和第三表面形成塑封层。
本发明实施例的第二方面提供了一种指纹识别芯片的封装结构，包括：
基板，基板具有目标孔；固定于目标孔中的指纹识别芯片，指纹识别芯片的第三表面与基板的第一表面朝向同一方向，且第三表面和第一表面在同一平面，第三表面具有感应区和芯片焊盘，芯片焊盘与基板焊盘通过焊接存在电连接，基板焊盘位于基板的第一表面；位于指纹识别芯片表面的塑封层。
结合第二方面，在第二方面的第一种可能的实现方式中，目标孔为通孔和/或盲孔。
结合第二方面或者第二方面的第一种可能的实现方式，在第二方面的第二种可能的实现方式中，目标孔中填有第一填充物，第一填充物用以在基板焊盘和芯片焊盘之间形成连续通路。
结合第二方面、第二方面的第一种可能的实现方式和第二方面的第二种可能的实现方式中任意一种，在第二方面的第三种可能的实现方式中，目标孔为通孔，目标孔和基板的第二表面填有第二填充物，第二填充物用以将指纹识别芯片与基板相固定，并填平第一表面和第三表面之间的空隙，第二表面与第一表面相对。
结合第二方面、第二方面的第一种可能的实现方式、第二方面的第二种可能的实现方式和第二方面的第三种可能的实现方式之中任意一种，在第二方面的第四种可能的实现方式中，第二填充物为环氧树脂、硅胶或者黑胶。
结合第二方面、第二方面的第一种可能的实现方式、第二方面的第二种可能的实现方式、第二方面的第三种可能的实现方式和第二方面的第四种可能的实现方式之中任意一种，在第二方面的第五种可能的实现方式中，基板焊盘与芯片焊盘通过焊锡形成电连接。
结合第二方面、第二方面的第一种可能的实现方式、第二方面的第二种可能的实现方式、第二方面的第三种可能的实现方式、第二方面的第四种可能的实现方式和第二方面的第五种可能的实现方式之中任意一种，在第二方面的第六种可能的实现方式中，目标孔为一个或多个。
结合第二方面、第二方面的第一种可能的实现方式、第二方面的第二种可能的实现方式、第二方面的第三种可能的实现方式、第二方面的第四种可能的实现方式、第二方面的第五种可能的实现方式和第二方面的第六种可能的实现方式之中任意一种，在第二方面的第七种可能的实现方式中，指纹识别芯片为一个或多个；若指纹识别芯片为多个，指纹识别芯片之间通过焊锡直接连接。
从以上技术方案可以看出，本发明实施例具有以下优点：
本发明通过对基板开孔，将指纹识别芯片嵌入孔中，减小芯片焊盘与基板焊盘之间的相对高度，使得芯片焊盘与基板焊盘位于同一平面，从而可以采用焊接工艺实现芯片焊盘与基板焊盘之间的电连接，由于可以采用锡膏等价格低廉的焊料进行焊接，降低了成本，并且可以解决打线工艺占用空间大的问题。
附图说明
图1是现有技术一种指纹识别芯片的封装结构剖面示意图；
图2是现有技术一种指纹识别芯片的多芯片封装结构顶视示意图；
图3至图8是本发明指纹识别芯片的封装过程剖面结构示意图；
图9是本发明实施例指纹识别芯片的多芯片封装结构一个实施例示意图；
图10是本发明实施例指纹识别芯片的多芯片封装结构另一个实施例示意图。
具体实施方式
现有技术中，指纹识别芯片的封装结构，请继续参考图1，包括：基板110，基板110具有第一表面112，基板110的第一表面112具有若干基板焊盘111；指纹识别芯片120，指纹识别芯片具有第二表面122，以及与第二表面122相对的第三表面123，第三表面123位于基板的第一表面112，第二表面122具有若干芯片焊盘121；导电线130，导电线130的两端分别与基板焊盘111和芯片焊盘121电连接，其中导电线的最高点到第二表面122的垂直距离为第二距离；塑封层140，塑封层140位于基板110和指纹识别芯片120表面，指纹识别芯片120上的塑封层140表面平坦，塑封层140表面到第二表面122的垂直距离为第一距离，第一距离要大于第二距离。即保证导线完全处于塑封层中。
其中，导电线130是通过打线工艺得到的。在指纹识别芯片的封装工艺中，打线工艺主要暴露出以下缺点：(1)成本高：由于指纹识别芯片上方覆盖物厚度有严格限制，所以对邦线工艺精度要求较高，需要用更高精度的打线机，且需要使用金线或合金线材料的导电线；(2)占用空间大：打线工艺要求有足够大的距离打线，在多芯片方案中，空间受限，打线困难，具体可参阅图2。
电子元器件的封装工艺中焊盘间的电互连，除了采用打线工艺外还经常采用焊接的方式。焊接通常使用导热胶、导电型银浆、锡膏和锡金合金等熔点较低的焊料，通过将焊料连续涂布在待连接的焊盘以及焊盘之间的区域，按照特定的温度曲线对其进行回流，让焊料熔化，其合金成分冷却凝固后在待连接焊盘间实现冶金连接。和打线工艺相比，焊接工艺可以采用价格低廉的锡膏等作为焊料，可以降低成本，并且可以解决打线工艺占用空间大的问题。
然而，由于焊料在回流过程中会熔化，因此待焊接的焊盘需要位于同一连续的平面，并使该平面保持水平的进行回流，才能保证合金凝固后在待连接的焊盘间形成连续的通路。但是现有技术中，由于基板焊盘111和芯片焊盘121分别位于基板的第一表面112和指纹识别芯片的第二表面122上，不在同一平面内，并且二者的相对高度至少为指纹识别芯片的厚度值，因此无法使用焊接工艺进行基板焊盘111和芯片焊盘121之间的电连接。
为了解决上述问题，本发明提供一种指纹识别芯片封装方法及封装结构。通过对基板开孔，将指纹识别芯片嵌入孔中，减小芯片焊盘121与基板焊盘111之间的相对高度，使得芯片焊盘121与基板焊盘111位于同一平面，从而可以采用焊接工艺实现芯片焊盘121与基板焊盘111之间的电互连，降低成本，并解决打线占用空间大的问题。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图3至图8是本发明实施例的指纹识别芯片的封装过程的剖面结构示意图。
参考图3，提供PCB基板310。
在本实施例中，提供的基板为硬性基板，该硬性基板可以为PCB基板、玻璃基板、金属基板、半导体基板或聚合物基板。在其他实施例中，该基板110还可以为软性基板。本实施例中仅以常用的PCB基板为例进行说明。
PCB基板310具有第一表面311和第二表面312，第一表面311和第二表面312相对。第一表面311具有若干基板焊盘313和布线层，布线层与基板焊盘313连接，布线层的具体形式此处不做具体限定。
参考图4，对PCB基板310进行开孔，得到通孔314。
需要说明的是，开孔可以为任意形状，也可以为任意个数，此处不做具体限定。并且，在实际应用中，通过开孔可以得到通孔，也可以得到盲孔，只要可以使得指纹识别芯片嵌入孔内之后，可以调整使得芯片焊盘与基板焊盘位于同一平面即可，此处不做具体限定。
参考图5，将指纹识别芯片320嵌入到通孔314中。
指纹识别芯片320具有第三表面321和第四表面322，第四表面322与第三表面321相对。第三表面321包括感应区，用以提取用户指纹。第三表面具有若干芯片焊盘323。
若PCB基板310上存在多个通孔314，那么可以将多个指纹识别芯片分别嵌入各个通孔314中。也可以将多个指纹识别芯片嵌入同一个通孔中。此处不做具体限定。
参考图6，从PCB基板310的第二表面312填入第一填充物331和第二填充物332。
第一填充物331用于填平第三表面321和第一表面311之间的空隙，第一填充物331的材料可以为固体，也可以为胶体，只要可以使得当焊料涂布在芯片焊盘323和基板焊盘313之间的区域并经回流焊后，仍然可以在芯片焊盘323和基板焊盘313之间形成连续的导电通路即可。
第二填充物332用于调整指纹识别芯片320的位置并将其固定于PCB基板310中。第二填充物332可以为固体，也可以为胶体，固定的方式可以通过第二填充物来固定，也可以采用其他方式固定，只要可以调整指纹识别芯片320的位置，使得芯片焊盘323和基板焊盘313位于同一平面，并能将指纹识别芯片320与PCB基板310固定在一起即可，因此对第二填充物332的具体位置也不做限定，本实施例以第二填充物332在第四平面322的下方为例进行举例说明。
本实施例以第一填充物331和第二填充物332为同一种物质为例进行举例说明，比如为同一种填充胶。该填充胶可以为环氧树脂、硅胶、电子灌封黑胶或其他合适的聚合物材料。具体的可以采用转塑工艺填入该填充胶。
另外，从PCB基板310的第二表面312填入第一填充物331和第二填充物332，是为了避免从第一表面311填入填充物对指纹识别芯片表面造成损伤与污染，在实际应用中，也可以从PCB基板310的第一表面311填入第一填充物331和第二填充物332。
参考图7，将芯片焊盘323和基板焊盘313通过焊锡350形成电连接。
由于芯片焊盘323和基板焊盘313之间存在连续的平面区域，可以将焊料涂布在芯片焊盘323和基板焊盘313之间的连续平面区域内，按照特定的温度曲线对其进行回流，其合金成分冷却凝固后在待连接焊盘间实现冶金连接。焊接所使用的焊料可以为导热胶、导电型银浆、锡膏和锡金合金等熔点较低的焊料，本实施例仅以锡膏为例进行举例说明。
参考图8，在第一表面311和第三表面321形成塑封层340。
在基板310的第一表面311和指纹识别芯片320的第三表面321形成塑封层340，对器件进行保护。塑封层340的材料为聚合物材料，该聚合物材料具有良好的延展性、柔韧性和覆盖能力，该聚合物材料可以为环氧树脂、聚酰亚胺树脂、聚苯并恶唑树脂或者其他合适的聚合物材料。形成塑封层340使用的工艺可以为注塑工艺。
综上，本实施例通过对PCB基板310进行开孔，将指纹识别芯片320嵌入孔中，使得芯片焊盘323和基板焊盘313位于同一平面，从而可以将芯片焊盘323和基板焊盘313通过锡膏进行焊接形成电连接，降低了成本，并解决了打线占用空间大的问题。
相应的，本发明实施例还提供一种采用图3至图8所示方法得到的指纹识别芯片的封装结构，请继续参考图8，包括：
PCB基板310，PCB基板310中开有通孔，PCB基板310具有第一表面311和第二表面312，第一表面311和第二表面312相对，第一表面311具有若干基板焊盘313；
耦合于PCB基板310的指纹识别芯片320，指纹识别芯片320固定于PCB基板310的通孔中，指纹识别芯片320具有第三表面321和第四表面322，第四表面322与第三表面321相对，第三表面321与第一表面311在同一平面内，第三表面321包括感应区，第三表面具有若干芯片焊盘323；
通孔中的第一填充物331，第四平面322下方的第二填充物332，位于第一表面311和第三表面321的塑封层340。
下面将对上述结构进行详细说明。
本实施例中的基板为硬性基板，该硬性基板可以为PCB基板、玻璃基板、金属基板、半导体基板或聚合物基板。在其他实施例中，该基板110还可以为软性基板。本实施例中仅以常用的PCB基板为例进行说明。第一表面311具有若干基板焊盘313和布线层，布线层与基板焊盘313连接，布线层的具体形式此处不做具体限定。
PCB基板310中的通孔可以为任意形状，也可以为任意个数，此处不做具体限定。并且，在实际应用中，PCB基板中的孔也可以为盲孔，只要可以使得指纹识别芯片嵌入孔内之后，可以调整使得芯片焊盘与基板焊盘位于同一平面即可，此处不做具体限定。
第一填充物331用于填平第三表面321和第一表面311之间的空隙，第一填充物331的材料可以为固体，也可以为胶体，只要可以使得当焊料涂布在芯片焊盘323和基板焊盘313之间的区域并经回流焊后，仍然可以在芯片焊盘323和基板焊盘313之间形成连续的导电通路即可。
第二填充物332用于调整指纹识别芯片320的位置并将其固定于PCB基板310中。第二填充物332可以为固体，也可以为胶体，只要可以调整指纹识别芯片320的位置，使得芯片焊盘323和基板焊盘313位于同一平面，并能将指纹识别芯片320与PCB基板310固定在一起即可，因此对第二填充物332的具体位置也不做限定，本实施例以第二填充物332在第四平面322的下方为例进行举例说明。
本实施例以第一填充物331和第二填充物332为同一种物质为例进行说明，比如为同一种填充胶。该填充胶可以为环氧树脂、硅胶、电子灌封黑胶或其他合适的聚合物材料。
由于芯片焊盘323和基板焊盘313之间存在连续的平面区域，因此可以通过将芯片焊盘323和基板焊盘313通过焊锡形成电连接，实现PCB基板310和指纹识别芯片320之间的耦合。焊接所使用的焊料可以为导热胶、导电型银浆、锡膏和锡金合金等熔点较低的焊料，本实施例仅以锡膏为例进行举例说明。
塑封层340的材料为聚合物材料，该聚合物材料具有良好的延展性、柔韧性和覆盖能力，该聚合物材料可以为环氧树脂、聚酰亚胺树脂、聚苯并恶唑树脂或者其他合适的聚合物材料。
在多芯片指纹识别方案中，参考图3至图8所示封装方法，不难得到指纹识别芯片的多芯片封装结构，请参考图9与图10。
图9是一孔一芯的封装结构，即基板的一个孔中最多嵌入一个指纹识别芯片，包括：
基板910，基板910中设有多个孔，本实施例以四个孔为例。每个孔中嵌有一个指纹识别芯片920，并且基板910和指纹识别芯片920相耦合。基板910的每个孔中填有填充物930，填充物930用于填平基板910和指纹识别芯片920之间的空隙。基板910的焊盘911和指纹识别芯片920的焊盘921在同一平面，二者之间通过焊锡940形成电连接。每个指纹识别芯片的封装结构详见图8对应的封装结构实施例，此处不再赘述。
图10是一孔多芯的封装结构，即基板的一个孔中嵌入多个指纹识别芯片，包括：
基板1010，基板1010中设有一个孔。该孔中嵌有多个指纹识别芯片1020，本实施例以四个孔为例，并且基板1010和指纹识别芯片1020相耦合，指纹识别芯片1020之间相耦合。基板1010的孔中填有填充物1030，填充物1030用于填平基板1010和指纹识别芯片1020之间的空隙。基板1010的焊盘1011和指纹识别芯片1020的焊盘1021在同一平面，二者之间通过焊锡1040形成电连接。本实施例的封装结构和图9所示实施例的封装结构相比，区别在于将多个指纹识别芯片1020嵌入基板1010的同一个孔中，指纹识别芯片1020之间可以直接用焊锡耦合在一起，优点在于，进一步节约了封装空间。每个指纹识别芯片的封装结构详见图8对应的封装结构实施例，此处不再赘述。
在多芯片指纹识别方案的实际应用中，还可以综合图8所示封装结构、图9所示封装结构和图10所示封装结构，此处不做限定。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (17)
1.一种指纹识别芯片的封装方法，其特征在于，包括：
提供基板；
对所述基板进行开孔得到目标孔；
将指纹识别芯片固定于所述目标孔中，使得所述指纹识别芯片的第三表面与所述基板的第一表面朝向同一方向，且所述第三表面和所述第一表面在同一平面，所述第三表面具有感应区和芯片焊盘；
将基板焊盘与所述芯片焊盘进行焊接形成电连接，所述基板焊盘位于所述基板的第一表面；
对所述指纹识别芯片进行塑封。
2.根据权利要求1所述的指纹识别芯片的封装方法，其特征在于，所述目标孔为通孔和/或盲孔。
3.根据权利要求1所述的指纹识别芯片的封装方法，其特征在于，若所述基板焊盘和所述芯片焊盘之间的区域不连续，在所述对所述基板进行开孔得到目标孔之后，将基板焊盘与所述芯片焊盘进行焊接形成电连接之前，所述方法还包括：
向所述目标孔中填入第一填充物，使得所述基板焊盘和所述芯片焊盘之间形成连续通路。
4.根据权利要求1所述的指纹识别芯片的封装方法，其特征在于，若所述目标孔为通孔，所述将指纹识别芯片固定于所述目标孔中包括：
将所述指纹识别芯片嵌入所述目标孔中；
从所述基板的第二表面填入第二填充物，使得所述指纹识别芯片与所述基板相固定，所述第二填充物填平所述第一表面和所述第三表面之间的空隙，所述第二表面与所述第一表面相对。
5.根据权利要求4所述的指纹识别芯片的封装方法，其特征在于，所述第二填充物为环氧树脂、硅胶或者黑胶。
6.根据权利要求1至5中任一项所述的指纹识别芯片的封装方法，其特征在于，所述将基板焊盘与所述芯片焊盘进行焊接形成电连接包括：
将所述基板焊盘与所述芯片焊盘通过焊锡焊接形成电连接。
7.根据权利要求1至5中任一项所述的指纹识别芯片的封装方法，其特征在于，所述目标孔为一个或多个。
8.根据权利要求1至5中任一项所述的指纹识别芯片的封装方法，其特征在于，所述指纹识别芯片为一个或多个；
若所述指纹识别芯片为多个，所述指纹识别芯片之间通过焊锡直接连接。
9.根据权利要求1至5中任一项所述的指纹识别芯片的封装方法，其特征在于，所述对所述指纹识别芯片进行塑封包括：
在所述第一表面和所述第三表面形成塑封层。
10.一种指纹识别芯片的封装结构，其特征在于，包括：
基板，所述基板具有目标孔；
固定于所述目标孔中的指纹识别芯片，所述指纹识别芯片的第三表面与所述基板的第一表面朝向同一方向，且所述第三表面和所述第一表面在同一平面，所述第三表面具有感应区和芯片焊盘，所述芯片焊盘与基板焊盘通过焊接存在电连接，所述基板焊盘位于所述基板的第一表面；
位于所述指纹识别芯片表面的塑封层。
11.根据权利要求10所述的指纹识别芯片的封装结构，其特征在于，所述目标孔为通孔和/或盲孔。
12.根据权利要求10所述的指纹识别芯片的封装结构，其特征在于，所述目标孔中填有第一填充物，所述第一填充物用以在所述基板焊盘和所述芯片焊盘之间形成连续通路。
13.根据权利要求10所述的指纹识别芯片的封装结构，其特征在于，所述目标孔为通孔，所述目标孔内和所述基板的第二表面填有第二填充物，所述第二填充物用以将所述指纹识别芯片与所述基板相固定，并填平所述第一表面和所述第三表面之间的空隙，所述第二表面与所述第一表面相对。
14.根据权利要求13所述的指纹识别芯片的封装结构，其特征在于，所述第二填充物为环氧树脂、硅胶或者黑胶。
15.根据权利要求10至14中任一项所述的指纹识别芯片的封装结构，其特征在于，所述基板焊盘与所述芯片焊盘通过焊锡形成电连接。
16.根据权利要求10至14中任一项所述的指纹识别芯片的封装结构，其特征在于，所述目标孔为一个或多个。
17.根据权利要求10至14中任一项所述的指纹识别芯片的封装结构，其特征在于，所述指纹识别芯片为一个或多个；
若所述指纹识别芯片为多个，所述指纹识别芯片之间通过焊锡直接连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610157255.8A CN105789064A (zh) | 2016-03-18 | 2016-03-18 | 指纹识别芯片的封装方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610157255.8A CN105789064A (zh) | 2016-03-18 | 2016-03-18 | 指纹识别芯片的封装方法及封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105789064A true CN105789064A (zh) | 2016-07-20 |
Family
ID=56393022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610157255.8A Pending CN105789064A (zh) | 2016-03-18 | 2016-03-18 | 指纹识别芯片的封装方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105789064A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106843608A (zh) * | 2016-12-13 | 2017-06-13 | 成都艾德沃传感技术有限公司 | 一种触摸屏玻璃加工方法 |
| CN106872532A (zh) * | 2017-04-13 | 2017-06-20 | 苏州迈姆斯传感技术有限公司 | 一种贴片式半导体气体传感器 |
| CN107481992A (zh) * | 2017-09-06 | 2017-12-15 | 中芯长电半导体（江阴）有限公司 | 指纹识别芯片的封装结构及封装方法 |
| CN107644845A (zh) * | 2017-09-06 | 2018-01-30 | 中芯长电半导体（江阴）有限公司 | 指纹识别芯片的封装结构及封装方法 |
| CN110890340A (zh) * | 2018-09-11 | 2020-03-17 | 株式会社东芝 | 半导体装置及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003166961A (ja) * | 2001-12-03 | 2003-06-13 | Glory Ltd | 凹凸パターン検出センサ |
| CN101350344A (zh) * | 2007-07-19 | 2009-01-21 | 东部高科股份有限公司 | 半导体器件封装及其制造方法 |
| CN102956468A (zh) * | 2011-08-25 | 2013-03-06 | 英特尔移动通信有限责任公司 | 半导体器件以及包括研磨步骤的制造半导体器件的方法 |
| CN104576562A (zh) * | 2014-12-23 | 2015-04-29 | 宁波芯健半导体有限公司 | 指纹识别芯片封装结构 |
| CN204424252U (zh) * | 2015-03-27 | 2015-06-24 | 蔡亲佳 | 半导体芯片的包埋式板级封装结构 |
| CN104978552A (zh) * | 2014-04-08 | 2015-10-14 | 南昌欧菲生物识别技术有限公司 | 指纹识别装置及包含其的电子设备 |
-
2016
- 2016-03-18 CN CN201610157255.8A patent/CN105789064A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003166961A (ja) * | 2001-12-03 | 2003-06-13 | Glory Ltd | 凹凸パターン検出センサ |
| CN101350344A (zh) * | 2007-07-19 | 2009-01-21 | 东部高科股份有限公司 | 半导体器件封装及其制造方法 |
| CN102956468A (zh) * | 2011-08-25 | 2013-03-06 | 英特尔移动通信有限责任公司 | 半导体器件以及包括研磨步骤的制造半导体器件的方法 |
| CN104978552A (zh) * | 2014-04-08 | 2015-10-14 | 南昌欧菲生物识别技术有限公司 | 指纹识别装置及包含其的电子设备 |
| CN104576562A (zh) * | 2014-12-23 | 2015-04-29 | 宁波芯健半导体有限公司 | 指纹识别芯片封装结构 |
| CN204424252U (zh) * | 2015-03-27 | 2015-06-24 | 蔡亲佳 | 半导体芯片的包埋式板级封装结构 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106843608A (zh) * | 2016-12-13 | 2017-06-13 | 成都艾德沃传感技术有限公司 | 一种触摸屏玻璃加工方法 |
| CN106872532A (zh) * | 2017-04-13 | 2017-06-20 | 苏州迈姆斯传感技术有限公司 | 一种贴片式半导体气体传感器 |
| CN107481992A (zh) * | 2017-09-06 | 2017-12-15 | 中芯长电半导体（江阴）有限公司 | 指纹识别芯片的封装结构及封装方法 |
| CN107644845A (zh) * | 2017-09-06 | 2018-01-30 | 中芯长电半导体（江阴）有限公司 | 指纹识别芯片的封装结构及封装方法 |
| CN110890340A (zh) * | 2018-09-11 | 2020-03-17 | 株式会社东芝 | 半导体装置及其制造方法 |
| CN110890340B (zh) * | 2018-09-11 | 2023-10-27 | 株式会社东芝 | 半导体装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10128214B2 (en) | Substrate and the method to fabricate thereof | |
| CN108352355B (zh) | 具有预模制双引线框的半导体系统 | |
| JP5383621B2 (ja) | パワー半導体装置 | |
| CN105789064A (zh) | 指纹识别芯片的封装方法及封装结构 | |
| JP5341337B2 (ja) | 半導体装置及びその製造方法 | |
| KR101737428B1 (ko) | 와이어 본드를 이용한 가요성 전자 시스템 | |
| JP4614586B2 (ja) | 混成集積回路装置の製造方法 | |
| CN101145545A (zh) | 包括元件安装表面被树脂层涂覆的布线基板的半导体装置 | |
| CN102449760A (zh) | 具有阻抗控制接合线和导电参考元件的微电子组件 | |
| US8022558B2 (en) | Semiconductor package with ribbon with metal layers | |
| CN100474582C (zh) | 混合集成电路装置及其制造方法 | |
| CN104795380A (zh) | 一种三维封装结构 | |
| CN105845638B (zh) | 电子封装结构 | |
| WO2018202040A1 (zh) | 嵌入式基板及其制造方法 | |
| US20240213203A1 (en) | Chip package structure, production method for chip package structure, and electronic device | |
| US6617200B2 (en) | System and method for fabricating a semiconductor device | |
| JP2002026067A (ja) | 半導体装置及びその実装方法 | |
| CN102412225A (zh) | Bga半导体封装及其制造方法 | |
| JP3695458B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
| CN101866889A (zh) | 无基板芯片封装及其制造方法 | |
| JP2008198916A (ja) | 半導体装置及びその製造方法 | |
| US9633923B2 (en) | Electronic device module and manufacturing method thereof | |
| CN105552044A (zh) | 表面安装型电阻桥的封装结构和封装工艺 | |
| CN101625986A (zh) | 芯片封装结构制程 | |
| CN100552946C (zh) | 电子封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160720 |
|
| RJ01 | Rejection of invention patent application after publication |