CN101625986A - 芯片封装结构制程 - Google Patents

芯片封装结构制程 Download PDF

Info

Publication number
CN101625986A
CN101625986A CN200810214683A CN200810214683A CN101625986A CN 101625986 A CN101625986 A CN 101625986A CN 200810214683 A CN200810214683 A CN 200810214683A CN 200810214683 A CN200810214683 A CN 200810214683A CN 101625986 A CN101625986 A CN 101625986A
Authority
CN
China
Prior art keywords
adhesion coating
substrate
chip
rank
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810214683A
Other languages
English (en)
Other versions
CN101625986B (zh
Inventor
沈更新
王伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/169,120 external-priority patent/US7749806B2/en
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Publication of CN101625986A publication Critical patent/CN101625986A/zh
Application granted granted Critical
Publication of CN101625986B publication Critical patent/CN101625986B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明揭示一种可靠度获得提升的芯片封装结构制程。首先，提供一具有多个第一焊垫的第一基板及一具有多个第二焊垫的第二基板，并在第一基板的这些第一焊垫上形成多个凸块。在第一基板上形成一第一二阶粘着层并将其B阶化以形成一第一B阶粘着层。在第二基板上形成一第二二阶粘着层，并将其B阶化以形成一第二B阶粘着层。接着，透过第一B阶粘着层与第二B阶粘着层结合第一基板与第二基板，以使得各第一焊垫分别透过其中一凸块与对应的第二焊垫电性连接。

Description

芯片封装结构制程
技术领域
本发明是有关于一种芯片封装结构制程，且特别是有关于一种利用至少二种B阶粘着层以结合基底的的芯片封装结构制程。
背景技术
随着集成电路的输入/输出接点的增多，芯片封装技术变得越来越多样化。这归因于覆晶(Flip Chip)互连技术极小化芯片封装尺寸并减少信号传输路径等的事实。应用覆晶互连技术的最常用的芯片封装结构包括诸如覆晶球栅格阵列(Flip Chip Ball Grid Array)及覆晶针脚栅格阵列(Flip Chip Pin Grid Array)等芯片封装结构。
覆晶互连技术采用这样一种方法，即通过在芯片的有源表面上设置多个焊垫，并在这些焊垫上分别形成多个凸块，来界定区域阵列。接着，将芯片翻覆，以分别连接芯片的焊接凸块与设置在诸如电路基板的承载器上的多个接触垫。因此，芯片通过凸块电性连接并机械连接至承载器。另外，芯片可通过承载器的内部电路电性连接至外部电子装置。通常，凸块具有若干种类型，例如焊料凸块、金凸块、铜凸块、导电高分子凸块、高分子凸块等。
图1为具有高分子凸块的芯片封装结构的剖面示意图。请参考图1，芯片封装结构100包括第一基板110、多个高分子凸块120、芯片130与焊料140。第一基板110具有表面110a，在表面110a上设置有多个接触垫112。芯片130具有有源表面130a，在有源表面130a上设置有多个焊垫132。由具有导电特性的高分子材料制成的高分子凸块120分别设置在接触垫112与焊垫132之间，以电性连接基板110与芯片130。由于高分子凸块120并不附着于接触垫112，因此需要焊料140来将高分子凸块120固定在基板110上。焊料140的表面A附着于接触垫112，且其表面B附着于高分子凸块120。因此，当芯片封装结构受到外力或热应力(未图示)的作用时，焊料140会由接触垫112上脱离，且高分子凸块120将不再电性连接至接触垫112。显然地，芯片封装结构100的可靠度较低。
发明内容
本发明提供一种可靠度获得提升的芯片封装结构制程。
本发明提出一种芯片封装结构制程。首先，提供一具有多个第一焊垫的第一基板及一具有多个第二焊垫的第二基板，并在第一基板的这些第一焊垫上形成多个凸块。在第一基板上形成一第一二阶粘着层并将其B阶化(如预固化或部分固化)以形成一第一B阶粘着层。在第二基板上形成一第二二阶粘着层并将其B阶化以形成一第二B阶粘着层。接着，透过第一B阶粘着层与第二B阶粘着层结合第一基板与第二基板，以使得各第一焊垫分别透过其中一凸块与对应的第二焊垫电性连接。B阶化第一二阶粘着层与第二二阶粘着层的方法包括加热(热固化)或紫外线固化。
在本发明的一实施例中，上述的第一基板与第二基板皆为芯片。
在本发明的一实施例中，上述的第一基板为一承载器且第二基板为一芯片。
在本发明的一实施例中，上述的第一基板为一芯片且第二基板为一承载器。
在本发明的一实施例中，上述的凸块为由打线制程形成的结线凸块或由电镀制程形成的电镀凸块。这些凸块为金凸块、铜凸块或焊锡凸块。
在本发明的一实施例中，上述的第一二阶粘着层是由网板印刷、刷涂、喷涂、旋涂或浸渍形成。
在本发明的一实施例中，上述的第二二阶粘着层是由网板印刷、刷涂、喷涂、旋涂或浸渍形成。
在本发明的一实施例中，形成第一B阶粘着层的方法包括形成多个第一二阶粘着块以围住这些凸块，以及B阶化(如预固化或部分固化)这些第一二阶粘着块以形成多个第一B阶粘着块。
在本发明的一实施例中，形成第二B阶粘着层的方法包括在这些第二焊垫上形成多个第二二阶粘着块，以及B阶化这些第二二阶粘着块以形成多个第二B阶粘着块。
在本发明的一实施例中，上述的各第二B阶粘着块为一具有一开口的中空块状体以分别暴露出其中一第二焊垫。在另一可行的实施例中，当第二B阶粘着块为导电或非导电，第一B阶粘着层为导电。在另一实施例中，当第二B阶粘着块为导电或非导电，第一B阶粘着层为非导电。一些导电粒子(如银粒子、铜粒子及金粒子)被掺杂于第一B阶粘着层或第二B阶粘着层以使第一B阶粘着层或第二B阶粘着层能导电。
在本发明的一实施例中，上述的第二二阶粘着层完全地形成于第二基板上，且形成第一B阶粘着层的方法包括形成多个第一二阶粘着块以围住这些凸块，以及B阶化这些第一二阶粘着块以形成多个第一B阶粘着块。
在本发明的一实施例中，除了这些凸块所占的面积，第一二阶粘着层完全地形成于第一基板，且形成第二B阶粘着层的方法包括在这些第二焊垫上形成多个第二二阶粘着块，以及B阶化这些第二二阶粘着块以形成多个第二B阶粘着块。
在本发明的一实施例中，上述的第一B阶粘着层的构成成份实质上等同于第二B阶粘着层的构成成份。此外，第一B阶粘着层的玻璃转换温度(Tg)例如是高于、等于或低于第二B阶粘着层的玻璃转换温度。
在本发明的一实施例中，上述的第一二阶粘着层与第二二阶粘着层相继地被B阶化以形成第一B阶粘着层与第二B阶粘着层。
在本发明的一实施例中，上述的第一二阶粘着层与第二二阶粘着层同时地被B阶化以形成第一B阶粘着层与第二B阶粘着层。
在本发明的芯片封装结构制程中，第一B阶粘着层与第二B阶粘着层分别形成于第一基板与第二基板之上，以使得设置于第一基板与第二基板之间的凸块能够被包覆。当一外力或热应力作用于芯片封装结构时，第一B阶粘着层与第二B阶粘着层可分别提供支撑及保护，并防止凸块的损坏，以使得芯片封装结构的可靠度获得进一步的提高。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1为具有高分子凸块的芯片封装结构的剖面示意图。
图2A及图2B为本发明的一实施例的芯片封装结构的剖面示意图。
图3A至图3D为本发明的另一实施例的芯片封装结构的剖面示意图。
图4为本发明的一实施例的堆叠型芯片封装结构的剖面示意图。
图5至图7为本发明的多个实施例的堆叠型芯片封装结构的剖面示意图。
图8A至图8D为图2A的芯片封装结构200制程的剖面示意图。
图9及图10为本发明的另一实施例的第一基板与第二基板的剖面示意图。
图11及图12为本发明的又一实施例的第一基板与第二基板的剖面示意图。
主要元件符号说明：
100：芯片封装结构
110：第一基板
110a：表面
112：接触垫
120：高分子凸块
130：芯片
130a：有源表面
132：焊垫
140：焊料
200：芯片封装结构
200’：芯片封装结构
200”：芯片封装结构
200’”：芯片封装结构
210：第一基板
210’：第一芯片
212：第一焊垫
214：线焊垫
220：第二基板
220’：第二芯片
222：第二焊垫
230：凸块
230a：结线凸块
230b：电镀凸块
240：粘着材料
240a：第一B阶粘着层
240a’：第一B阶粘着块
240b：第二B阶粘着层
240b’：第二B阶粘着块
310：基板
312：焊垫
320：凸块
320a：结线凸块
330：粘着材料
330a：热固性粘着块
340：具有B阶特性的粘着块
400：堆叠型芯片封装结构
400b：堆叠型芯片封装结构
400c：堆叠型芯片封装结构
410：承载器
420：焊线
430：粘着层
A：表面
A’：开口
B：表面
D1：尺寸
D2：尺寸
S1：表面
S2：表面
X1：第一二阶粘着层
X2：第二二阶粘着层
具体实施方式
图2A及图2B为本发明的一实施例的芯片封装结构的剖面示意图。请参考图2A及图2B，本发明的芯片封装结构200包括一第一基板210、一第二基板220、多个凸块230a(绘示于图2A)或230b(绘示于图2B)、一第一B阶粘着层240a及一第二B阶粘着层240b。第一基板210具有多个第一焊垫212。第二基板220具有多个第二焊垫222且第二基板220设置于第一基板210的上方。凸块230a、230b设置于第一基板210与第二基板220之间，其中各第一焊垫212分别透过其中一凸块230a、230b与对应的第二焊垫222电性连接。第一B阶粘着层240a粘着于第一基板210上。第二B阶粘着层240b粘着于第一B阶粘着层240a与第二基板220之间，其中第一B阶粘着层240a与第二B阶粘着层240b包覆凸块230a、230b。此外，第一B阶粘着层240a的构成成份可实质上等同于第二B阶粘着层240b的构成成份。如图2A及图2B所示，第一B阶粘着层240a粘着于第一基板210的表面S1上且第二B阶粘着层240b粘着于第二基板220的表面S2上。值得注意的是，本发明利用第一B阶粘着层240a与第二B阶粘着层240b加强第一基板210及第二基板220之间的粘着性，并可分别提供支撑及保护，以防止凸块损坏，使得芯片封装结构的可靠度可被提高。
如图2A及图2B所示，在本实施例中，第一B阶粘着层240a的厚度实质上等于第二B阶粘着层240b的厚度。然而，基于实际设计需求，第一B阶粘着层240a的厚度也可不同于第二B阶粘着层240b的厚度。
第一基板210包括多个设置于其具有的表面S1上的多个焊垫212。第二基板220设置于第一基板210的上方且亦包括多个设置于其具有的表面S2上的多个焊垫222。根据本实施例，第一基板210与第二基板220可皆为芯片。在本发明的另一实施例中，第一基板210与第二基板220其中之一者为芯片。在本发明中，第一基板210与第二基板220的型式不被限定。凸块230a、230b设置于第一焊垫212与第二焊垫222之间。特别的是，各凸块230a、230b的上端与第二焊垫222接触且各凸块230a、230b的下端与第一焊垫212接触。
在本实施例中，凸块为结线凸块230a(如图2A所示)，且结线凸块230a可为金结线凸块或铜结线凸块。在本发明的另一实施例中，凸块可为电镀凸块230b(如图2B所示)。电镀凸块230b可为金凸块、铜凸块、焊锡凸块或其他导电凸块。各结线凸块230a或各电镀凸块230b被一粘着块240a’、240b’包覆。
根据本实施例，第一B阶粘着层240a包括多个第一B阶粘着块240a’，且第二B阶粘着层240b包括多个第二B阶粘着块240b’，其中第一B阶粘着块240a’粘着于第一基板210的表面S1上且第二B阶粘着块240b’粘着于第二基板210的表面S2上。在本实施例中，当第二B阶粘着块240a’为导电或非导电，第一B阶粘着块240a’为导电或非导电。由于第一B阶粘着块240a’彼此之间为电性绝缘且第二B阶粘着块240b’彼此之间为电性绝缘，故即使第一B阶粘着块240a’与第二B阶粘着块240b’皆为导电，仍可防止凸块230a、230b之间的短路。
在本实施例中，第一B阶粘着层240a与第二B阶粘着层240b可为ABLESTIK的8008或8008HT，且其玻璃转换温度大约介于摄氏八十度与摄氏三百度之间。此外，第一B阶粘着层240a与第二B阶粘着层240b亦可为ABLESTIK的6200、6201、6202C或HITACHI Chemical CO.，Ltd.提供的SA-200-6、SA-200-10，且其玻璃转换温度大约介于摄氏负四十度与摄氏一百五十度之间。第一B阶粘着层240a的玻璃转换温度可大于、等于或小于第二B阶粘着层240b的玻璃转换温度。此外，例如可将一些导电粒子(如银粒子、铜粒子及金粒子)掺杂于第一B阶粘着层240a与第二B阶粘着层240b中以增加导电性。
图3A至图3D为本发明的另一实施例的芯片封装结构的剖面示意图。请参考图3A及图3B，除了第一B阶粘着层240a与第二B阶粘着层240b完全地填满凸块230之间的空隙之外，本实施例的芯片封装结构200’与图2A及图2B的芯片封装结构200是相似的。特别的是，第一B阶粘着层240a与第二B阶粘着层240b皆为非导电以防止凸块230之间的短路。
请参考图3C，除了第一B阶粘着层240a的尺寸D1与第二B阶粘着层240b的尺寸D2不同之外，本实施例的芯片封装结构200”与图3A的芯片封装结构200’是相似的。如图3C所示，第一B阶粘着层240a的尺寸D1小于第二B阶粘着层240b的尺寸D2，以使得第一基板210一部分的面积不会被第一B阶粘着层240a所覆盖并暴露于外。除了凸块230所占的面积之外，第二B阶粘着层240b完全地覆盖第二基板220的表面S2，且第一B阶粘着层240a使第一基板210的表面S1(周围的区域)暴露于外。
请参考图3D，除了第一B阶粘着层240a包括多个第一B阶粘着块240a’之外，本实施例的芯片封装结构200’”与图3C的芯片封装结构200”是相似的。
图4为本发明的一实施例的堆叠型芯片封装结构的剖面示意图。请参考图4，堆叠型芯片封装结构400包括一承载器410、一第一芯片210’、一第二芯片220’、多个凸块230、一第一B阶粘着层240a、一第二B阶粘着层240b及多条焊线420。第一芯片210’、第二芯片220’、凸块230、第一B阶粘着块240a’、第二B阶粘着块240b’的排列方式实质上与图2A或图2B的排列方式相同。在本实施例中，第一芯片210’借由一粘着层430(如环氧树脂、银胶、粘晶胶膜(DAF)等等)与承载器410结合且透过焊线420与承载器410电性连接。特别的是，第一芯片210’具有透过焊线420与承载器410电性连接的线焊垫214。承载器410例如是印刷电路板。印刷电路板可为FR4、FR5、BT、PI电路基板。
图5至图7为本发明的多个实施例的堆叠型芯片封装结构的剖面示意图。请参考图5，堆叠型芯片封装结构400a包括一承载器410、一第一芯片210’、一第二芯片220’、多个凸块230、一第一B阶粘着层240a、一第二B阶粘着层240b及多条焊线420。第一芯片210’、第二芯片220’、凸块230、第一B阶粘着层240a及第二B阶粘着层240b的排列方式实质上与图3A或图3B的排列方式相同。第一芯片210’借由一粘着层430(如环氧树脂、银胶、粘晶胶膜等等)与承载器410结合且透过焊线420与承载器410电性连接。承载器410例如是印刷电路板。印刷电路板可为FR4、FR5、BT、PI电路基板。特别的是，第一芯片210’具有透过焊线420与承载器410电性连接的线焊垫214。连接于线焊垫214的焊线420的一端被第一B阶粘着层240a包覆，借以提供支撑及保护作用。
请参考图6及图7，在堆叠型芯片封装结构400b与400c中，第一芯片210’、第二芯片220’、凸块230、第一B阶粘着层240a及第二B阶粘着层240b的排列方式亦可与图3C及图3D的前述实施例相同或相似。如图6及图7所示，第一芯片210’的线焊垫214不会被第一B阶粘着层240a或第一B阶粘着块240a’覆盖并且暴露于外，以使得焊线420不会被第一B阶粘着层240a或第一B阶粘着块240a’所包覆。
以下说明图2A的芯片封装结构200的制程。值得注意的是，图3A及图3B的芯片封装结构200’的制程相似于在图8A至图8D中所揭露的制程。因此，省略有关于如图3A及图3B所示的芯片封装结构200’的制程的说明。
图8A至图8D为图2A的芯片封装结构200制程的剖面示意图。请参考图8A，提供一具有多个第一焊垫212的第一基板210与一具有多个第二焊垫222的第二基板220，并在第一基板210的第一焊垫212上形成多个凸块230。在本实施例中，凸块230为由打线机形成的结线凸块且相似于如图2A所示的凸块230a。在另一实施例中，凸块230为由电镀制程形成的电镀凸块且相似于如图2B所示的凸块230b。
在本实施例中，第一基板210为一例如为印刷电路板的承载器，且第二基板220为一芯片。印刷电路板可为FR4、FR5、BT、PI电路基板。在本发明的另一实施例中，第一基板210与第二基板220可皆为芯片。在本发明的又一实施例中，第一基板210可为一芯片且第二基板220可为一承载器。
请参考图8B及图8C，在第一基板210上形成一第一二阶粘着层X1并将其B阶化(如预固化或部分固化)以形成一第一B阶粘着层240a。在第二基板220上形成一第二二阶粘着层X2并将其B阶固化以形成一第二B阶粘着层240b。特别的是，第一二阶粘着层X1与第二二阶粘着层X2可相继地被B阶化。当然，第一二阶粘着层X1与第二二阶粘着层X2可同时地被B阶化。由于第一二阶粘着层X1与第二二阶粘着层X2是由具有二阶性质的热固性粘着材料制造而成，故第一B阶粘着层240a与第二B阶粘着层240b在第一二阶粘着层X1与第二二阶粘着层X2被B阶化之后形成。在本实施例中，具有二阶性质的热固化粘着材料可为聚乙酰胺、聚奎宁、苯并环丁烯或诸如此类。特别的是，第一B阶粘着层240a与第二B阶粘着层240b可为ABLESTIK的8008或8008HT，且其玻璃转换温度大约介于摄氏八十度与摄氏三百度之间。此外，第一B阶粘着层240a与第二B阶粘着层240b可为ABLESTIK的6200、6201、6202C或HITACHI Chemical CO.，Ltd.提供的SA-200-6、SA-200-10，且其玻璃转换温度大约介于摄氏负四十度与摄氏一百五十度之间。第一B阶粘着层240a的玻璃转换温度较佳是高于、等于或低于第二B阶粘着层240b的玻璃转换温度。此外，例如可将一些导电粒子(如银粒子、铜粒子及金粒子)掺杂于第一B阶粘着层240a与第二B阶粘着层240b中以增加导电性。
除此之外，具有二阶性质的热固性粘着材料可为导电或非导电，且其可由网板印刷、刷涂、喷涂、旋涂或浸渍形成。在此步骤中，具有二阶性质的热固性粘着材料可为液态或胶质以易于散布在第一基板210与第二基板220之上。本发明不限制热固性粘着材料的类型。
请参考图8D，在形成第一B阶粘着层240a与第二B阶粘着层240b之后，第一基板210与第二基板220透过第一B阶粘着层240a与第二B阶粘着层240b相结合，以使得各第一焊垫212分别透过其中一凸块230与对应的第二焊垫222电性连接。特别的是，第一B阶粘着层240a与第二B阶粘着层240b借再固化而相结合。在第一B阶粘着层240a与第二B阶粘着层240b完全固化之后，若必要则进行一后固化程序。
为了确保第一基板210与第二基板220之间的电性连接，应该谨慎地控制第一B阶粘着层240a的厚度与第二B阶粘着层240b的厚度，以使得凸块230能够穿过第二B阶粘着层240b并连接于第二基板220的第二焊垫222。在本实施例中，第一B阶粘着层240a的厚度实质上等于第二B阶粘着层240b的厚度。然而，基于实际设计需求，第一B阶粘着层240a的厚度亦可不同于第二B阶粘着层240b的厚度。
根据本实施例，形成第一B阶粘着层240a的方法包括形成多个第一二阶粘着块以围住凸块230以及B阶化第一二阶粘着块以形成多个第一B阶粘着块240a’。此外，形成第二B阶粘着层240b的方法包括在第二焊垫222之上形成多个第二二阶粘着块以及B阶化第二二阶粘着块以形成多个第二B阶粘着块240b’。然而，如图9所示，可形成第一B阶粘着层240a以完全填满凸块230间的空隙，且除了凸块230所占的面积之外，第二B阶粘着层240b会完全覆盖第二基板210的表面S2。
图10为本发明的另一实施例的第一基板与第二基板的剖面示意图。在本实施例中，各第二B阶粘着块240b’为一具有开口A’的中空块状体以分别暴露出一第二基板220的第二焊垫222。特别的是，当第二B阶粘着块240b’为导电或非导电，第一B阶粘着块240a’为导电。在另一实施例中，当第二B阶粘着块240b’为导电或非导电，第一B阶粘着块240a’为非导电。
可以其他方法形成第一B阶粘着层240a与第二B阶粘着层240b。本发明不限制第一B阶粘着层240a与第二B阶粘着层240b的样式。两种制程说明如下。
图11和图12为本发明的又一实施例的第一基板与第二基板的剖面示意图。请参考图11，在本实施例中，在第二基板220上完全地形成第二二阶粘着层X2。此外，形成具有多个第一二阶粘着块的第一二阶粘着层X1以围住凸块230。接着，借由加热固化或紫外线固化以B阶化第一二阶粘着层X1与第二二阶粘着层X2。
请参考图12，在本发明的另一实施例中，除了凸块230所占的面积之外，第一二阶粘着层X1完全覆盖第一基板210。此外，在第二基板220的第二焊垫222上形成具有多个第二二阶粘着块的第二二阶粘着层X2。接着，借由加热固化或紫外线固化以B阶化第一二阶粘着层X1与第二二阶粘着层X2。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (14)

1.一种芯片封装结构制程，包括：
提供一具有多个第一焊垫的第一基板；
提供一具有多个第二焊垫的第二基板；
于该第一基板具有的该第一焊垫上形成多个凸块；
于该第一基板上形成一第一二阶粘着层；
B阶化该第一二阶粘着层以形成一第一B阶粘着层；
于该第二基板上形成一第二二阶粘着层；
B阶化该第二二阶粘着层以形成一第二B阶粘着层；以及
透过该第一B阶粘着层与该第二B阶粘着层结合该第一基板与该第二基板，以使得各该些第一焊垫分别透过其中一凸块与对应的第二焊垫电性连接。
2.如权利要求1所述的芯片封装结构制程，其特征在于，该第一基板与该第二基板皆为芯片。
3.如权利要求1所述的芯片封装结构制程，其特征在于，该第一基板为一承载器，且该第二基板为一芯片。
4.如权利要求1所述的芯片封装结构制程，其特征在于，该第一基板为一芯片，且该第二基板为一承载器。
5.如权利要求1所述的芯片封装结构制程，其特征在于，该凸块为由打线机形成的结线凸块或由电镀制程形成的电镀凸块。
6.如权利要求1所述的芯片封装结构制程，其特征在于，形成该第一B阶粘着层的方法包括：
形成多个第一二阶粘着块以围住该凸块；以及
B阶化该些第一二阶粘着块以形成多个第一B阶粘着块。
7.如权利要求6所述的芯片封装结构制程，其特征在于，形成该第二B阶粘着层的方法包括：
在该些第二焊垫上形成多个第二二阶粘着块；以及
B阶化该些第二二阶粘着块以形成多个第二B阶粘着块。
8.如权利要求7所述的芯片封装结构制程，其特征在于，各该些第二B阶粘着块为一具有一开口的中空块状体以分别暴露出其中一第二焊垫。
9.如权利要求1所述的芯片封装结构制程，其特征在于，该第二二阶粘着层完全地覆盖该第二基板，且形成该第一B阶粘着层的方法包括：
形成多个第一二阶粘着块以围住该凸块；以及
B阶化该些第一二阶粘着块以形成多个第一B阶粘着块。
10.如权利要求1所述的芯片封装结构制程，其特征在于，除了该凸块所占的面积，该第一二阶粘着层完全地覆盖该第一基板，且形成该第二B阶粘着层的方法包括：
在该些第二焊垫上形成多个第二二阶粘着块；以及
B阶化该些第二二阶粘着块以形成多个第二B阶粘着块。
11.如权利要求1所述的芯片封装结构制程，其特征在于，该第一B阶粘着层的玻璃转换温度高于、等于或低于该第二B阶粘着层的玻璃转换温度。
12.如权利要求1所述的芯片封装结构制程，其特征在于，该第一二阶粘着层与该第二二阶粘着层相继地被B阶化以形成该第一B阶粘着层与该第二B阶粘着层。
13.如权利要求1所述的芯片封装结构制程，其特征在于，该第一二阶粘着层与该第二二阶粘着层同时地被B阶化以形成该第一B阶粘着层与该第二B阶粘着层。
14.如权利要求1所述的芯片封装结构制程，其特征在于，B阶化该第一二阶粘着层与该第二二阶粘着层的方法包括加热固化或紫外线固化。
CN2008102146835A 2008-07-08 2008-08-29 芯片封装结构制程 Expired - Fee Related CN101625986B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/169,120 2008-07-08
US12/169,120 US7749806B2 (en) 2005-09-22 2008-07-08 Fabricating process of a chip package structure

Publications (2)

Publication Number Publication Date
CN101625986A true CN101625986A (zh) 2010-01-13
CN101625986B CN101625986B (zh) 2012-02-22

Family

ID=41521765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102146835A Expired - Fee Related CN101625986B (zh) 2008-07-08 2008-08-29 芯片封装结构制程

Country Status (1)

Country Link
CN (1) CN101625986B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000538A (zh) * 2011-09-14 2013-03-27 南茂科技股份有限公司 半导体封装结构的制造方法
CN103107104A (zh) * 2011-11-11 2013-05-15 北京大学深圳研究生院 一种倒装芯片的制作方法
WO2022161247A1 (zh) * 2021-01-29 2022-08-04 中芯集成电路（宁波）有限公司 一种晶圆级系统封装结构及封装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000538A (zh) * 2011-09-14 2013-03-27 南茂科技股份有限公司 半导体封装结构的制造方法
CN103107104A (zh) * 2011-11-11 2013-05-15 北京大学深圳研究生院 一种倒装芯片的制作方法
WO2022161247A1 (zh) * 2021-01-29 2022-08-04 中芯集成电路（宁波）有限公司 一种晶圆级系统封装结构及封装方法

Also Published As

Publication number Publication date
CN101625986B (zh) 2012-02-22

Similar Documents

Publication Publication Date Title
US7749806B2 (en) Fabricating process of a chip package structure
JP3310617B2 (ja) 樹脂封止型半導体装置及びその製造方法
US8525322B1 (en) Semiconductor package having a plurality of input/output members
US7633144B1 (en) Semiconductor package
US20080299705A1 (en) Chip Scale Package Having Flip Chip Interconnect on Die Paddle
US11482500B2 (en) Method of forming an electronic device structure having an electronic component with an on-edge orientation and related structures
US6201707B1 (en) Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate
KR100194747B1 (ko) 반도체장치
US8022558B2 (en) Semiconductor package with ribbon with metal layers
CN101278383B (zh) 电子电路装置及其制造方法
US6670706B2 (en) Semiconductor device including a semiconductor pellet having bump electrodes connected to pad electrodes of an interconnect board and method for manufacturing same
CN101625986B (zh) 芯片封装结构制程
CN100433320C (zh) 芯片封装结构及凸块制程
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JP2000277649A (ja) 半導体装置及びその製造方法
US7960214B2 (en) Chip package
CN101866889B (zh) 无基板芯片封装及其制造方法
US7847414B2 (en) Chip package structure
CN101615607A (zh) 芯片封装结构
CN113851437B (zh) 倒装芯片和芯片封装结构
CN101552253B (zh) 阵列封装基板
CN101625987B (zh) 芯片封装结构制程
KR20050033606A (ko) 음의 부피 팽창특성을 갖는 무연 전기 접속기
TWI393197B (zh) 晶片封裝
CN103325697A (zh) 半导体封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120222

Termination date: 20200829

CF01 Termination of patent right due to non-payment of annual fee