CN100433320C - 芯片封装结构及凸块制程 - Google Patents
芯片封装结构及凸块制程 Download PDFInfo
- Publication number
- CN100433320C CN100433320C CNB2005101172129A CN200510117212A CN100433320C CN 100433320 C CN100433320 C CN 100433320C CN B2005101172129 A CNB2005101172129 A CN B2005101172129A CN 200510117212 A CN200510117212 A CN 200510117212A CN 100433320 C CN100433320 C CN 100433320C
- Authority
- CN
- China
- Prior art keywords
- substrate
- chip
- projection
- packaging structure
- sticky material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000463 material Substances 0.000 claims abstract description 53
- 238000004806 packaging method and process Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims description 86
- 229920001187 thermosetting polymer Polymers 0.000 claims description 24
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000003466 welding Methods 0.000 abstract 3
- 239000000853 adhesive Substances 0.000 abstract 1
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000009477 glass transition Effects 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229920000292 Polyquinoline Polymers 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000010422 painting Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002322 conducting polymer Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
一种芯片封装结构，其包括一第一基板、一第二基板、多数个凸块以及一粘着材料。其中，第一基板具有多个第一焊垫，第二基板配置于第一基板的上方，且具有多个第二焊垫，上述凸块分别配置在所述第一焊垫或所述第二焊垫上，且第二基板是透过凸块而电性连接至第一基板，具有B阶特性的粘着材料配置于第一焊垫与第二焊垫之间，且包围每一凸块。上述凸块可为结线凸块或电镀凸块。
Description
技术领域
本发明是有关于一种芯片封装结构与凸块制程，且特别是有关于一种藉由凸块及包围在其外围的粘着材料以电性连接两个基板的芯片封装结构和凸块制程。
背景技术
随着集成电路的输入/输出接点的增多，芯片(芯片即为晶片，以下皆称为芯片)封装技术变得越来越多样化。这归因于倒装芯片(FC)互连技术极小化芯片封装尺寸并减少信号传输路径等的事实。应用倒装芯片互连技术的最常用的芯片封装结构包括诸如倒装芯片球栅格阵列(FC/BGA)和倒装芯片针脚栅格阵列(FC/PGA)等芯片封装结构。
倒装芯片互连技术采用这样一种方法，即通过在芯片的主动表面上设置多数个焊垫，并在所述焊垫上分别形成多数个凸块，来界定区域阵列。接着，将芯片倒装，以分别连接芯片的焊接凸块与设置在诸如电路基板的承载器上的多数个接触垫。因此，芯片通过凸块电性连接并机械连接至所述承载器。另外，芯片可以通过承载器的内部电路电性连接至外部电子装置。通常，凸块具有若干种类型，例如焊料凸块、金凸块、铜凸块、导电高分子凸块、高分子凸块等。
请参阅图1所示，绘示为具有高分子凸块的芯片封装结构的剖视图。芯片封装结构100包括第一基板110、多数个高分子凸块120、芯片130与焊料140。第一基板110具有表面110a，在表面110a上设置有多数个接触垫112。芯片130具有主动表面130a，在主动表面130a上设置有多数个焊垫132。由具有导电特性的高分子材料制成的高分子凸块120分别配置在接触垫112与焊垫132之间，以电性连接基板110与芯片130。由于高分子凸块120并不附着于接触垫112，因此需要焊料140来将高分子凸块120固定在基板110上。焊料140的表面A附着于接触垫112，且其表面B附着于高分子凸块120。因此.当芯片封装结构受到外力或热应力(未图示)的作用时，焊料140会由接触垫112上脱离，且高分子凸块120将不再电性连接至接触垫112。因此，将会降低芯片封装结构的可靠度。
发明内容
本发明的主要目的是提供一种芯片封装结构，此芯片封装结构是利用多数个凸块以电性连接一芯片与一基板，此外，并藉由具有B阶特性的粘着材料以包围凸块，进而改善芯片封装结构的可靠度。
本发明的另一个目的是提供一种凸块制程。首先，在基板表面上形成多数个凸块，接着，形成一具有B阶特性的粘着材料以分别包围上述凸块，进而确保基板与另一基板之间的电性连接关系。
基于上述目的或其他目的，本发明提供一种芯片封装结构，其包括第一基板、第二基板、多数个凸块与粘着材料。第一基板具有多数个第一焊垫。第二基板设置在第一基板的上方，且具有多数个第二焊垫。多数个凸块分别配置在第一焊垫或第二焊垫之上，且第二基板通过上述凸块而电性连接至第一基板。具有B阶特性的粘着材料配置于第一基板与第二焊垫之间，且包围每一个凸块，所述的粘着材料包括多数个相互分离的粘着块，且每一凸块分别被一粘着块所包围。
在本发明的一实施例中，凸块包括结线凸块或电镀凸块。
在本发明的一实施例中，粘着材料为一粘着层，且粘着层为非导电。
在本发明的一实施例中，粘着材料包括多数个粘着块，且粘着块可为导电或非导电。
在本发明的一实施例中，第一基板与第二基板二者可皆为芯片。
在本发明的一实施例中，第一基板可为一承载器，且第二基板可为一芯片。
在本发明的一实施例中，具有B阶特性的粘着块其玻璃转化温度是介于-40℃与175℃之间。
在本发明的一实施例中，芯片封装结构进一步包括一承载器与多数条打线导线。第一基板与第二基板设置在此承载器上，且第一基板通过所述打线导线电性连接至承载器。
基于上述目的或其他目的，本发明提供一种凸块制程，其包括：提供具有多数个焊垫的基板；在每一焊垫上形成凸块；在此基板上形成具有双阶特性的热固性粘着材料，以包围每一凸块；预固化此具有双阶特性的热固性粘着材料，以形成具有B阶特性的粘着材料。
在本发明的一实施例中，凸块包括结线凸块或电镀凸块。
在本发明的一实施例中，具有双阶特性的热固性粘着材料是藉由网版印刷、印刷、喷涂、旋涂或浸渍形成。
在本发明的一实施例中，热固性粘着材料为热固性粘着层。
在本发明的一实施例中，热固性粘着材料包括多数个热固性粘着块。
在本发明的一实施例中，具有双阶特性的热固性粘着材料藉由曝露于紫外光而预固化。
在本发明的一实施例中，具有双阶特性的热固性粘着材料藉由加热而预固化。
在本发明的一实施例中，具有B阶特性的粘着材料其玻璃转化温度介于-40℃与175℃之间。
综上所述，本发明的芯片封装结构是利用具有B阶特性的粘着材料来包围凸块。基板是通过凸块、或通过凸块及包围在其外围的粘着材料以电性连接至另一基板。粘着材料的上端与下端分别附着于上基板与下基板的焊垫。因此，当芯片封装结构受到外力或热应力的作用时，包围在凸块外围的粘着材料即可确保上基板与下基板之间的电性连接，进而提升芯片封装结构的可靠度。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1绘示为习知的具有高分子凸块的芯片封装结构的剖视图。
图2绘示为本发明的第一实施例的芯片封装结构的的剖视图。
图3绘示据本发明的第二实施例的芯片封装结构的剖视图。
图4绘示为本发明的一个实施例的堆叠式芯片封装结构的剖视图。
图5A至图5D绘示为本发明的凸块制程的制作流程剖视图。
100 ：芯片封装结构 110 ：第一基板
110a ：表面 112 ：接触垫
120 ：高分子凸块 130 ：芯片
130a ：主动表面 132 ：焊垫
140 ：焊料 200 ：芯片封装结构
200’：芯片封装结构 210 ：第一基板
210’：第一芯片 212 ：第一焊垫
220 ：第二基板 220’：第二芯片
222 ：第二焊垫 230 ：凸块
230a ：结线凸块 230b ：电镀凸块
240 ：粘着材料 240a ：粘着块
240b ：粘着层 310 ：基板
312 ：焊垫 320 ：凸块
320a ：结线凸块 330 ：粘着材料
330a ：热固性粘着块 340 ：具有B阶特性的粘着块
400 ：堆叠式芯片封装结构 410 ：承载器
420 ：打线导线 430 ：粘着层
S1 ：表面 S2 ：表面
S3 ：表面
具体实施方式
请参阅图2所示，绘示为本发明的第一实施例的芯片封装结构的剖视图。本发明的芯片封装结构200主要包括第一基板210、第二基板220、多数个凸块230与具有B阶特性的粘着材料240。本发明利用凸块230来电性连接第一基板210与第二基板220。另外，包围凸块230的具有B阶特性的粘着材料240是用以增加第一基板210与第二基板220之间的粘附力，进而提高芯片封装结构200的可靠度。
在第一基板210的表面S1上配置有多数个第一焊垫212。第二基板220配置在第一基板210上方，在其表面S2上也配置有多数个第二焊垫222。根据本发明的一个实施例，第一基板210与第二基板220二者可皆为芯片。另外，第一基板210可为一承载器，例如：印刷电路板(PCB)，而第二基板220可为一芯片。本发明对于第一基板210与第二基板220的型式不作任何限制。凸块230分别配置在第一焊垫212或第二焊垫222上，且每一个凸块230的上端与第二焊垫222接触，且其下端与第一焊垫212接触。在此实施例中，凸块230是结线凸块230a，且结线凸块230a可以是金结线凸块。因此，第二基板220通过结线凸块230a电性连接至第一基板210。
具有B阶特性的粘着材料240配置在第一焊垫212与第二焊垫222之间。在这个实施例中，粘着材料240为多数个粘着块240a。每一粘着块240包围一个凸块230，且粘着块240a的上端与下端分别附着于第二焊垫222与第一焊垫212。因此，当向芯片封装结构200施加外力时，包围凸块230的粘着材料240适宜确保第一基板210与第二基板220之间的电性连接，且另外，芯片封装结构200的可靠度得到提高。根据这个实施例，粘着块240a可导电或非导电。如果粘着块240a导电，则第二基板220也可通过粘着块240a电性连接至第一基板210。另外，具有B阶特性的粘着材料240的玻璃转化温度在-40℃与175℃之间。
请参阅图3所示，绘示据本发明的第二实施例的芯片封装结构的剖视图。芯片封装结构200’大致上是与图2所示的芯片封装结构200雷同。而这两种芯片封装结构不同之处在于，在第二实施例中，凸块230为电镀凸块230b，且粘着材料240是具有非导电特性的粘着层240b。电镀凸块230b的材料可包括金。同样地，配置在第一基板210与第二基板220之间的粘着层240b适宜确保第一基板210与第二基板220之间的电性连接。因此，芯片封装结构200’的可靠度得到改善。
然而，第一实施例的结线凸块230a也可应用于第二实施例中，以取代电镀凸块230b。同样地，第二实施例的非导电的粘着层240b也可应用于第一实施例中，以取代粘着块240a。
图2与图3所示的结构可应用于堆叠式芯片封装结构。图4绘示为本发明的一个实施例的堆叠式芯片封装结构的剖视图。请参阅图4所示，堆叠式芯片封装结构400主要包括承载器410、第一芯片210’、第二芯片220’、多数个凸块230、粘着材料240与复数条打线导线420。由于第一芯片210’、第二芯片220’、凸块230与粘着材料240的配置与第一实施例相同，所以，在此不再重述。在这个实施例中，第一芯片210’是藉由粘着层430固定于承载器410上，且通过打线导线420电性连接至承载器410。
图5A至图5D绘示为本发明的凸块制程的制作流程剖视图。本文所述的凸块制程采用上述第一实施例作为实例进行说明。首先，请参阅图5A所示，提供一具有多数个焊垫312的基板310。基板310可为一承载器，例如：PCB、芯片等。此焊垫312是配置于基板310的表面S3上。接着，请参看图5B，在每一焊垫312上形成凸块320，凸块320的材料包括金。基板310可通过凸块320电性连接至另一基板(未图示)。在这个实施例中，凸块320是结线凸块320a。除图5B所示的结线凸块320a以外，也可使用图3所示的电镀凸块230b来取代结线凸块320a，以电性连接基板310与另一承载器。
随后，请参阅图5C所示，在基板310上形成一具有双阶(A阶与B阶)特性的热固性粘着材料330，以包围每一凸块320。在这个实施例中，热固性粘着材料330包括多数个热固性粘着块330a。热固性粘着块330a的材料可为聚酰亚胺(polyimide)、聚喹啉(polyquinolin)、苯并环丁烯(benzocyclobutene)等材料。另外，热固性粘着块330a可导电或非导电，且这些热固性粘着块330a不仅可通过网版印刷形成，也可通过印刷、喷涂、旋涂或浸渍等方式形成。在这个步骤中，热固性混合物为液体或凝胶状态，因此易于涂覆在基板310的表面S3上。在本发明的另一实施例中，热固性粘着材料330也可为图3所示的具有非导电特性的粘着层240b。因此，本发明对于热固性粘着材料330的型式不作任何限制。
最后，请参阅图5D所示，预固化具有双阶特性的热固性粘着块330a，以形成多数个具有B阶特性的粘着块340。至此，完成本发明的凸块制程。在这个实施例中，具有双阶特性的热固性粘着块330a可藉由曝露于紫外光500或通过加热而预固化，以形成具有B阶特性的粘着块340。具有B阶特性的粘着块340的玻璃转化温度是介于-40℃与175℃之间。此外，具有B阶特性的粘着块340在室温下为固态，且不具有粘着性。
综上所述，本发明的芯片封装结构利用具有B阶特性的粘着块来包围凸块。基板通过凸块、或通过凸块与包围凸块的粘着材料电性连接至另一基板。粘着材料的上端与下端分别附着于上基板与下基板的焊垫。因此，当芯片封装结构受到外力或热应力的作用时，包围凸块的粘着材料可用以确保上基板与下基板之间的电性连接，进而提升芯片封装结构的可靠度。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (9)
1、一种芯片封装结构，其特征在于其包括：
一第一基板，其具有多数个第一焊垫；
一第二基板，配置在该第一基板上方，且具有多数个第二焊垫；
多数个凸块，其分别配置在该些第一焊垫或该些第二焊垫上，该第二基板透过该凸块而电性连接至该第一基板；以及
一具有B阶特性的粘着材料，配置于该些第一焊垫与该些第二焊垫之间，且包围各该凸块，所述的粘着材料包括多数个相互分离的粘着块，且每一凸块分别被一粘着块所包围。
2、根据权利要求1所述的芯片封装结构，其特征在于其中该些凸块包括结线凸块或电镀凸块。
3、根据权利要求1所述的芯片封装结构，其特征在于其中所述的粘着材料为一粘着层，且该粘着层为非导电。
4、根据权利要求1所述的芯片封装结构，其特征在于其中所述的第一基板与该第二基板皆为芯片。
5、根据权利要求1所述的芯片封装结构，其特征在于其中所述的第一基板为一承载器，且该第二基板为一芯片。
6、根据权利要求1所述的芯片封装结构，其特征在于其更包括一承载器与复数条打线导线，其中该第一基板与该第二基板配置在该承载器上，且该第一基板透过该些打线导线而电性连接至该承载器。
7、一种凸块制程，其特征在于其包括：
提供一具有多数个焊垫的基板；
于各该焊垫上形成一凸块；
于该基板上形成一具有双阶特性的热固性粘着材料，以包围各该凸块；以及
预固化该具有双阶特性的热固性粘着材料，以形成一具有B阶特性的粘着材料。
8、根据权利要求7所述的凸块制程，其特征在于其中该些凸块包括结线凸块或电镀凸块。
9、根据权利要求7所述的凸块制程，其特征在于其中所述的具有双阶特性的热固性粘着材料藉由曝露于紫外光或是加热而预固化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101172129A CN100433320C (zh) | 2005-10-28 | 2005-10-28 | 芯片封装结构及凸块制程 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101172129A CN100433320C (zh) | 2005-10-28 | 2005-10-28 | 芯片封装结构及凸块制程 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1956179A CN1956179A (zh) | 2007-05-02 |
| CN100433320C true CN100433320C (zh) | 2008-11-12 |
Family
ID=38063402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101172129A Expired - Fee Related CN100433320C (zh) | 2005-10-28 | 2005-10-28 | 芯片封装结构及凸块制程 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100433320C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7749806B2 (en) | 2005-09-22 | 2010-07-06 | Chipmos Technologies Inc. | Fabricating process of a chip package structure |
| US7847414B2 (en) | 2005-09-22 | 2010-12-07 | Chipmos Technologies Inc. | Chip package structure |
| US7960214B2 (en) | 2005-09-22 | 2011-06-14 | Chipmos Technologies Inc. | Chip package |
| US20090127682A1 (en) * | 2007-11-16 | 2009-05-21 | Advanced Semiconductor Engineering, Inc. | Chip package structure and method of fabricating the same |
| CN103703610B (zh) * | 2011-12-02 | 2016-07-27 | 松下知识产权经营株式会社 | 无线模块 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930598A (en) * | 1996-05-01 | 1999-07-27 | Motorola, Inc. | Microelectronic assembly including a decomposable encapsulant, and method for forming and reworking same |
| US6189208B1 (en) * | 1998-09-11 | 2001-02-20 | Polymer Flip Chip Corp. | Flip chip mounting technique |
| WO2001029895A1 (en) * | 1999-10-19 | 2001-04-26 | Motorola Inc. | Method of forming a microelectronic assembly |
| US6410415B1 (en) * | 1999-03-23 | 2002-06-25 | Polymer Flip Chip Corporation | Flip chip mounting technique |
| JP2002270637A (ja) * | 2001-03-09 | 2002-09-20 | Toshiba Corp | フリップチップ接続方法およびチップボンディング装置 |
| CN1617316A (zh) * | 2003-11-10 | 2005-05-18 | 南茂科技股份有限公司 | 增进有效黏晶面积的封装制程及实施该封装制程的b阶膜层 |
-
2005
- 2005-10-28 CN CNB2005101172129A patent/CN100433320C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930598A (en) * | 1996-05-01 | 1999-07-27 | Motorola, Inc. | Microelectronic assembly including a decomposable encapsulant, and method for forming and reworking same |
| US6189208B1 (en) * | 1998-09-11 | 2001-02-20 | Polymer Flip Chip Corp. | Flip chip mounting technique |
| US6410415B1 (en) * | 1999-03-23 | 2002-06-25 | Polymer Flip Chip Corporation | Flip chip mounting technique |
| WO2001029895A1 (en) * | 1999-10-19 | 2001-04-26 | Motorola Inc. | Method of forming a microelectronic assembly |
| JP2002270637A (ja) * | 2001-03-09 | 2002-09-20 | Toshiba Corp | フリップチップ接続方法およびチップボンディング装置 |
| CN1617316A (zh) * | 2003-11-10 | 2005-05-18 | 南茂科技股份有限公司 | 增进有效黏晶面积的封装制程及实施该封装制程的b阶膜层 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1956179A (zh) | 2007-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7749806B2 (en) | Fabricating process of a chip package structure | |
| CN101194360A (zh) | 接插件及半导体装置 | |
| US10770446B2 (en) | Semiconductor packages and methods of manufacturing the same | |
| CN100433320C (zh) | 芯片封装结构及凸块制程 | |
| CN101740530A (zh) | 集成电路基底 | |
| CN207993860U (zh) | 封装器件 | |
| WO2001047013A1 (en) | Organic packages with solders for reliable flip chip connections | |
| CN1316606C (zh) | 半导体器件 | |
| US7960214B2 (en) | Chip package | |
| US20070063344A1 (en) | Chip package structure and bumping process | |
| US7847414B2 (en) | Chip package structure | |
| CN101625986B (zh) | 芯片封装结构制程 | |
| KR20040006951A (ko) | 비지에이 패키지와 티에스오피 패키지를 적층하여 형성한반도체 소자 | |
| CN101615607A (zh) | 芯片封装结构 | |
| CN101552253B (zh) | 阵列封装基板 | |
| JP3370842B2 (ja) | 半導体装置の実装構造 | |
| US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
| JP2004186629A (ja) | 半導体装置およびその製造方法 | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| TWI393197B (zh) | 晶片封裝 | |
| CN101625987B (zh) | 芯片封装结构制程 | |
| KR200278534Y1 (ko) | 칩 크기 패키지 | |
| JPH09246273A (ja) | バンプ構造 | |
| TWI393192B (zh) | 晶片封裝結構製程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081112 Termination date: 20181028 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |