CN101145545A - 包括元件安装表面被树脂层涂覆的布线基板的半导体装置 - Google Patents

包括元件安装表面被树脂层涂覆的布线基板的半导体装置 Download PDF

Info

Publication number
CN101145545A
CN101145545A CNA2007101537076A CN200710153707A CN101145545A CN 101145545 A CN101145545 A CN 101145545A CN A2007101537076 A CNA2007101537076 A CN A2007101537076A CN 200710153707 A CN200710153707 A CN 200710153707A CN 101145545 A CN101145545 A CN 101145545A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor device
circuit board
chip
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101537076A
Other languages
English (en)
Inventor
猪俣辉司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101145545A publication Critical patent/CN101145545A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

在本发明的一个实施例中，提供了一种半导体装置，其包括：第一半导体元件，其通过倒装芯片焊接安装在第一布线基板的元件安装表面上；以及树脂层，其基本上涂覆了该第一布线基板的整个元件安装表面。该第一半导体元件具有两个相反表面。一个表面面对该第一布线基板的元件安装表面，而另一个表面没有涂覆树脂层。

Description

包括元件安装表面被树脂层涂覆的布线基板的半导体装置
技术领域
本发明涉及一种半导体装置，尤其涉及一种构成薄型半导体封装、封装上封装(package-on-package)结构、以及其中层叠半导体封装和半导体芯片的芯片上封装(package-on-chip)结构的半导体装置。
背景技术
作为与倒装芯片型半导体装置相关的现有技术，在日本专利公开No.2006-108460、2000-299414、2000-260820、5-283455、2004-260138以及“High Speed Characteristic Such That Instantaneous Chance Is NotEscaped”[在线][2006年7月18日检索]Internet<URL：http://www.canon-sales.co.jp/camera/ixyd/60/feature04.html>中描述了多种半导体装置。
在日本专利公开No.2006-108460中，描述了，在通过下填充树脂(underfill resin)密封在半导体芯片和布线基板之间的部分时，由于在半导体元件和下填充树脂和布线基板之间的热膨胀系数的差异出现应力，使得布线基板朝着半导体元件一侧翘曲。而且，在上述文献中，带状弹性体被嵌入到倒装芯片连接布线基板内，从而抑制翘曲。
在日本专利公开的文献No.2000-299414，2000-260820中，描述了这样一种结构，其中下填充材料填充在有机基板和半导体芯片之间的间隙内，并且其侧部由嵌缝(fillet)材料密封。而且，在日本专利公开No.2000-299414中，在特定的条件下将下填充材料密封，因此使得施加到芯片表面的应力均匀。因此，可以避免芯片剥离和断裂。
图13是示出了与日本专利公开No.2000-299414、2000-260820中描述的装置对应的半导体装置的结构的截面图。在图13中，示出了下填充材料和嵌缝材料而不作区分。
在图13所示的半导体装置中，通过倒装芯片焊接由凸块电极(bump electrode)209将半导体芯片203连接到封装基板201的芯片安装表面。在封装基板201和半导体芯片203之间的区域及其侧部上，提供下填充树脂205。在图13中，除了上述文献的结构以外，还示出了设置在封装基板201的芯片安装表面的相反表面上的外部连接电极211。
在日本专利公开No.5-283455中，描述了特定组分填充在芯片装置和载体之间的间隙中。此外，这种结构保证即使在过度加热周期之后也不会出现断裂。
在日本专利公开No.2004-260138中，描述了一种半导体装置，其中围绕半导体芯片的框形增强材料接合到安装板上。根据上述文献，降低了在制造过程中由于热/机械应力所导致的安装板的翘曲，并且通过该增强材料增加了强度。
而且，“High Speed Characteristic Such That Instantaneous Chance IsNot Escaped”［在线］[2006年7月18日检索]Internet<URL：http://www.canon-sales.co.jp/camera/ixyd/60/feature04.htm1>中涉及一种包括多芯片的封装。在上述文献中，考虑增厚基板从而抑制封装的翘曲。
此外，作为与包括多芯片的封装相关的现有技术，在“SuccessiveMassproduction of Semiconductor Package(半导体封装的连续大规模生产)”[在线］2006年1月18日的Semiconductor Industrial Newspaper(半导体产业新闻)，[2006年7月18日检索］Internet<URL：http://www.semicon-news.co.jp/news/htm/sn1673-j.htm>中描述了一种技术。在上述文献中，采用了一种线焊封装的层叠结构。
图14(A)和14(B)是示出与在“Successive Massproduction ofSemiconductor Package”[在线]2006年1月18日的SemiconductorIndustrial Newspaper，[2006年7月18日检索]Internet<URL：http://www.semicon-news.co.jp/news/htm/sn1673-j.htm>中所述的装置对应的半导体装置的结构的截面图。
在图14(A)中，半导体芯片203安装在封装基板201上。而且，半导体芯片203和封装基板201通过焊线231连接。半导体芯片203和焊线231由密封树脂233密封，并且半导体芯片203整体嵌入到密封树脂233中。此外，在图14(B)中，示出了这样一种结构，其中通过基板连接电极213，使半导体封装215层叠在图14(A)的装置的封装基板201的上部。
这里，在试图将一种半导体装置应用于紧凑便携式或者移动的电子设备等(包括移动电话)中的情况下，需要实现半导体装置整体的薄形结构和小型化。
但是，在上述传统结构中，在实现封装基板薄形结构的同时较满意地抑制其翘曲方面，仍有余地。
通常，使用图15(C)所示的结构作为典型的封装上封装结构。在图15(C)中，附图标记215表示半导体封装，附图标记213表示基板连接电极。
此外，附图标记201表示封装基板，附图标记 203表示半导体芯片，附图标记205表示下填充树脂，附图标记209表示凸块电极，而附图标记211表示外部连接电极。
作为实现图15(C)的结构的典型方法，存在下述描述手段。首先，在构成图15(B)所示的组件例如封装基板201和半导体芯片203等之后，通过基板连接电极213连接图15(A)所示的半导体封装部分。
在这种情况下，例如，在图15(B)所示的结构中，封装基板201以凸状翘曲，同时由于在半导体芯片203和封装基板201之间的热膨胀系数差异而导致产生的封装基板201张应力，或者由于在半导体芯片203和下填充树脂205之间的热膨胀系数差异而导致产生的下填充树脂205的张应力，使得芯片安装表面的位置上移。
当这种凸部的翘曲较大时，这对图15(A)所示的半导体封装部分连接到封装基板201形成障碍。
考虑到上述情况，为了减少翘曲，传统上采用一种加厚其上安装半导体芯片203的封装基板201的方法等。通过基板连接电极213将半导体封装215层叠在其中以这种方式减小了翘曲的图15(B)的结构上，可以得到图15(C)所示的结构。
但是采用加厚封装基板201来作为抗翘曲的措施的方法，对于实现半导体装置整体的薄形结构是不利的。原因在于，由于封装基板201的翘曲量是由封装基板201的刚性和半导体芯片203的刚性决定的，因此将会增加对于封装基板201的刚性起支配作用的基板的厚度。因此，很难将这种加厚基板的方法应用于需要实现基板薄形结构本身的领域中。而且，在层叠封装的情况下，组件的附着高度变大。这对薄形的实现构成了障碍。
而且，作为抗封装基板翘曲的措施，除了上述方法以外还存在一种提供金属支撑物的方法。在这种情况下，不能在提供有金属支撑物的部分上提供用来与半导体封装215连接的基板连接电极213。因此，组件的面积变大，使得安装密度变小。因此，这对于半导体装置整体的小型化构成了妨碍。而且，当为了保持足够刚性以抑制翘曲而加厚金属支撑物时，装置整体的厚度也会增加。
此外，在“Successive Massproduction of Semiconductor Package”［在线] 2006年1月18日的Semiconductor Industrial Newspaper(半导体产业新闻)，[2006年7月18日检索］Internet<URL：http://www.semicon-news.co.jp/news/htm/sn1673-j.htm>所描述的技术中，如图14(A)和14(B)所示，半导体芯片203嵌入到密封树脂233中。因此，这导致组件附着高度增加。而且，在半导体芯片上提供相同数量的端子的情况下，由于通过焊线工艺来提供在半导体芯片和封装基板之间的电连接，因此与倒装芯片连接的情况下相比，较大程度地扩大了芯片的尺寸。因此，将会导致组件扩大。
此外，在通过焊线工艺实现在封装基板201和半导体芯片203之间的电连接的情况下，除了附着高度增加的事实以外，与倒装芯片结构(图13)相比，能够设置在封装基板201上的端子的数量变少了。因此，在芯片上提供相同数量的端子的情况下，将会扩大芯片尺寸。因此，妨碍了组件的小型化。
另一方面，存在这样一些情况，其中在仅实现基板的薄形结构的情况下，对于翘曲产生的因素，例如在半导体芯片和基板之间的热膨胀系数差异以及液态树脂的固化收缩率等，使得不能充分地保证基板的刚性。因此，在完成装置组装之后，基板的元件安装表面的面可能凸状翘曲，使得易于发生向上翘曲。而且，即使使用上述现有技术，在组装之后仍然不能满足共面性的标准。存在对成品率降低的担心。
考虑到上述原因，本申请的发明目的是提供一种半导体装置，其中在实现半导体封装的薄形结构的同时抑制半导体基板的翘曲，从而提高了制造的成品率。
发明内容
根据上述发现，为了抑制半导体装置的芯片安装基板的翘曲，发明人积极地进行研究。结果，他们发现，将树脂设置在其上安装半导体芯片的布线基板的基本整个元件安装表面上，而半导体芯片的相反表面不涂覆该树脂，由此使得能够在实现该装置整体薄形结构的同时，显著地降低布线基板的翘曲量。
根据本发明，提供一种半导体装置，其包括：
第一布线基板；
第一半导体元件，其通过倒装芯片焊接安装在第一布线基板的元件安装表面上；以及
树脂层，其基本上涂覆包括安装了第一半导体元件的区域的第一布线基板的整个元件安装表面，
其中第一半导体元件具有两个相反表面，一个表面面对第一布线基板的元件安装表面，而另一个表面没有涂覆树脂层。
在本发明中，第一布线基板的元件安装表面基本整个表面被树脂层涂覆。通过进行这种涂覆，可以在元件安装表面的基本整个表面上产生缩应力。在传统半导体装置的组装过程中，会发生凸状翘曲，同时由于半导体芯片和布线基板之间的热膨胀系数差异而导致出现的基板缩应力，或者由于在半导体芯片和下填充树脂之间的热膨胀系数差异而导致出现的收缩过程，元件安装表面位置上移。相反，在本发明中，通过上述缩应力，能够在第一布线基板上产生凹状翘曲，同时元件安装表面的位置上移。因此，消除了凸状翘曲，从而改善了共面性。
因此，根据本发明，在布线基板的厚度较薄的情况下，能够可靠地减少发生在树脂基板上的翘曲。因此，可以提高制造成品率。而且，当本发明的半导体装置用于层叠封装等时，也能够提高在层叠过程中的成品率。
在这种情况下，树脂层基本上涂覆了元件安装表面的整个表面的事实涉及树脂层延伸直至元件安装表面的端部的事实。在电极和元件被焊接到元件安装表面的情况下，树脂层可以涂覆除了这些焊接部分之外的整个元件安装表面。
此外，该第一半导体元件可以是具有预定元件或者多个元件例如晶体管等等的半导体芯片，并且在半导体芯片上还可以包括为了外部端子引出目的的布线元件。例如，第一半导体元件也可以是通过插入件(interposer)连接半导体芯片的半导体元件。
在其中通过插入件连接半导体芯片的半导体元件的情况下，第一半导体元件可以具有这样的结构，其中通过插入件基板将其从凸块电极连接到第一布线基板。在这种情况下，优选插入件基板的厚度较薄。
应当注意，其中相对于该方法和装置改变和修改本发明的表述的这些各个结构和实施例的任意组合可以与本发明的实施例同样有效。
如上所述，根据本发明，可以实现半导体装置的薄形结构，并且可以抑制其制造成品率的降低。
附图说明
图1是示出了第一实施例中的半导体装置的结构的截面图；
图2是示出了图1中所示的半导体装置的结构的平面图；
图3是用于说明制造图1中所示的半导体装置的方法的截面图；
图4是示出了第二实施例的半导体装置的结构的截面图；
图5是示出了图4中所示的半导体装置的结构的平面图；
图6是用于说明制造图4中所示的半导体装置的方法的平面图；
图7是示出了修改了的第二实施例中的半导体装置的结构的截面图；
图8是示出了图7中所示的半导体装置的结构的平面图；
图9是示出了第三实施例中的半导体装置的结构的截面图；
图10是示出了图9中所示的半导体装置的结构的平面图；
图11是示出了第四实施例中的半导体装置的结构的截面图；
图12是示出了修改了的第一实施例中的半导体装置的结构的截面图；
图13是示出了传统半导体装置的结构的截面图；
图14(A)和14(B)是示出了另一种传统半导体装置的结构的截面图；以及
图15(A)、15(B)和15(C)是示出了典型的半导体装置的结构的截面图。
具体实施方式
现在，参考附图说明本发明的实施例。应当注意，在所有附图中，相同的附图标记表示相同的组件，并且根据场合的需要省略对它们的说明。
(第一实施例)
图1是示出了本实施例的半导体装置的结构的截面图。此外，图2是示出了图1中所示的半导体装置100的结构的平面图。在图2中，没有示出凸块电极109和外部连接电极111。
图1和2中所示的半导体装置100包括：第一布线基板(封装基板101)；通过倒装芯片焊接连接到封装基板101的元件(芯片)安装表面上的第一半导体元件(第一半导体芯片103)；以及树脂层(下填充树脂105、外围层107)，用于涂覆包括安装第一半导体芯片103的区域的封装基板101的整个芯片安装表面。
封装基板101是其上设置了预定布线结构和电极的布线基板。
由于从实际意义来说，封装基板101的材料是树脂，例如有机树脂等等，并且由具有绝缘特性的树脂材料组成，因此从这种观点也可以说，封装基板101是具有预定布线结构和电极的绝缘树脂。
而且，在使用有机树脂基板作为封装基板101的情况下，使该有机树脂基板具有这样的结构，其中例如在核心的两个表面上以从基板的内侧朝向外侧排列的顺序层叠合成层(built-up)  (未示出)和阻焊层(未示出)。更具体的，封装基板101是从下侧开始依次层叠阻焊层、合成层、核心、合成层和阻焊层的基板。
例如，可以使用BT树脂或环氧树脂作为核心的树脂成分。而且，可以采用例如玻璃的核心基材料。并且，使合成层具有这样的结构，其包括例如通过电镀或者蚀刻而形成的布线层、环氧树脂和填充物等等。根据半导体装置100的设计，根据情况，可以确定层叠在核心的各个表面上的合成层的数量。而且，例如可以使用光敏树脂作为阻焊层。更具体的，可以使用光敏环氧树脂作为该光敏树脂。
此外，封装基板101也可以是不带核心的无核基板。并且，封装基板101可以为具有柔性的基板，例如带状基板等等。通过使用这种基板，能够可靠地实现封装基板101的薄形结构。
从实现整个基板的薄形结构的角度来说，封装基板101的厚度优选为560μm(0.56mm)或更小，更优选300μm或更小。而且，对于封装基板101的厚度的下限没有特别限制，但是为了更可靠地获得封装基板101的强度，使其为50μm或更大。
通过倒装芯片焊接由凸块电极109将第一半导体芯片103连接到封装基板101的芯片安装表面上。第一半导体芯片103包括半导体衬底例如硅衬底等，以及设置在元件安装表面上的预定的半导体元件例如晶体管等。
第一半导体芯片103的与封装基板101面对的表面，除了形成凸块电极的区域以外，都被下填充树脂105涂覆。而且，第一半导体芯片103具有与封装基板101面对的表面，以及没有涂敷下填充树脂105以及外围层107的相反表面。
尽管对第一半导体芯片103的厚度没有特别限制，但是可使其为200μm或更小。
在本实施例和下述实施例中，通过举例进行说明，以下述情况作为示例，其中用于涂覆封装基板101的芯片安装表面的树脂层包括第一树脂(下填充树脂105)，其设置在安装有第一半导体芯片103的区域内；以及第二树脂(外围层107)，其设置在下填充树脂105的外围。在这种情况下，基本上在整个芯片安装表面上，树脂层可以由同样的材料组成。
下填充树脂105填充在封装基板101的芯片安装表面和其上形成有第一半导体芯片103的表面之间的区域内。在本实施例和下述实施例中，说明了一种结构，其中从在封装基板101和第一半导体芯片103之间的区域向第一半导体芯片103侧表面的一部分提供下填充树脂105。
例如，可以采用环氧树脂作为下填充树脂105的材料。而且，从进一步减少在组装过程中发生翘曲的角度，优选下填充树脂105的材料在从25℃到玻璃转变温度的温度范围之内的线性膨胀系数大于封装基板101的线性膨胀系数。
而且，作为下填充树脂105的材料特性，例如，在实践的意义上，玻璃转变点温度是70℃或更高。此外，所希望的是，下填充树脂105的具有25℃或更高的玻璃转变点温度的热膨胀系数是，例如，在从25ppm/℃到35ppm/℃的范围内。此外，所希望的是，下填充树脂105的在25℃或更高到玻璃转变点温度或以下的热膨胀系数是，例如，在从25ppm/℃到35ppm/℃的范围内。
外围层107是以与下填充树脂105连续的方式设置在封装基板101的芯片安装表面上的树脂层。封装基板101的芯片安装表面的整个表面被外围层107或下填充树脂105直接涂覆。以与封装基板101基本在整个芯片安装表面上接触的方式设置下填充树脂105和外围层107。
从封装基板101的芯片安装区域的侧向朝向封装基板101的末端部分的上部设置外围层107。外围层107朝向第一半导体芯片103的侧表面上升，以涂覆第一半导体芯片103的至少一部分侧表面。在第一半导体芯片103的侧表面上的外围层107的厚度是h2。
半导体装置100的侧表面133包括封装基板101的侧表面，以及在封装基板101的侧表面之上的外围层的端面。
在半导体装置100的侧表面133上，暴露了封装基板101的侧表面。
应当注意，在封装基板101的平面形状为正方形或者矩形的情况下，不言而喻，该表面包括四个面。而且，在半导体装置100的侧表面133上，暴露了具有预定厚度的外围层107的端面。
而且，在侧表面133上的外围层107的端面部分的厚度hl达到这样一种程度，其使得可以在包括封装基板101的端部的整个表面上确实产生应力，并且在本实例中使其为10μm或更大，这是足够的。而且，半导体装置100的侧表面133是在制造过程中通过裂片等而形成的截面。因此，侧表面133为基本上共面的表面，并且封装基板101的侧表面和外围层107的侧表面位于同一平面之内。
应当注意，尽管在这些表达的开头部分采用封装基板101的侧表面的表述，但是如果强调的是截面的意思而不是侧表面的表述，那么也可以采用封装基板101的端面的表述。
在本实施例和下述实施例中，在半导体装置100内包括下填充树脂105和外围层107的树脂层的厚度大于半导体装置100的侧表面的厚度。特别是，本实施例中树脂层即外围层107的厚度，满足关系式h2>h1。而且，在从封装基板101的端部直至第一半导体芯片103的侧表面的区域之内，外围层107的厚度在封装基板101的端部处最小，而在与第一半导体芯片103的侧表面接触的表面处最大。外围层107的厚度从封装基板101的端部朝向第一半导体芯片103的侧表面连续增加。
此外，h2小于从封装基板101的芯片安装表面直至第一半导体芯片103的上表面(元件安装表面的相反表面)的高度。当采用这种结构时，能够进一步可靠地防止由于提供了外围层107而导致该装置高度的增加。
外围层107的材料可以与下填充树脂105的材料相同，或者也可以是与其不同的材料。而且，在下填充树脂105和外围层107由相同的材料组成的情况下，它们可以连续地整体地形成。这里，连续的整体意味着它们作为一个连续体而整体模制。而且，优选采用包括单个部件但不包括连接件的结构。
此外，从进一步减少在半导体期间100的组装过程中产生的翘曲的角度，优选在从25℃到玻璃转变温度的温度范围之内下填充树脂105的材料的线性膨胀系数大于封装基板101的线性膨胀系数。
外部连接电极111被连接到，即被焊接到封装基板101的芯片安装表面的相反表面。封装基板101通过外部连接电极111连接到安装板，例如母板等。
凸块电极109和外部连接电极111都是凸块电极。这些凸块电极由例如金属等导电材料构成。具体的，凸块电极的材料可以为无铅焊料。此外，凸块电极的材料可以是熔点高于无铅焊料的高温焊料或者金属凸块例如Au、Cu、Ni等。此外，作为多种凸块电极109的实例，可以使用焊料凸块和Au凸块两者。
现在说明制造半导体装置100的方法。
首先，制备复合基板(multiple substrate)  (未示出)和第一半导体芯片103，该复合基板包括要安装第一半导体芯片103的多个区域。在复合基板的各个芯片安装区域内，通过倒装芯片焊接由多个凸块电极109将第一半导体芯片103连接到复合基板的各个芯片安装区域。因此，在将第一半导体芯片103的电路表面向基板侧定位的状态下，通过使用凸块电极109将封装基板101和第一半导体芯片103电连接。
接下来，通过使用例如毛细现象，在第一半导体芯片103和复合基板之间的间隙内填充下填充树脂105，以通过下填充树脂105密封该间隙。在该实例中，可以提前将下填充树脂105送到复合基板的芯片安装表面的预定区域(各个芯片安装区域)。而且，通过加热来固化下填充树脂105。因此，获得图3所示的中间结构。
在图3的中间结构中，通过由于第一半导体芯片103和复合基板之间的热膨胀系数的差异而产生的复合基板的张应力，或者由于第一半导体芯片103和下填充树脂105之间的热膨胀系数差异而导致产生的下填充树脂105的张应力，使得复合基板的芯片安装表面侧呈现出凸状翘曲。
随后，将构成外围层107的树脂送到除了复合基板的芯片安装表面的芯片安装区域之外的整个区域上。此时，例如，滴下液态树脂以调节树脂的供应量和表面张力，从而进行控制以使外围层107的高度维持关系式h2>h1。此外，通过加热固化外围层107。外围层107具有如下的功能：由于固化收缩而产生张应力以使整个封装凹状翘曲，同时芯片安装表面的位置向上。
应当注意，在下填充树脂105和外围层107都由相同的材料组成的情况下，可以一次传送树脂以与下填充一起形成外围层107。
此外，沿划片道将复合基板切割成多个片以提供封装基板101。此时，具有预定厚度的外围层107暴露于侧表面，即半导体装置100的截面表面。而且，在封装基板101的芯片安装表面的相反表面上，形成有焊料球等，作为用于与安装板连接的多个外部连接电极111。
应当注意，尽管以复合基板被分成片之后形成半导体球的情况为例进行了说明，但可以共同地形成焊料球等，其后将它们切割成片。
通过上述工序，可以获得图1和2所示的半导体装置100。
应当注意，尽管在上述描述中示出了使用复合基板的实例，但也可以使用已预先分成片的封装基板101。在这种情况下，可以在封装基板101的芯片安装表面上形成外围层107，之后将多个外部连接电极111连接到其相反表面上。
现在说明本实施例的优点/效果。
在本实施例中，包括下填充树脂105或者外围层107的树脂层设置在除了封装基板101的芯片安装表面的凸块电极109的连接区域之外的基本整个表面上。通过提供这种树脂层，能够在第一半导体芯片103的位置上移的情况下，通过树脂的收缩力而使封装基板101凹状翘曲。因此，使得通常凸状翘曲同时芯片安装表面的位置上移的封装的共面性得以改善。也即，在本实施例中，能够在封装基板101的整个表面上，在与由于下填充树脂105和外围层107而发生在封装基板101上的翘曲方向相反的方向上产生缩应力。由此，可以消除或者减小发生在封装基板101上的翘曲。因此，可以提高封装基板101的共面性。因此可以提高封装层叠工艺的层叠成品率。
而且，在本实施例中，下填充树脂105或外围层107设置在布线基板的整个元件安装表面上，因而使得能够抑制由于局部呈现出的双金属效应的事实而导致的应力集中以及随之而来的断裂。
另外，由于在半导体装置100的侧表面上存在具有预定厚度的外围层107，能够进一步可靠地在使封装基板101在封装基板101的平面内的方向上凹状翘曲的方向上产生应力。
另外，使外围层107的高度具有如下关系：h2>h1，因此能够提供一种结构，其中在从封装端面看去时随着直到封装端部的距离变大，使封装基板101凹状翘曲的力变小。因此，能够避免由于应力集中在封装端部或者其附近的部分处的事实而导致的在外围层107和封装基板101之间剥离。因此，可以提高半导体装置100的可靠性。
此外，由于如果从封装端面看时从芯片端到封装端的距离变大，则由于外围层107封装的刚性变低，所以能够具有一种柔性结构以仅仅吸收由于热膨胀系数差异而导致的在基板法方向上的z位移的差。
从上述事实来看，根据本实施例，可以提供与封装上封装相适应的高可靠性的倒装芯片BGA(球状栅格阵列)结构。
而且，在半导体装置100中，由于第一半导体芯片103的元件安装表面的相反表面没有涂覆树脂，所以能够使半导体装置的整体厚度变薄。
而且，在本实施例中，通过倒装芯片焊接将第一半导体芯片103连接到封装基板101，因此与使用“Successive Massproduction ofSemiconductor Package”[在线]2006年1月18日的SemiconductorIndustrial Newspaper(半导体产业新闻)，[2006年7月18日检索]Internet<URL：http://www.semicon-news.co.jp/news/htm/sn1673-j.htm>的线焊结构相比，能够抑制相对于I/O的增加而导致的芯片尺寸增加。
如上所述，在本实施例中，由于能够提高封装基板101的共面性而不增加封装基板101的厚度，所以可以实现基板薄形结构的实现和元件薄形结构的实现之间的兼容。因此，这种半导体装置也适于使用在需要实现封装整体的薄形结构和小型化的领域中，例如移动电话等。
如图12所示，在将第一半导体芯片103安装到封装基板101上时，它可以通过插入件等，尤其是由硅基板组成的硅插入件137，倒装芯片连接。也即，硅插入件137通过凸块电极109安装在封装基板101上，并且第一半导体芯片103通过其它凸块电极139等安装在硅插入件137上。从这点来看，可以说半导体装置100不仅可以构成为半导体芯片还可以构成为半导体封装。
这里，半导体芯片指的是在半导体衬底上通过导电材料布线将晶体管、电阻器、电容器和/或二极管等形成电路的芯片。半导体封装指的是其中将用于外部端子引出目的的布线元件(例如插入件、布线基板、引线框等)等加到半导体芯片的封装，并且指包括具有保护外壳(armor)例如模制保护外壳等的封装和没有保护外壳的封装。这对于本说明书的全部内容皆是如此。
应当注意，由于上述说明的半导体芯片和半导体封装都包括半导体元件，所以中它们被共同指代的情况下，这种半导体封装在本说明书中被称作半导体元件。因此在本实施例中，可以说半导体元件通过倒装芯片焊接连接到第一布线基板的元件安装表面。
将参考图12给出额外的说明。硅插入件137包括穿过硅插入件和内部布线层等的电极，并且用于连接端子等的重新布置等。
此外，在本实例中，下填充树脂105填充在硅插入件137和凸块电极109等之间，如图12所示。
在图12中，填充在封装基板101和硅插入件137之间的下填充树脂105，和填充在第一半导体芯片103和硅插入件137之间的下填充树脂144，可以是相同的材料或者是不同的材料。而且，与下填充树脂105类似，下填充树脂144的材料可以是与外围层107相同的材料，或者是与其不同的材料。
另外，示出了一种其中硅插入件137嵌入在外围层107内的结构。当采用这种结构时，可以进一步提高半导体装置的制造稳定性。应当注意，对于在硅插入件137的芯片安装表面上存在/不存在外围层107没有特别限制，并且仅要求封装基板101的整个元件安装表面被树脂涂覆，而半导体芯片103的相反表面从外围层107暴露。
而且，如图12所示，设置凸块电极139使得，例如，它们比凸块电极109小，且其密度比凸块电极109高。
当未来半导体芯片的小型化继续发展时，考虑到在试图通过倒装芯片焊接而直接连接凸块电极例如凸块电极109等和第一半导体芯片103的情况下，出现尺寸不匹配，并因此对于第一半导体芯片103而言需要不必要的外部形状尺寸，从而会浪费成本。但是，如图12所示，通过硅插入件137进行连接，封装基板101的连接表面连接到以低密度设置的凸块电极109上，并且半导体芯片103的连接表面可以连接到以高密度设置的凸块电极139。因此，消除了尺寸不匹配，也具有解决这类问题的能力。
而且，尽管没有特别收缩，但作为示例，可以使用具有约50μm到200μm的适当厚度的插入件基板，并使用具有厚度约50μm到200μm的半导体芯片，因而，使得能够与上述问题一致。
在下述实施例中，将主要说明与第一实施例的不同点。
(第二实施例)
图4是示出了第二实施例的半导体装置的结构的截面图。此外，图5是示出了图4所示的半导体装置110的结构的平面图。在图5中，没有示出凸块电极109和外部连接电极111。
在基本结构方面，图4和5所示的半导体装置110与图1所示的半导体装置100类似，但是与后者不同之处在于，用于封装连接的多个凸块电极(基板连接电极113)嵌入在外围层107内。
此外，在第二实施例和其后的实施例的情况下，当然，与第一实施例类似，第一半导体芯片103也可以通过插入件等安装在封装基板上。但是，由于说明变得复杂，所以示出了不包括插入件等的情况。
在基板连接电极的一部分嵌入在外围层107内的状态下，将基板连接电极113连接到，也即焊接到，封装基板101的芯片安装表面。基板连接电极113连接到设置在封装基板101上的电极(未示出)。
在基板连接电极113上，如下所述，安装例如包括一个或多个半导体芯片的半导体装置、电子元件、绝缘基板例如有机基板等、和/或布线基板的半导体装置。在这种情况下，可以安装多个半导体装置或电子元件。
在封装基板101的芯片安装表面上，以围绕芯片安装区域的外围的方式，围绕第一半导体芯片103的安装区域设置多个基板连接电极103。尽管对基板连接电极113的平面配置没有特别限制，但是使该平面配置为如将在下面说明的图6中所示的矩形栅格形状。
如下面参考图7描述的，基板连接电极113是用于获得到层叠在第一半导体芯片103之上的封装的电连接的电极。因此，从封装基板101的芯片安装表面起的基板连接电极113的高度大于芯片安装区域的高度。也即，基板连接电极113的高度大于从封装基板101的芯片安装表面直至第一半导体芯片103的元件形成表面的相反表面(上表面)的高度。
在这个实例中，可以使用前述的在第一实施例中作为凸块电极109或外部连接电极111的材料，来作为基板连接电极113的材料。
此外，尽管对第一半导体芯片的功能没有特别限制，但是该第一半导体芯片可以由半导体芯片组成，该半导体芯片包括例如CPU(中央处理单元)或逻辑电路并且作为功能部分，作为主要部分，即所谓的控制便携终端设备的功能或指令的逻辑部分。在这种情况下，通过基板连接电极113连接的半导体芯片和具有例如存储功能等的半导体封装可以连接起来。
现在说明制造半导体装置110的方法。可以遵照制造半导体装置100的方法来制造半导体装置110。
图6是用于说明制造图4和5所示的半导体装置110的方法的平面图。
如图6所示，通过倒装芯片焊接将多个第一半导体芯片103连接到复合基板131的预定区域。此外，下填充树脂105(图6中未示出)填充在第一半导体芯片103和复合基板131之间的间隙内。
之后，沿位于复合基板131的芯片安装表面上的各个封装基板101的外围安装多个基板连接电极113。例如，在使基板连接电极113是焊料凸块的情况下，那些基板连接电极113可以通过回流工艺来形成。
此外，将用作外围层107的液态树脂滴到复合基板131的芯片安装表面上，热固化这种树脂来形成外围层107。在该实施例中，也调节树脂的供应量以便保持关系式h2>h1。
应当注意，在下填充树脂105和外围层107由相同的材料组成的情况下，可以在安装了第一半导体芯片103后提供液态树脂从而通过共同执行的工艺来形成下填充树脂105和外围层107之后，形成基板连接电极113而不提供下填充树脂105。
之后，与第一实施例类似，沿划片道109切割复合基板131，以便将其分割成各个封装基板101，每个封装基板具有侧表面133。此外，在每个封装基板101的相反表面上形成外部连接电极111。
通过上述工序，提供了图4和5所示的半导体装置110。
应当注意，可以形成图4和5所示的半导体装置110之后进一步在基板连接电极113的上部层叠半导体封装或半导体芯片，即半导体元件。
图7是示出了这种半导体装置的结构的截面图。此外，图8是示出图7所示的半导体装置的结构的平面图。在图8中，没有示出封装基板101、凸块电极109和外部连接电极111。
在图7中，在图4和5所示的半导体装置110的基板连接电极113上设置第二半导体元件(半导体封装115)。半导体封装115指的是其中将用于外部端子引出的布线元件等，例如插入件、布线基板、引线框等，加到前述半导体芯片的封装，并且指的是包括具有保护外壳例如模制保护外壳等的封装或者没有保护外壳的封装。提供半导体封装115使得半导体封装115面对封装基板101的芯片安装表面。此外，第一半导体芯片103设置在封装基板101和半导体封装115之间。
应当注意，尽管没有示出，但是半导体芯片可以设置在基板连接电极113上，替代前述的半导体封装115。
在本实施例中，在封装基板101的芯片安装表面上，提供有多个基板连接电极113，其用作到层叠在其上部的半导体装置的端子连接。但是，在封装基板101的芯片安装表面上，基本上其整个表面，除了基板连接电极113和凸块电极109的连接部分之外，都被下填充树脂105和外围层107涂覆。因此，在本实施例中，也可以提供与第一实施例类似的优点/效果。
此外，在本实施例中，通过外围层107的缩应力减少了封装基板101的翘曲。因此，可以提高在用于提供图7所示的结构的封装层叠过程中的成品率。此外，在层叠之前将半导体装置110(图4和5)安装在安装板上后提供封装层叠结构(图7)的情况下，由于通过外围层107的缩应力减少了封装基板101的翘曲量，所以用于提供图7所示的结构的层叠封装的安装过程变得容易。
此外，也在本实施例中，提供对于外围层107的高度满足关系式h2>h1的结构，使得随着到封装端的距离变大，在高度(厚度)方向的变化量能够变大。因此，能够吸收基于在封装层叠之后发生在上和下封装之间的热膨胀系数差异而引起的位移差。因此可以实现在基板连接电极113断裂之前较长的寿命。
此外，提供了对于外围层107满足关系式h2>h1的结构，使得与选择关系式h1＝h2的情况相比，从基板连接电极113的外围层107暴露的体积变得较大。因此，在层叠半导体封装115中，用于连接的电极的体积变大。因此，封装层叠过程中的成品率得以提高。
此外，在本实施例中，层叠在封装基板101上的半导体封装115的附着高度不会受到提供外围层107的影响。因此，不存在由于提供外围层107而导致的该装置的整体高度的增加。因此，在实现该装置整体的小型化方面，提供了一种更合适的结构。
(第三实施例)
尽管在第二实施例中示出了半导体封装115或半导体芯片，即半导体元件，安装在基板连接电极113的结构(图7)，但也可以将任何其它布线基板安装在基板连接电极113上。在本实施例中，示出这种结构的实例。
图9是示出本实施例的半导体装置的结构的截面图。
图9所示的半导体装置在基本结构上与图7所示的半导体装置类似，但是与后者的不同之处在于在基板连接电极113上提供第二布线基板(插入件117)。
提供用作第二布线基板的插入件117，使得插入件117面对封装基板101的芯片安装表面。插入件117是用于电连接封装基板101和在插入件117之上的半导体元件或电子元件等的连接基板，并且其包括基板和设置该基板内的穿透的电极结构。该基板可以被构成为绝缘树脂基板，例如有机树脂，或者可以由具有绝缘特性的硅基板组成。
应当注意，这里所指的第二布线基板可以是这样的基板，其包括仅在基板表面层上的布线层和端子连接电极。
此外，对插入件117的厚度没有特别限制，但是从实现装置整体薄形结构的角度，使其为200μm或更小。此外，从进一步充分确保插入件117的强度的角度，使插入件117的厚度为50μm或更大。
此外，在图9中，示出了插入件117和封装基板101具有基本上相同的形状，并且第一半导体芯片103设置在插入件117和封装基板101之间的情况。然而，对插入件117的平面形状和尺寸没有特别限制。此外，如这里所示的，插入件117和封装基板101的平面形状不限于正方形，也可以是矩形。
在图9中，通过倒装芯片焊接将第三半导体元件(第三半导体元件122)连接到插入件117的上表面(即面对封装基板101的表面)的相反表面。尽管在本实施例中示出其中一个电子元件和两个半导体芯片安装在插入件117的上表面上的实例，但是可以将任意数量和种类的半导体芯片、半导体封装或者电子元件，例如电容器、线圈和电阻器等，安装在插入件117上。尽管没有作特别限制，但是典型地，使用芯片状的电子元件125。
在本实例中，第二半导体元件121和第三半导体元件122通过多个基板连接电极119安装在插入件117的面对封装基板101的表面的相反表面上，即插入件117的上表面上。此外，电子元件125例如电容器等通过焊料123等连接到插入件117的上表面。
此外，根据半导体芯片的形状或半导体封装的形状等，以需要的形式提供第二和第三半导体元件121和122。
这里，例如，第二半导体元件121可以由存储器例如DRAM等构成，而第三半导体元件122可以由非易失性存储器例如闪存等构成。此外，可以使用芯片电容器作为安装在其间的电子元件125。在这种情况下，第一半导体芯片103可以用作例如逻辑部分、CPU部分和/或与便携式终端设备的微型计算机类似的部分，并且插入件117上的存储部分可以按照情况要求而改变，因此使得能够实现作为半导体装置整体的长期维护的功能。
此外在本实施例中，由于与上述实施例类似，抑制了封装基板101的翘曲，所以在布线基板例如插入件117等层叠在基板连接电极113上，并且预定半导体芯片或封装进一步安装在布线基板例如插入件117等上的情况下，也能够有效地抑制在层叠过程中的成品率的降低。
应当注意，布线基板可以是其中在核心层的两个表面上进行布线的双面布线基板，或者是薄形层叠布线基板等。此外，布线基板可以是硅插入件等。布线基板的材料可以由金属导电体、有机树脂或硅等构成。
此外，尽管图9中示出了其中第二半导体元件121、电子元件125和第三半导体元件122设置在相同的截面上的结构，但是这些组件的平面配置可以是如图10所示的。图10是示出本实施例的半导体装置的顶视图。在图10中，示出了在插入件117之上的一层或多层，并且图9中的元件的一部分或多个部分没有示出。
(第四实施例)
尽管在上述实施例中，芯片安装表面的相反表面是向安装板的安装表面，向安装板的安装表面和芯片安装表面可以互相相平。在本实施例中，示出了这种结构的实例。
图11是示出本实施例的半导体装置的结构的截面图。
在图11中，封装基板101的芯片安装表面是面对其上安装封装基板101的安装板(未示出)的表面。第一半导体芯片103设置在封装基板101的向安装板上的安装表面上，并且第一半导体芯片103设置在封装基板101和安装板(未示出)之间。
此外，在封装基板101的下表面即芯片安装表面上，与第二实施例(图4)类似，提供第一半导体芯片103、下填充树脂105、外围层107和凸块电极109。应当注意，在图4中的半导体装置110中，用于连接到半导体封装115等的基板连接电极113设置在外围层107内，而在本实施例中，要连接到安装板的外部连接电极135嵌入在外围层107内。封装基板101通过外部连接电极135连接到安装板(未示出)，例如母板。
外部连接电极135的高度大于从封装基板101的芯片安装表面直至第一半导体芯片103的元件形成表面的背侧(下表面)的高度。
此外，在本实施例中，多个基板连接电极127设置在封装基板101的上表面上，即芯片安装表面的背面，并且第二半导体元件121、电子元件125和第三半导体元件122以它们在平面内线性设置的状态安装在基板连接电极127上。此外，电子元件通过焊料123连接到封装基板101的安装表面的背侧。
在本实施例中，由于抑制了封装基板101的翘曲，所以也可以提供与上述实施例类似的优点/效果。
应当注意，尽管图11示出了其中第二半导体元件121、电子元件125和第三半导体元件122设置在同一截面内的结构，但是在本实施例中，第二半导体元件121、电子元件125和第三半导体元件122的平面配置也可以以与第三实施例相同的方式如图10中所示地布置。
尽管已经参考附图描述了本发明的实施例，但这些实施例是本发明的示意性实施例，并且因此可以采用除了上述以外的各种结构。
尽管在上述实施例中示出了例如其中用于涂覆封装基板101的芯片安装表面的树脂层包括下填充树脂105和外围层107的情况，但是该树脂层可以由相同的材料构成。此外，外围层107可以由一种树脂形成，或者可以由多种树脂形成。
此外，对设置在封装基板101上的电极(未示出)和设置在第一半导体芯片103上的电极(未示出)的连接方法没有特别限制。例如，这种连接方法可以由通过焊料的合金连接、Au和Au的金属性连接、Au和焊料的合金连接、基于金属之间的接触的连接以及通过导电粘结剂连接电极的方法中的任一来实现。
此外，电极之间的电连接方法可以通过例如热处理来实现。此外，可以组合使用加热和加荷载，或者组合使用加热、加荷载和超声波。
此外，尽管在上述实施例中主要示出了其中包括封装基板101的基板、以及包括第一半导体芯片103的半导体元件的平面形状是正方形的情况，但这些平面形状不限于正方形，而是可以是矩形、其它方形或者其它形状。

Claims (18)

1.一种半导体装置，包括：
第一布线基板；
第一半导体元件，其通过倒装芯片焊接安装在该第一布线基板的元件安装表面上；以及
树脂层，其基本上涂覆了包括其中安装该第一半导体元件的区域的该第一布线基板的整个元件安装表面，
其中该第一半导体元件具有两个相反的表面，一个表面面对该第一布线基板的元件安装表面，另一个表面则没有涂覆树脂层。
2.如权利要求1所述的半导体装置，其中该第一布线基板的侧表面和具有预定厚度的该树脂层暴露在该半导体装置的侧表面上。
3.如权利要求2所述的半导体装置，其中在该半导体装置内的该树脂层的厚度比半导体装置端部的厚度厚。
4.如权利要求1所述的半导体装置，其中该第一布线基板的材料是树脂。
5.如权利要求1所述的半导体装置，进一步包括设置在该第一布线基板的元件安装表面上的凸块电极，凸块电极设置在该第一半导体元件的外围，
其中该凸块电极的一部分嵌入在该树脂层中。
6.如权利要求5所述的半导体装置，进一步包括：
通过凸块电极安装在该第一布线基板的元件安装表面上的第二半导体元件，
其中该第一半导体元件设置在该第一布线基板和第二半导体元件之间。
7.如权利要求5所述的半导体装置，进一步包括：
第二布线基板，其通过凸块电极安装在该第一布线基板的元件安装表面上，该第一半导体元件设置在该第一布线基板和第二布线基板之间；以及
第三半导体元件，
其中该第二布线基板具有两个相反的表面，一个表面面对该第一半导体元件，而另一个表面具有通过倒转芯片焊接安装在其上的第三半导体元件。
8.如权利要求5所述的半导体装置，进一步包括：
安装板，其上安装有该第一布线基板，
其中该第一布线基板的元件安装表面面对该安装板，该凸块电极是连接到该安装板的电极，并且该第一半导体元件设置在该第一布线基板和安装板之间。
9.如权利要求1所述的半导体装置，
其中该第一半导体元件包括半导体芯片和插入件基板，并且该半导体芯片通过该插入件基板连接在该第一布线基板的元件安装表面上。
10.如权利要求1所述的半导体装置，
其中该树脂层包括：
第一树脂，其设置在其中安装该第一半导体元件的区域内；以及
第二树脂，其设置在该第一树脂的外围。
11.如权利要求1所述的半导体装置，其中在该第一布线基板的整个元件安装表面上该树脂层由相同的材料构成。
12.如权利要求1所述的半导体装置，
其中该第一布线基板的厚度是0.56mm或更小。
13.如权利要求1所述的半导体装置，
其中该树脂层的热膨胀系数比该第一布线基板的热膨胀系数大。
14.一种半导体装置，包括：
布线基板，其具有芯片安装区域和围绕该芯片安装区域的外围区域；
半导体芯片，其安装在芯片安装区域上；以及
外部树脂，其涂覆该布线基板的外围区域。
15.如权利要求14所述的半导体装置，进一步包括：
插入在该半导体芯片和芯片安装区域之间的下填充树脂。
16.如权利要求14所述的半导体装置，其中该半导体芯片具有面对芯片安装区域的第一主表面和与该第一主表面相反的第二主表面，该半导体芯片的第二主表面没有涂覆外部树脂。
17.如权利要求14所述的半导体装置，其中该外部树脂以不均匀的厚度涂覆该外围区域。
18.如权利要求17所述的半导体装置，其中接近芯片安装区域的一部分外部树脂的厚度比远离芯片安装区域的一部分外部树脂的厚度大。
CNA2007101537076A 2006-09-14 2007-09-14 包括元件安装表面被树脂层涂覆的布线基板的半导体装置 Pending CN101145545A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006249559 2006-09-14
JP2006249559A JP2008071953A (ja) 2006-09-14 2006-09-14 半導体装置

Publications (1)

Publication Number Publication Date
CN101145545A true CN101145545A (zh) 2008-03-19

Family

ID=39207947

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101537076A Pending CN101145545A (zh) 2006-09-14 2007-09-14 包括元件安装表面被树脂层涂覆的布线基板的半导体装置

Country Status (3)

Country Link
US (1) US20080251913A1 (zh)
JP (1) JP2008071953A (zh)
CN (1) CN101145545A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134436A (zh) * 2016-02-26 2017-09-05 意法半导体(格勒诺布尔2)公司 包括局部具有较小厚度的包封块的电子器件
CN108321142A (zh) * 2013-07-26 2018-07-24 日月光半导体制造股份有限公司 半导体封装件及其的制造方法
CN110379798A (zh) * 2018-04-12 2019-10-25 爱思开海力士有限公司 芯片层叠封装
TWI677071B (zh) * 2017-01-18 2019-11-11 日商 Tdk 股份有限公司 電子零件搭載封裝體
CN112530880A (zh) * 2019-09-17 2021-03-19 铠侠股份有限公司 半导体装置及半导体装置的制造方法
CN113270375A (zh) * 2020-02-17 2021-08-17 铠侠股份有限公司 半导体装置及其制造方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
JP2009141169A (ja) * 2007-12-07 2009-06-25 Shinko Electric Ind Co Ltd 半導体装置
US8178978B2 (en) 2008-03-12 2012-05-15 Vertical Circuits, Inc. Support mounted electrically interconnected die assembly
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US9947605B2 (en) * 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
JP5504507B2 (ja) * 2008-10-20 2014-05-28 国立大学法人 東京大学 集積回路装置
US20100120199A1 (en) * 2008-11-07 2010-05-13 Bok Sim Lim Stacked package-on-package semiconductor device and methods of fabricating thereof
JP5490425B2 (ja) * 2009-02-26 2014-05-14 ラピスセミコンダクタ株式会社 半導体チップの電気特性測定方法
JP5561460B2 (ja) 2009-06-03 2014-07-30 新光電気工業株式会社 配線基板および配線基板の製造方法
JP5963671B2 (ja) 2009-06-26 2016-08-03 インヴェンサス・コーポレーション ジグザクの構成でスタックされたダイに関する電気的相互接続
US20110062599A1 (en) * 2009-09-17 2011-03-17 Joon Dong Kim Integrated circuit packaging system with package stacking and method of manufacture thereof
JP5250524B2 (ja) * 2009-10-14 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) * 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
JP5271886B2 (ja) * 2009-12-08 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
US8497575B2 (en) * 2010-02-22 2013-07-30 Stats Chippac Ltd. Semiconductor packaging system with an aligned interconnect and method of manufacture thereof
KR101817159B1 (ko) 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
JP2012204631A (ja) 2011-03-25 2012-10-22 Fujitsu Semiconductor Ltd 半導体装置、半導体装置の製造方法及び電子装置
KR20130007049A (ko) * 2011-06-28 2013-01-18 삼성전자주식회사 쓰루 실리콘 비아를 이용한 패키지 온 패키지
JP2013120838A (ja) * 2011-12-07 2013-06-17 Elpida Memory Inc 半導体装置及び半導体チップ
JP2013183002A (ja) * 2012-03-01 2013-09-12 Ibiden Co Ltd 電子部品
KR101923535B1 (ko) * 2012-06-28 2018-12-03 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US9349663B2 (en) * 2012-06-29 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package-on-package structure having polymer-based material for warpage control
US9589913B1 (en) * 2013-03-29 2017-03-07 Rockwell Collins, Inc. Flip chip stacking utilizing interposer
KR102107961B1 (ko) * 2013-11-14 2020-05-28 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
US10319607B2 (en) * 2014-08-22 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with organic interposer
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
KR102324628B1 (ko) 2015-07-24 2021-11-10 삼성전자주식회사 솔리드 스테이트 드라이브 패키지 및 이를 포함하는 데이터 저장 시스템
US9917038B1 (en) 2015-11-10 2018-03-13 Utac Headquarters Pte Ltd Semiconductor package with multiple molding routing layers and a method of manufacturing the same
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
JP7196936B2 (ja) * 2018-12-10 2022-12-27 凸版印刷株式会社 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
US11916003B2 (en) * 2019-09-18 2024-02-27 Intel Corporation Varied ball ball-grid-array (BGA) packages
KR20220075507A (ko) * 2020-11-30 2022-06-08 삼성전자주식회사 고 전도 층을 갖는 반도체 패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194930A (en) * 1991-09-16 1993-03-16 International Business Machines Dielectric composition and solder interconnection structure for its use
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US6225704B1 (en) * 1999-02-12 2001-05-01 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
DE102004036909B4 (de) * 2004-07-29 2007-04-05 Infineon Technologies Ag Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321142A (zh) * 2013-07-26 2018-07-24 日月光半导体制造股份有限公司 半导体封装件及其的制造方法
CN108321142B (zh) * 2013-07-26 2020-08-28 日月光半导体制造股份有限公司 半导体封装件及其的制造方法
CN107134436A (zh) * 2016-02-26 2017-09-05 意法半导体(格勒诺布尔2)公司 包括局部具有较小厚度的包封块的电子器件
CN107134436B (zh) * 2016-02-26 2020-08-04 意法半导体(格勒诺布尔2)公司 包括局部具有较小厚度的包封块的电子器件
TWI677071B (zh) * 2017-01-18 2019-11-11 日商 Tdk 股份有限公司 電子零件搭載封裝體
CN110379798A (zh) * 2018-04-12 2019-10-25 爱思开海力士有限公司 芯片层叠封装
CN110379798B (zh) * 2018-04-12 2023-06-13 爱思开海力士有限公司 芯片层叠封装
CN112530880A (zh) * 2019-09-17 2021-03-19 铠侠股份有限公司 半导体装置及半导体装置的制造方法
US11894358B2 (en) 2019-09-17 2024-02-06 Kioxia Corporation Semiconductor device and manufacturing method thereof
CN112530880B (zh) * 2019-09-17 2024-02-09 铠侠股份有限公司 半导体装置及半导体装置的制造方法
CN113270375A (zh) * 2020-02-17 2021-08-17 铠侠股份有限公司 半导体装置及其制造方法
CN113270375B (zh) * 2020-02-17 2024-02-09 铠侠股份有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP2008071953A (ja) 2008-03-27
US20080251913A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
CN101145545A (zh) 包括元件安装表面被树脂层涂覆的布线基板的半导体装置
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US8274143B2 (en) Semiconductor device, method of forming the same, and electronic device
US6897552B2 (en) Semiconductor device wherein chips are stacked to have a fine pitch structure
KR101302640B1 (ko) 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법
US20080157329A1 (en) Electronic component contained substrate
CN108292656B (zh) 半导体模块
US8710642B2 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
US11444054B2 (en) Semiconductor element mounting structure, and combination of semiconductor element and substrate
JP2008288489A (ja) チップ内蔵基板の製造方法
KR101712459B1 (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
CN102714195A (zh) 半导体装置
US20110316150A1 (en) Semiconductor package and method for manufacturing semiconductor package
US9748157B1 (en) Integrated circuit packaging system with joint assembly and method of manufacture thereof
KR101847162B1 (ko) 반도체 패키지 및 그 제조방법
CN107342237B (zh) 制造半导体封装件的方法和制造PoP半导体装置的方法
JP4435187B2 (ja) 積層型半導体装置
JP2013149876A (ja) パッケージオンパッケージ型半導体装置およびパッケージオンパッケージ型半導体装置の製造方法
JP4324773B2 (ja) 半導体装置の製造方法
KR20050033606A (ko) 음의 부피 팽창특성을 갖는 무연 전기 접속기
KR100876864B1 (ko) 양방향 입출력 단자를 갖는 반도체 패키지 및 그 제조 방법
CN111403302A (zh) 嵌入式芯片封装方法
CN100539102C (zh) 电路板嵌埋有半导体芯片的电性连接结构
JP2009016738A (ja) 半導体装置
JP2008235492A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080319