CN101866889A - 无基板芯片封装及其制造方法 - Google Patents

无基板芯片封装及其制造方法 Download PDF

Info

Publication number
CN101866889A
CN101866889A CN 200910132830 CN200910132830A CN101866889A CN 101866889 A CN101866889 A CN 101866889A CN 200910132830 CN200910132830 CN 200910132830 CN 200910132830 A CN200910132830 A CN 200910132830A CN 101866889 A CN101866889 A CN 101866889A
Authority
CN
China
Prior art keywords
metallic plate
chip
recess
contacts
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200910132830
Other languages
English (en)
Other versions
CN101866889B (zh
Inventor
周世文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to CN 200910132830 priority Critical patent/CN101866889B/zh
Publication of CN101866889A publication Critical patent/CN101866889A/zh
Application granted granted Critical
Publication of CN101866889B publication Critical patent/CN101866889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本发明揭示一种无基板芯片封装及其制造方法，此无基板封装包含一图案化线路层、多个连接柱、多个第二接点、一芯片、一粘胶层、多个金属导线及一封装胶体。该一图案化线路层包含多个接垫、多个第一接点及多个连接至少一该接垫与至少一该第一接点的连接线。该多个连接柱设置于该图案化线路层的至少一该第一接点上。该多个第二接点设置于至少一该连接柱上。该芯片包含一有源面及多个设置于有源面上的焊垫。该粘胶层粘着结合于该芯片的有源面及该图案化线路层之间。该多个金属导线电性连接该芯片的焊垫及该多个第二接点。该封装胶体至少覆盖该芯片、该图案化线路层、该多个连接柱、该多个第二接点及该多个金属导线的一部分。

Description

无基板芯片封装及其制造方法
技术领域
本发明是关于一种无基板芯片封装及其制造方法，特别是关于一种移除基板的芯片封装及其制造方法。
背景技术
基板系现有封装技术中用来承载晶粒的载体，并且电性连接至晶粒的焊垫(bonding pad)。除了基板的厚度会使得封装件的整体厚度增加，另外电气特性(electrical characteristics)也会受到基板的电路层布置的影响。亦即传递电气信号的路径会太长而电阻增加。
此外，基板的绝缘层多为导热不佳的高分子材料，例如：环氧树脂及聚亚醯胺(polyimide)，因此会影响封装件的散热。
此外，基板的膨胀系数均和封装胶体不同或不匹配。因此当受到温升后，例如：加热固化或回焊(reflow)，会在二者的结合界面间产生残留应力，甚至因应力产生裂缝的破坏。
近来电子封装领域的发展趋势，多要求电子封装件能够轻、薄、短、小。为满足此一需求，或可采取晶片级封装技术将外部电路及I/O接点直接形成在芯片上，但相对制造成本就会增高很多。为此本发明提出一种封装结构，不但能符合电子封装领域的发展趋势，而且也是采成本较低的制程制造。
发明内容
本发明的一范例是提供一种无基板芯片封装及其制造方法，借由一般电路板的制程就能完成无基板的芯片封装，因此制造成本低廉。
本发明的一范例是提供一种整体厚度薄的芯片封装结构。借由一暂时金属板完成前半部份的制程，再将暂时金属板以蚀刻去除，如此就能得到无基板的薄型芯片封装件。
综上所述，本发明揭露一种无基板芯片封装，其包含一图案化线路层、多个连接柱、多个第二接点、一芯片、一粘胶层、多个金属导线及封装胶体。该图案化线路层包含多个接垫、多个第一接点及多个连接至少一该接垫与至少一该第一接点的连接线。该多个连接柱设置于图案化线路层的至少一该第一接点上。该多个第二接点设置于至少一该连接柱上。该芯片包含一有源面及多个设置于有源面上的焊垫。该粘胶层粘着结合于该芯片的有源面及图案化线路层之间。该多个金属导线电性连接该芯片的焊垫及该多个第二接点。该封装胶体至少覆盖该芯片、该图案化线路层、该多个连接柱、该多个第二接点及该多个金属导线的一部份。
本发明另揭露一种无基板芯片封装的制造方法，其包含下列步骤：提供一金属板，其包含一第一表面及一第二表面，其中该第一表面具有多个第一凸部、多个第一凹部及至少一第二凹部，又该第二表面上具有一对应第二凹部的第三凹部，该第三凹部中具一与该第二凹部相连通的通孔；形成多个接垫及多个第一接点于该金属板上的多个第一凸部与第二凹部上，其中该至少一接垫与至少第一接点彼此连接；形成多个第二接点于该第三凹部上；提供一芯片，其具有一有源面，及多个设置于有源面上的焊垫，并粘置该芯片于该金属板的第一表面上，及借由该金属板的通孔曝露出该芯片的有源面的焊垫；借由多个金属导线穿过该金属板的通孔电性连接该有源面的焊垫及该多个第二接点；以封装胶体覆盖该芯片、该金属板的第一表面及该多个金属导线；以及选择性蚀刻该金属板的第二表面直至该多个接垫露出。
本发明另揭露一种无基板芯片封装的制造方法，其包含下列步骤：提供一金属板，其包含一第一表面及一第二表面，又该第二表面上具有一凹部，该凹部中具一和该第一表面相接的通孔；形成多个接垫及多个第一接点于该金属板的该第一表面，其中该至少一接垫与至少第一接点彼此连接；形成多个第二接点于该凹部上；提供一芯片，其具有一有源面，及多个设置于有源面上的焊垫，并粘置该芯片于该金属板的第一表面上，及借由该金属板的通孔曝露出该芯片的有源面的焊垫；借由多个金属导线穿过该金属板的通孔电性连接该有源面的焊垫及该多个第二接点；以封装胶体覆盖该芯片、该金属板的第一表面及该多个金属导线；以及选择性蚀刻该金属板的第二表面直至该多个接垫露出。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1A～1E是本发明一实施例的无基板芯片封装制造方法的示意图；
图2是图1D中尚未固定多个锡球的无基板芯片封装的仰视图；
图3是本发明一实施例的无基板芯片封装件的剖面示意图；以及
图4A～4E是本发明另一实施例的无基板芯片封装制造方法的示意图。
主要元件符号说明：
10     无基板芯片封装
11     图案化线路层
111    接垫
112    第一接点
113    连接线
12     芯片
121    有源面
122    焊垫
13     第二接点
14     连接柱
141    通孔
15     粘胶层
16     金属导线
17     锡球
18     金属板
181    第一表面
1811   第一凸部
1812   第二表面
1813   第二凹部
182    第二表面
1821   第三凹部
19     封装胶体
40     无基板芯片封装
41     图案化线路层
411    接垫
412    第一接点
413    连接线
42     芯片
421    有源面
422    焊垫
43     第二接点
44     连接柱
441    通孔
45     粘胶层
46     金属导线
47     锡球
48     金属板
481    第一表面
4812   第二表面
482    第二表面
4821   凹部
49     封装胶体
具体实施方式
图1A～1E是本发明一实施例的无基板芯片封装制造方法的示意图。如图1A所示，提供一金属板18，其包含一第一表面181及一第二表面182。于此实施例中，该第一表面181具有多个第一凸部1811、第一凹部1812及至少一第二凹部1813。但是于其他实施例中，该第一表面181不需要设有该第一凸部1811、第一凹部1812及第二凹部1813，亦即第一表面181仍维持一完整的平面。又该第二表面182上具有一对应第二凹部1813的第三凹部1821，该第三凹部1821中具有一与该第二凹部1813相连通的通孔141。该第一凹部1812、第二凹部1813、第三凹部1821及通孔141可借由蚀刻制程形成于原本为平板状的金属板18上。该金属板18可以是铜、铁或铝的金属材料。
参见图1A，于此实施例中，继续形成多个接垫111于该金属板18上的多个第一凸部1811，及形成多个第一接点112于该金属板18上的第二凹部1813上，例如：以镀金的电镀(或喷印、印刷等制程)制程形成接垫111及第一接点112于铜材的金属板18上，或者电镀(或喷印、印刷等制程)钯、银、镍金合金或锡铅合金等焊接性较佳的金属材料。但是于前述其他实施例中，该多个接垫111可以直接形成于一完整平面的第一表面181上，因此该多个接垫111是凸设于该第一表面181。接着，于该多个第一凹部1812及该第二凹部1813内形成多个连接线113，如此使得该至少一接垫111与至少第一接点112彼此相连接。该连接线113也可采用电镀方式形成。相似地，形成多个第二接点13于该第三凹部1821上，亦即于第三凹部1821的四周底面电镀多个第二接点13，例如：电镀金、钯、银、镍金合金或锡铅合金。该多个接垫111、多个第一接点112及多个连接线113构成图案化线路层11。
如图1B所示，提供一芯片12，其具有一有源面121及多个设置于有源面121上的焊垫122。并借由一粘胶层15粘置该芯片12于该金属板18的第一表面181上，且该金属板18的通孔141使该芯片12的有源面121的焊垫122露出。经过通孔141可以完成焊垫122和该多个第二接点13间电性连接，亦即借由多个金属导线16穿过金属板18的通孔141，从而电性连接该有源面121的焊垫122及该多个第二接点13。该粘胶层15可以借由涂布或印刷等方式覆盖于金属板18的第一表面181上对应于芯片12的有源面121处，亦即覆盖于第一表面181上有有源面121叠置的区域。
为保护芯片12及金属导线16不受外力破坏，可以封装胶体19覆盖该芯片12、该金属板18的第一表面181及该多个金属导线16，参见图1C。该封装胶体19可采转注模(transfer molding)或压缩模(Compression molding)方式填充于第二凹部1813、通孔141及第三凹部1821内，及覆盖该芯片12的背面及该金属板18的第一表面181上。
由于金属板18的第二表面182除第三凹部1821为凹入部分，其他部分均为一平坦的板面。于模封(molding)时，可使用常用的平底下模具抵靠于第二表面182的平坦部分，并使封装胶体19充填于第三凹部1821中，无需另外制作专用模具，就能大幅节省成本。
如图1D所示，借由蚀刻制程将大部份金属板18移除，仅留下位于多个第一接点112及多个第二接点13间的多个连接柱14。亦即，选择性蚀刻该金属板18的第二表面182直至该多个接垫11露出，且连接线113及第一接点112也会露出。
如图1E所示，于该多个接垫111表面分别固定多个锡球17，如此无基板芯片封装10就具有外部I/O接点，并可供焊接于其他电路板上。锡球17的最底处可较封装胶体19的下表面更低，如此有利于焊接至平板状的电路板。
图2是图1D中尚未固定多个锡球17的无基板芯片封装的仰视图。如图所示，该封装胶体19环绕图案化线路层11，又可清楚见到该图案化线路层11包含多个接垫111、多个第一接点112及多个连接至少一该接垫111与至少一连接该第一接点112的连接线113。两个区域的粘胶层15也因金属板18的移除而露出，当然该粘胶层15也以加热而固化。中间长条状的封装胶体19将多个金属导线16及第二接点13覆盖并保护。图1A～1E中的截面图是对应至图2中A-A剖面线。
图3是本发明一实施例的无基板芯片封装件的剖面示意图。无基板芯片封装10包含一图案化线路层11、多个连接柱14、多个第二接点13、一芯片12、一粘胶层15、多个金属导线16及一封装胶体19。该一图案化线路层11包含多个接垫111、多个第一接点112及多个连接至少一该接垫111与至少一该第一接点112的连接线113。该多个连接柱14设置于该图案化线路层11的至少一该第一接点上112。该多个第二接点13设置于至少一该连接柱14上。该芯片12包含一有源面121及多个设置于有源面121上的焊垫122。该粘胶层15粘着结合于该芯片12的有源面121及该图案化线路层11之间。该多个金属导线16电性连接该芯片12的焊垫122及该多个第二接点13。该封装胶体19至少覆盖该芯片12、该图案化线路层11、该多个连接柱14、该多个第二接点13及该多个金属导线16的一部份。该封装胶体19底部设置有多个凹穴(未标号)，且该多个接垫111系分别位于该封装胶体19的多个凹穴内。
图4A～4E是本发明另一实施例的无基板芯片封装制造方法的示意图。如图4A所示，提供一金属板48，其包含一第一表面481及一第二表面482。又该第二表面482中央上具有一凹部4821，该凹部4821中具有一与该第一表面481相连通的通孔441。该凹部4821及通孔441可借由蚀刻制程形成于原本为平板状的金属板48上。该金属板48可以是铜、铁或铝的金属材料。
参见图4A，于此实施例中，继续形成多个接垫411于该金属板48的第一表面481，及形成多个第一接点412于该金属板48的第一表面481上邻接通孔441处，例如：以镀金的电镀(或喷印、印刷等制程)制程形成接垫411及第一接点412于铜材的金属板48上，或者电镀(或喷印、印刷等制程)钯、银、镍金合金或锡铅合金等焊接性较佳的金属材料。然于前述其他实施例中，该多个接垫411可以直接形成于一完整平面的第一表面481上，因此该多个接垫411系凸设于该第一表面481。接着，于该多个接垫411及该多个第一接点412间形成多个连接线413，如此使得该至少一接垫411与至少第一接点412彼此相连接。该连接线413也可采用电镀方式形成。相似地，形成多个第二接点43于该凹部4821上，亦即于凹部4821的四周底面电镀多个第二接点43，例如：电镀金、钯、银、镍金合金或锡铅合金。该多个接垫411、多个第一接点412及多个连接线413构成图案化线路层41。
如图4B所示，提供一芯片42，其具有一有源面421及多个设置于有源面421上的焊垫422。并借由一粘胶层45粘置该芯片42于该金属板48的第一表面481上，且该金属板48的通孔441使该芯片42的有源面421的焊垫422露出。经过通孔441可以完成焊垫422和该多个第二接点43间电性连接，亦即借由多个金属导线46穿过金属板48的通孔441，从而电性连接该有源面421的焊垫422及该多个第二接点43。该粘胶层45可以借由涂布或印刷等方式覆盖于金属板48的第一表面481上对应于芯片42的有源面421处，亦即覆盖于第一表面481上有有源面421叠置的区域。
为保护芯片42及金属导线46不受外力破坏，可以封装胶体49覆盖该芯片42、该金属板48的第一表面481及该多个金属导线46，参见图4C。该封装胶体49可采转注模(transfer molding)或压缩模(Compression molding)方式填充于通孔441及凹部4821内，及覆盖该芯片42的背面及该金属板48的第一表面481上。
由于金属板48的第二表面482除凹部4821为凹入部分，其他部分均为一平坦的板面。于模封(molding)时，可使用常用的平底下模具抵靠于第二表面482的平坦部分，并使封装胶体49充填于凹部4821中，无需另外制作专用模具，就能大幅节省成本。
如图4D所示，借由蚀刻制程将大部份金属板48移除，仅留下位于多个第一接点412及多个第二接点43间的多个连接柱44。亦即，选择性蚀刻该金属板48的第二表面482直至该多个接垫41露出，且连接线413及第一接点412也会露出。
如图4E所示，于该多个接垫411表面分别固定多个锡球47，如此无基板芯片封装40就具有外部I/O接点，并可供焊接于其他电路板上。
本发明的技术内容及技术特点已揭示如上，然而熟悉本项技术的人士仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为权利要求书所涵盖。

Claims (13)

1.一种无基板芯片封装，包含：
一图案化线路层，包含多个接垫、多个第一接点及多个连接至少一该接垫与至少一该第一接点的连接线；
多个连接柱，设置于图案化线路层的至少一该第一接点上；
多个第二接点，设置于至少一该连接柱上；
一芯片，包含一有源面及多个设置于有源面上的焊垫；
一粘胶层，粘着结合于该芯片的有源面及图案化线路层之间；
多个金属导线，电性连接该芯片的焊垫及该多个第二接点；以及
一封装胶体，至少覆盖该芯片、该图案化线路层、该多个连接柱、该多个第二接点及该多个金属导线的一部份。
2.根据权利要求1的无基板芯片封装，其特征在于，该图案化线路层上多个第一接点是沿该芯片的有源面的多个焊垫周围设置。
3.根据权利要求1的无基板芯片封装，其特征在于，还包含设于该多个接垫表面的多个锡球。
4.根据权利要求1的无基板芯片封装，其特征在于，该封装胶体底部设置有多个凹穴，且该多个接垫是分别位于该封装胶体的多个凹穴内。
5.一种无基板芯片封装的制造方法，包含下列步骤：
提供一金属板，其包含一第一表面及一第二表面，又该第二表面上具有一凹部，该凹部中具一和该第一表面相接的通孔；
形成多个接垫及多个第一接点于该金属板的该第一表面，其中该至少一接垫与至少第一接点彼此连接；
形成多个第二接点于该凹部上；
提供一芯片，其具有一有源面，及多个设置于有源面上的焊垫，并粘置该芯片于该金属板的第一表面上，及借由该金属板的通孔曝露出该芯片的有源面的焊垫；
借由多个金属导线穿过该金属板的通孔电性连接该有源面的焊垫及该多个第二接点；
以封装胶体覆盖该芯片、该金属板的第一表面及该多个金属导线；以及
选择性蚀刻该金属板的第二表面直至该多个接垫露出。
6.根据权利要求5的无基板芯片封装的制造方法，其特征在于，还包含于该多个接垫表面分别固定多个锡球的步骤。
7.根据权利要求5的无基板芯片封装的制造方法，其特征在于，该多个接垫、该多个第一接点及该多个第二接点的材料不同于该金属板的材料。
8.根据权利要求5的无基板芯片封装的制造方法，其特征在于，还包含于该金属板的第一表面上形成多个连接线的步骤，其中各连接线连接至少一该接垫与至少一该第一接点。
9.根据权利要求5的无基板芯片封装的制造方法，其特征在于，该形成多个接垫、多个第一接点及多个第二接点是采用电镀、喷印或印刷方式。
10.根据权利要求5的无基板芯片封装的制造方法，其特征在于，该选择性蚀刻该金属板的步骤中，该选择性蚀刻为蚀刻金属板的第二表面上未被该第二接点覆盖的区域。
11.根据权利要求5的无基板芯片封装的制造方法，其特征在于，在选择性蚀刻该金属板的步骤后是形成有多个连接柱于该第一接点及该多个第二接点间。
12.根据权利要求5的无基板芯片封装的制造方法，其特征在于，该形成多个连接线是采用电镀、喷印或印刷方式形成。
13.一种无基板芯片封装的制造方法，包含下列步骤：
提供一金属板，其包含一第一表面及一第二表面，其中该第一表面具有多个第一凸部、多个第一凹部及至少一第二凹部，又该第二表面上具有一对应该第二凹部的第三凹部，该第三凹部中具有一与该第二凹部相连通的通孔；
形成多个接垫及多个第一接点于该金属板上的多个第一凸部与第二凹部上，其中该至少一接垫与至少第一接点彼此连接；
形成多个第二接点于该第三凹部上；
提供一芯片，其具有一有源面，及多个设置于该有源面上的焊垫，并粘置该芯片于该金属板的第一表面上，及借由该金属板的通孔曝露出该芯片的有源面的焊垫；
借由多个金属导线穿过金属板的通孔电性连接该有源面的焊垫及该多个第二接点；
以封装胶体覆盖该芯片、该金属板的第一表面及该多个金属导线；以及
选择性蚀刻该金属板的第二表面直至该多个接垫露出。
CN 200910132830 2009-04-17 2009-04-17 无基板芯片封装及其制造方法 Active CN101866889B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910132830 CN101866889B (zh) 2009-04-17 2009-04-17 无基板芯片封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910132830 CN101866889B (zh) 2009-04-17 2009-04-17 无基板芯片封装及其制造方法

Publications (2)

Publication Number Publication Date
CN101866889A true CN101866889A (zh) 2010-10-20
CN101866889B CN101866889B (zh) 2012-06-27

Family

ID=42958536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910132830 Active CN101866889B (zh) 2009-04-17 2009-04-17 无基板芯片封装及其制造方法

Country Status (1)

Country Link
CN (1) CN101866889B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104272446B (zh) * 2012-08-30 2016-11-09 松下知识产权经营株式会社 电子部件封装体及其制造方法
CN110349918A (zh) * 2018-04-03 2019-10-18 南茂科技股份有限公司 半导体封装结构及其制造方法
CN111755393A (zh) * 2019-03-26 2020-10-09 力成科技股份有限公司 无基板半导体封装结构及其制法
CN112435980A (zh) * 2020-09-30 2021-03-02 日月光半导体制造股份有限公司 半导体封装装置及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822337B2 (en) * 2002-09-30 2004-11-23 Ultratera Corporation Window-type ball grid array semiconductor package
TWI236115B (en) * 2004-03-18 2005-07-11 United Test Ct Inc Method for fabricating window ball grid array semiconductor package
CN1808702A (zh) * 2005-01-20 2006-07-26 矽品精密工业股份有限公司 半导体封装结构及其制法
TW200824066A (en) * 2006-11-29 2008-06-01 Siliconware Precision Industries Co Ltd Window ball grid array substrate and its semiconductor package and method of fabricating the same
CN101207105A (zh) * 2006-12-20 2008-06-25 矽品精密工业股份有限公司 开窗型球栅阵列基板及其半导体封装件
CN201032631Y (zh) * 2007-03-22 2008-03-05 宏亿国际股份有限公司 一种开窗型田栅阵列半导体封装件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104272446B (zh) * 2012-08-30 2016-11-09 松下知识产权经营株式会社 电子部件封装体及其制造方法
CN110349918A (zh) * 2018-04-03 2019-10-18 南茂科技股份有限公司 半导体封装结构及其制造方法
CN110349918B (zh) * 2018-04-03 2021-03-30 南茂科技股份有限公司 半导体封装结构及其制造方法
CN111755393A (zh) * 2019-03-26 2020-10-09 力成科技股份有限公司 无基板半导体封装结构及其制法
CN112435980A (zh) * 2020-09-30 2021-03-02 日月光半导体制造股份有限公司 半导体封装装置及其制造方法

Also Published As

Publication number Publication date
CN101866889B (zh) 2012-06-27

Similar Documents

Publication Publication Date Title
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
US6198165B1 (en) Semiconductor device
CN100490140C (zh) 双规引线框
US7352058B2 (en) Methods for a multiple die integrated circuit package
US8030135B2 (en) Methods for a multiple die integrated circuit package
CN101375382B (zh) 半导体器件封装及其制造方法
JP5341337B2 (ja) 半導体装置及びその製造方法
US20100270667A1 (en) Semiconductor package with multiple chips and substrate in metal cap
US8022558B2 (en) Semiconductor package with ribbon with metal layers
US6201707B1 (en) Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate
CN101978439B (zh) 具有柔性引线的表面安装贴片型电阻器
CN101866889B (zh) 无基板芯片封装及其制造方法
CN102412225A (zh) Bga半导体封装及其制造方法
TWI387067B (zh) 無基板晶片封裝及其製造方法
CN101625986B (zh) 芯片封装结构制程
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
CN102130085B (zh) 具电性连接结构的半导体封装件及其制法
CN101615607A (zh) 芯片封装结构
CN104112673A (zh) 芯片封装基板及其制作方法
KR100565766B1 (ko) 반도체 칩 패키지 및 그 제조방법
CN101958292A (zh) 印刷电路板、封装件及其制造方法
CN101677069A (zh) 具消耗性金属基核心载体的半导体芯片制造组装方法
JP3147189B2 (ja) リードフレームおよびその製造方法
JP2002151627A (ja) 半導体装置、その製造方法および実装方法
CN101281895A (zh) 电路板嵌埋有半导体芯片的电性连接结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant