CN101207105A - 开窗型球栅阵列基板及其半导体封装件 - Google Patents

开窗型球栅阵列基板及其半导体封装件 Download PDF

Info

Publication number
CN101207105A
CN101207105A CNA2006101692274A CN200610169227A CN101207105A CN 101207105 A CN101207105 A CN 101207105A CN A2006101692274 A CNA2006101692274 A CN A2006101692274A CN 200610169227 A CN200610169227 A CN 200610169227A CN 101207105 A CN101207105 A CN 101207105A
Authority
CN
China
Prior art keywords
grid array
ball grid
type ball
hole
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101692274A
Other languages
English (en)
Inventor
高仪嘉
林政男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNA2006101692274A priority Critical patent/CN101207105A/zh
Publication of CN101207105A publication Critical patent/CN101207105A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明公开了一种开窗型球栅阵列基板及其半导体封装件，该开窗型球栅阵列基板包含有本体及拒焊层，该拒焊层覆盖于该本体表面，且外露出该基板的电性连接部及贯穿通孔，其中在该本体表面的拒焊层中对应该通孔周围形成有槽孔，以将半导体芯片通过一胶粘剂而接置于该基板表面的拒焊层且遮覆该通孔时，可使多余的胶粘剂容置于该槽孔，避免溢流至该基板通孔，甚而溢流至基板另一表面而影响基板的电性连接品质、可靠性及外观，之后再进行打线、封装及植球作业，以制得开窗型球栅阵列半导体封装件。

Description

开窗型球栅阵列基板及其半导体封装件
技术领域
本发明涉及一种球栅阵列(ball grid array，BGA)基板及其半导体封装件，尤其涉及一种开窗型球栅阵列(window BGA，WBGA)基板及其半导体封装件。
背景技术
为符合现今电子产品轻薄短小的发展趋势，同时有效缩小半导体封装件尺寸，业界发展出一种开窗型球栅阵列半导体封装件，其特征在于所使用的基板开设有至少一贯穿的通孔，供芯片以覆盖该通孔的方式接置于基板上，并通过穿过通孔的焊线电性连接至基板。此种封装件的优点是可适用于中央焊垫型(Central-Pad Type)的芯片，如，动态随机存取存储器(Dynamic Random Access Memory，DRAM)，藉以缩短焊线长度、增加电性品质，并得降低封装件的整体厚度。
参阅图1A，即显示一种现有开窗型球栅阵列半导体封装件，如图所示，一半导体芯片11藉胶粘剂12接置于基板10的上表面上且遮覆基板通孔102。该芯片11并藉多条穿通于该通孔102中的焊线13电性连接至基板10的下表面。同时，芯片11与焊线13分别为上封装胶体14及下封装胶体15所包覆，且多个焊球16植设于基板10下表面上未形成有下封装胶体15的区域。相关的技术如美国专利第6,190,943及6,689,638号案所揭示。
再参阅图1B，但是前述现有的开窗型球栅阵列半导体封装件于进行接置芯片作业以将半导体芯片11粘置于基板10时，主要先利用网版印刷方式将一B-stage的胶粘剂涂布于该基板10的上表面，接着将半导体芯片11置于该胶粘剂12上，并通过加热平台17以将该胶粘剂12融熔，并经冷却固化后使半导体芯片11粘着固定于该基板10上；然而由于网版印刷的胶量误差，或涂胶位置精度误差，常易导致于粘置半导体芯片11时，该涂布于基板10上表面的胶粘剂12溢流至该基板通孔102，甚而溢流至基板下表面的焊指(bonding finger)101上，而造成后续焊线作业的品质不性、降低电性传输的稳定度以及造成基板的品质与可靠性不佳等问题。此外，溢胶的现象亦会破坏该基板的平整度，以及基板外观的美观。
因此，如何开发一种可防止溢胶的开窗型球栅阵列基板及其半导体封装件，以提升其电性连接的品质与稳定，同时兼顾该封装件的表面平整及干净外观，为此一相关研发领域所需迫切面对的课题。
发明内容
因此，有鉴于前述及其他问题，本发明的主要目的在于提供一种开窗型球栅阵列基板及其半导体封装件，得以避免于接置芯片时发生溢胶问题。
本发明的另一目的在于提供一种开窗型球栅阵列基板及其半导体封装件，避免用以粘置半导体芯片的胶粘剂因胶量误差或位置精确度误差所导致烘烤时，胶粘剂沿基板通孔溢流至基板焊指上所造成电性及外观品质不佳等问题。
为达成上述及其他目的，本发明揭示一种开窗型球栅阵列基板，包括：本体，该本体具有相对的第一表面及第二表面，且形成有至少一贯穿该第一及第二表面的通孔；电性连接部，设于该本体第二表面；以及拒焊层，覆盖于该本体第一表面及第二表面，且外露出该电性连接部及通孔，其中覆盖于该本体第一表面的拒焊层中对应该通孔周围形成有槽孔。该槽孔作为后续粘置半导体芯片时多余胶粘剂的溢流空间，避免该多余的胶粘剂溢流至通孔，甚而污损基板第二表面的电性连接部。
本发明还揭示一种应用前述开窗型球栅阵列基板所制得的开窗型球栅阵列半导体封装件，包括：基板，该基板具有本体及拒焊层，该本体具有相对的第一及第二表面，该第二表面设有电性连接部，且形成有至少一贯穿该第一及第二表面的通孔，该拒焊层覆盖于该本体第一及第二表面，且外露出该电性连接部及通孔，其中覆盖于该本体第一表面的拒焊层中对应该通孔周围形成有槽孔；半导体芯片，通过一胶粘剂而接置于该基板本体第一表面的拒焊层且遮覆该通孔，其中过多的胶粘剂填充至该槽孔；焊线，穿过该通孔以电性连接该半导体芯片及基板电性连接部；以及封装胶体，包覆该半导体芯片及焊线。
因此，本发明的开窗型球栅阵列基板及其半导体封装件主要是在开窗型球栅阵列基板中对应于形成开窗部的通孔周围形成槽孔，以供于该基板上通过一胶粘剂而接置半导体芯片且遮覆该通孔时，可使多余的胶粘剂流至该通孔周围的槽孔中，亦即藉该槽孔容置过多的胶粘剂，避免胶粘剂溢流至基板通孔，甚而溢流至基板另一表面的电性连接部(焊指)上，而造成后续焊线作业的品质不性、降低电性传输的稳定度、造成基板的品质与可靠性不佳、及影响外观等问题。
附图说明
图1A为现有开窗型球栅阵列半导体封装件的剖面示意图；
图1B为现有开窗型球栅阵列半导体封装件于进行接置芯片作业发生溢胶问题的示意图；
图2A及2B为本发明的开窗型球栅阵列基板第一实施例示意图；
图2C及2D为本发明应用图2A及2B的基板所制成的开窗型球栅阵列半导体封装件及制法的示意图；
图2D’及2D”为对应图2D的不同实施例的上视图；
图2E为本发明的开窗型球栅阵列半导体封装件的示意图；
图3为本发明的开窗型球栅阵列基板第二实施例的示意图；
图4A及4B为本发明的开窗型球栅阵列基板第三实施例的示意图；以及
图5为本发明的开窗型球栅阵列基板第四实施例的示意图。
主要元件符号说明
10基板
102通孔
11芯片
12胶粘剂
13焊线
14，15封装胶体
16焊球
17加热平台
20基板
201本体
201a第一表面
201b第二表面
202通孔
203电性连接部
203a焊指
203b焊球垫
204拒焊层
205槽孔
21半导体芯片
210焊垫
211作用表面
212非作用表面
22胶粘剂
23焊线
24封装胶体
26焊球
30基板
302通孔
305槽孔
40基板
402通孔
405槽孔
50基板
502通孔
505槽孔
L距离
W宽度
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。
第一实施例
参阅图2A及2B为本发明的开窗型球栅阵列基板的平面及剖面示意图。
如图所示，该开窗型球栅阵列基板20包括：本体201，该本体具有相对的第一表面201a及第二表面201b，且形成有至少一贯穿该第一表面201a及第二表面201b的通孔202；电性连接部203，设于该本体第二表面201b，该电性连接部203包括有焊指203a及焊球垫203b，该焊指203a供连接焊线以与半导体芯片电性连接，该焊球垫203b供植设焊球以使半导体芯片藉之电性连接至外部装置；以及拒焊层204，覆盖于该本体第一表面201a及第二表面201b，且外露出该电性连接部203及通孔202，其中覆盖于该本体第一表面201a的拒焊层204中对应该通孔202周围形成有槽孔205，于本实施例中该槽孔205邻接该通孔202。该槽孔205作为后续粘置半导体芯片时多余胶粘剂的溢流空间，避免多余的胶粘剂溢流至通孔202，甚而污损基板第二表面的电性连接部203。
再参阅图2A至2D为本发明的开窗型球栅阵列半导体封装件的制法示意图。
首先，如图2A及2B所示，提供一前述的开窗型球栅阵列基板20。另外本发明的开窗型球栅阵列半导体封装件的制法可针对单一基板或设有多个基板的模块片进行制造过程，先予叙明。
如图2C所示，于该基板本体第一表面的拒焊层204上利用网版印刷方式涂布一B-stage的胶粘剂22。
如图2D所示，将半导体芯片21接置于该胶粘剂22上并进行烘烤制造过程以使该B-stage的胶粘剂22受热熔融并冷却固化后，将该半导体芯片21固着于该基板20上且遮覆该通孔202，其中即便先前利用印刷方式于基板20上涂布胶粘剂22时产生胶量误差或涂胶位置精度误差问题，于烘烤制造过程中，多余的胶粘剂22可容置至预设该基板通孔202周围的槽孔205中，相对避免该胶粘剂22溢流至通孔202，甚而至该基板第二表面的焊指203a上，而造成后续制造过程作业困扰、电性品质及美观问题。
该半导体芯片21具有一形成有焊垫210的作用表面211以及一相对的非作用表面212，且该半导体芯片21的尺寸得小于或大于该基板20的通孔202尺寸(如图2D’及2D”所示，其分别显示对应图2D的不同实施例的上视图)，其中该半导体芯片21是以作用表面211朝下(face-down)方式接置于基板20上，并使该半导体芯片21的焊垫210显露于该通孔202。
如图2E所示，进行打线作业，以利用穿过该通孔202的焊线23电性连接该半导体芯片21的焊垫210及基板20的焊指203a；接着进行封装作业，以形成包覆该半导体芯片21及焊线23的封装胶体24；之后再进行植球(ball implanting)制造过程，以于该基板20的焊球垫203b上植设焊球26，如此，即可制得本发明的开窗型球栅阵列半导体封装件。
第二实施例
参阅图3，显示本发明的开窗型球栅阵列基板第二实施例的平面示意图，本实施的开窗型球栅阵列基板与第一实施例大致相同，主要差异在于前述实施例中的开窗型球栅阵列基板表面的槽孔为封闭式，而本实施例中形成于开窗型球栅阵列基板30的通孔302周围的槽孔305为开放式，可供形成较大的槽孔面积。
第三实施例
再参阅图4A及4B，为本发明的开窗型球栅阵列基板第三实施例的平面及剖面示意图，本实施例的开窗型球栅阵列基板与第一实施例大致相同，主要差异在于本实施例中该开窗型球栅阵列基板40表面的槽孔405间隔通孔402一段距离L，其中该距离L约为10～30μm，优选为20μm，而该槽孔405的宽度W约为10～70μm，优选为30μm。
第四实施例
参阅图5，为本发明的开窗型球栅阵列基板第四实施例的平面示意图，本实施例的开窗型球栅阵列基板与第三实施例大致相同，主要差异在于本实施例中该开窗型球栅阵列基板50表面的槽孔505间隔通孔502一段距离，同时该槽孔505为开放式。
通过前述各实施例的说明可知，本发明的开窗型球栅阵列基板及其半导体封装件主要是在开窗型球栅阵列基板中对应于形成开窗部的通孔周围形成槽孔，以供于该基板上通过一胶粘剂而接置半导体芯片且遮覆该通孔时，可使多余的胶粘剂流至该通孔周围的槽孔中，亦即藉该槽孔容置过多的胶粘剂，避免胶粘剂溢流至基板通孔，甚而溢流至基板另一表面的电性连接部(焊指)上，而造成后续焊线作业的品质不性、降低电性传输的稳定度、造成基板的品质与可靠性不佳、及影响外观等问题。
上述实施例仅为例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神与范围下，对上述实施例进行修饰与变化。因此，本发明的权利保护应如随附的权利要求所列。

Claims (15)

1.一种开窗型球栅阵列基板，包括：
本体，该本体具有相对的第一表面及第二表面，且形成有至少一贯穿该第一及第二表面的通孔；
电性连接部，设于该本体第二表面；以及
拒焊层，覆盖于该本体第一表面及第二表面，且外露出该电性连接部及通孔，其中覆盖于该本体第一表面的拒焊层中对应该通孔周围形成有槽孔。
2.根据权利要求1所述的开窗型球栅阵列基板，其中，该槽孔作为粘置半导体芯片时多余胶粘剂的溢流空间。
3.根据权利要求1所述的开窗型球栅阵列基板，其中，该电性连接部包括有焊指及焊球垫，该焊指供连接焊线以与半导体芯片电性连接，该焊球垫供植设焊球以使半导体芯片藉之电性连接至外部装置。
4.根据权利要求1所述的开窗型球栅阵列基板，其中，该槽孔为封闭式及开放式的其中之一。
5.根据权利要求1所述的开窗型球栅阵列基板，其中，该槽孔为邻接该通孔及间隔该通孔一段距离的其中之一。
6.根据权利要求5所述的开窗型球栅阵列基板，其中，该距离约为10～30μm，优选为20μm，该槽孔的宽度约为10～70μm，优选为30μm。
7.一种开窗型球栅阵列半导体封装件，包括：
基板，该基板具有本体及拒焊层，该本体具有相对的第一及第二表面，该第二表面设有电性连接部，且形成有至少一贯穿该第一及第二表面的通孔，该拒焊层覆盖于该本体第一及第二表面，且外露出该电性连接部及通孔，其中覆盖于该本体第一表面的拒焊层中对应该通孔周围形成有槽孔；
半导体芯片，通过一胶粘剂而接置于该基板本体第一表面的拒焊层且遮覆该通孔，其中过多的胶粘剂填充至该槽孔；
焊线，穿过该通孔以电性连接该半导体芯片及基板电性连接部；以及
封装胶体，包覆该半导体芯片及焊线。
8.根据权利要求7所述的开窗型球栅阵列半导体封装件，还包含有形成于该基板第二表面的焊球。
9.根据权利要求7所述的开窗型球栅阵列半导体封装件，其中，该半导体芯片的尺寸可选择为大于及小于该通孔尺寸的其中之一。
10.根据权利要求7所述的开窗型球栅阵列半导体封装件，其中，该胶粘剂是利用网版印刷方式涂布形成。
11.根据权利要求7所述的开窗型球栅阵列半导体封装件，其中，该胶粘剂为B-stage的胶粘剂。
12.根据权利要求7所述的开窗型球栅阵列半导体封装件，其中，该半导体芯片具有一形成有焊垫的作用表面以及一相对的非作用表面，且该半导体芯片的焊垫显露于该通孔。
13.根据权利要求7所述的开窗型球栅阵列半导体封装件，其中，该槽孔为封闭式及开放式的其中之一。
14.根据权利要求7所述的开窗型球栅阵列半导体封装件，其中，该槽孔为邻接该通孔及间隔该通孔一段距离的其中之一。
15.根据权利要求14所述的开窗型球栅阵列半导体封装件，其中，该距离约为10～30μm，优选为20μm，该槽孔的宽度约为10～70μm，优选为30μm。
CNA2006101692274A 2006-12-20 2006-12-20 开窗型球栅阵列基板及其半导体封装件 Pending CN101207105A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006101692274A CN101207105A (zh) 2006-12-20 2006-12-20 开窗型球栅阵列基板及其半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006101692274A CN101207105A (zh) 2006-12-20 2006-12-20 开窗型球栅阵列基板及其半导体封装件

Publications (1)

Publication Number Publication Date
CN101207105A true CN101207105A (zh) 2008-06-25

Family

ID=39567148

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101692274A Pending CN101207105A (zh) 2006-12-20 2006-12-20 开窗型球栅阵列基板及其半导体封装件

Country Status (1)

Country Link
CN (1) CN101207105A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101635280B (zh) * 2008-07-22 2011-02-09 力成科技股份有限公司 窗口型球栅阵列封装构造及其制造方法
CN101866889B (zh) * 2009-04-17 2012-06-27 南茂科技股份有限公司 无基板芯片封装及其制造方法
CN106233552A (zh) * 2014-05-09 2016-12-14 株式会社自动网络技术研究所 电路结构体及电连接箱
CN108447843A (zh) * 2017-07-13 2018-08-24 睿力集成电路有限公司 窗口型球栅阵列封装组件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101635280B (zh) * 2008-07-22 2011-02-09 力成科技股份有限公司 窗口型球栅阵列封装构造及其制造方法
CN101866889B (zh) * 2009-04-17 2012-06-27 南茂科技股份有限公司 无基板芯片封装及其制造方法
CN106233552A (zh) * 2014-05-09 2016-12-14 株式会社自动网络技术研究所 电路结构体及电连接箱
CN106233552B (zh) * 2014-05-09 2018-11-06 株式会社自动网络技术研究所 电路结构体及电连接箱
CN108447843A (zh) * 2017-07-13 2018-08-24 睿力集成电路有限公司 窗口型球栅阵列封装组件
CN108447843B (zh) * 2017-07-13 2023-08-18 长鑫存储技术有限公司 窗口型球栅阵列封装组件

Similar Documents

Publication Publication Date Title
US6452266B1 (en) Semiconductor device
US6479321B2 (en) One-step semiconductor stack packaging method
KR102050476B1 (ko) 반도체 패키지 장치
JPH10335542A (ja) 封入材料を有する電子部品アセンブリおよびそれを形成する方法
KR20100095268A (ko) 반도체 패키지 및 그 제조 방법
CN102456648B (zh) 封装基板的制法
CN102760715A (zh) 嵌埋电子组件的封装结构及其制法
US10950586B2 (en) Semiconductor devices having upper and lower solder portions and methods of fabricating the same
CN101207105A (zh) 开窗型球栅阵列基板及其半导体封装件
CN110299295A (zh) 半导体键合封装方法
JP2003007902A (ja) 電子部品の実装基板及び実装構造
US20120100669A1 (en) Method of manufacturing tmv package-on-package device
US11488884B2 (en) Electronic device comprising an electronic chip mounted on top of a support substrate
CN103050449A (zh) 封装件及其制法
TW201517241A (zh) 具有偏向堆疊元件的封裝模組
CN104681499A (zh) 封装堆栈结构及其制法
US6111309A (en) Semiconductor device
US20040037060A1 (en) Solder ball collapse control apparatus and method thereof
CN106356356B (zh) 半导体结构及其制法
US7492037B2 (en) Package structure and lead frame using the same
JP2797598B2 (ja) 混成集積回路基板
CN101303985B (zh) 堆叠式封装结构的制作方法
CN1216420C (zh) 可设置无源元件的芯片承载件
KR100776130B1 (ko) 적층형 반도체 패키지
CN101350335B (zh) 开窗型球栅阵列半导体封装件及其应用的网板结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication