CN1216420C - 可设置无源元件的芯片承载件 - Google Patents
可设置无源元件的芯片承载件 Download PDFInfo
- Publication number
- CN1216420C CN1216420C CN 01144314 CN01144314A CN1216420C CN 1216420 C CN1216420 C CN 1216420C CN 01144314 CN01144314 CN 01144314 CN 01144314 A CN01144314 A CN 01144314A CN 1216420 C CN1216420 C CN 1216420C
- Authority
- CN
- China
- Prior art keywords
- passive component
- chip
- recess
- bearing member
- member according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
一种可设置无源元件的芯片承载件，用以供至少一芯片与该芯片承载件电性耦接，在该芯片承载件上不干涉至该芯片与芯片承载件电性连接的区域上形成有至少一对间隔开的焊垫，以供一无源元件的两相对端部分别由焊膏焊接至该焊垫上，使该芯片承载件与无源元件形成电性耦接关系；其特征在于该成对的焊垫间形成有凹部，以使凹部的底面与焊接于焊垫上后的无源元件间形成一通道，可充分地供用以包覆该无源元件或芯片的胶材所通过并完全充填其间，以有效避免在后续的植球或表面黏着作业中两相对的焊垫因焊膏软化而桥接而形成短路的问题发生，以进而提高制成品的良率。
Description
技术领域
本发明涉及一种芯片承载件，尤指一种可供芯片及无源元件接置且与之电性连接的芯片承载件。
背景技术
基于电性及性能上的要求，在一半导体封装件(SemionductorPackage)中置有如电容、电阻或电感等无源元件乃成一趋势。
无源元件与一基板上的焊垫(Solder Pads)的焊接状态如图5A所示。在基板70上的一预设位置上形成有一对间隔开的焊垫71，该两焊垫分别外露出用以覆盖该基板70上的阻焊剂层(Solder MaskLayer)72；当焊垫71上涂布适量的焊膏(Solder Paste)73后，即可供一无源元件74的两端部740分别接黏至焊膏73上，再予回流焊接(Reflow Soldering)处理，该无源元件74便可由焊膏73与焊垫71适当地电性连接。
由于焊膏73涂布的量及其经回流焊接处理后的高度难以精确控制，加以阻焊剂层72的表面亦难以完全平整，故往往在无源元件74与阻焊剂层72间形成一余隙(Clearance)75，因这种余隙75多仅有10至30μ的高度，而用以形成包覆无源元件74的封装胶体76的封装树脂所含的填料(Filler)的分子大小则往往大于余隙75的高度，所以，在形成封装胶体76的模压作业(Molding)完成后，余隙75中即无法为封装树脂所充填，如此，在后续的植球(Solder Ball Implantation)或表面黏着处理(Surface Mounting Processing)时，高温的状态下将使焊膏73软化，而在余隙75的微小空间中为毛细现象的作用造成两相对焊垫71上的焊膏73形成桥接(Bridging)，如图5B所示，焊膏73一旦桥接，则造成无源元件74的短路，而影响至制成品的良率。
美国专利第5,311,405号案的「表面黏接组件的定位与接置方法及装置」虽提出另一种解决无源元件定位问题的方案，但无源元件与基板间所形成的余隙而产生的问题则未见解决之道。
另一种基板上设置有无源元件的半导体封装件，其无源元件并非以包覆芯片的封装胶体予以包覆，而是在打线及模压作业前即先以电绝缘胶材涂布于无源元件上而将其包覆。此种现有的半导体封装件先以电绝缘胶材包覆无源元件之因，在于无源元件须置于电性连接芯片与基板的金线通过的区域上，为避免金线在焊接后会在后续工艺中因偏移(shifting)或下垂(Sagging)而碰触至无源元件致产生短路的问题发生，乃先以电绝缘胶材包覆无源元件，因而，即使金线在后续工艺中发生偏移或下垂，则仅会接触至电绝缘胶材而不致与无源元件产生短路现象。然而，此种以电绝缘胶材包覆无源元件的方式能存在无源元件与基板间的余隙无法为电绝缘胶材有效充填的问题，故仍然待解决。
发明内容
本发明的目的在于提供一种可避免无源元件与焊垫间发生短路问题的可设置无源元件的芯片承载件。
为达成上述及其它目的，本发明提供的可设置无源元件的芯片承载件包括一芯层在该芯层上形成有一供至少一芯片接置的芯片接置区及一环设于该芯片接置区外以供多个导电迹线(Conductive Traces)布设的导线形成区；一涂布于该导线形成区上的阻焊剂层；以及至少一对间隔开的形成于该导线形成区上的焊垫，其中，该至少一对焊垫局部外露出该阻焊剂层，且该至少一对焊垫间的阻焊剂层形成有一凹部，以在一无源元件由焊膏焊接至该至少一对焊垫上后，由该凹部及无源元件对应该凹部的底面形成一足供用以包覆该无源元件的胶材流通并充填其中的通道。
该凹部的形状可为矩形、圆形或椭圆形，无特定的限制，而其大小则以不影响导电迹线的布设为原则。
本发明由于在成对的焊垫间形成有凹部，以使凹部的底面与焊接于焊垫上后的无源元件间形成一通道，可充分地供用以包覆该无源元件或芯片的胶材所通过并完全充填其间，以有效避免在后续的植球或表面黏着作业中两相对的焊垫因焊膏软化而桥接而形成短路的问题发生，以进而提高制成品的良率。
附图说明
以下兹以较佳具体例配合附图进一步详细说明本发明的特点及功效：
图1是本发明第一实施例的芯片承载件的主视图；
图2是图1沿2-2线剖开的剖视图；
图3是本发明第一实施例的芯片承载件接置芯片及无源元件后以封装树脂包覆的部份剖视图；
图4是本发明第二实施例的芯片承载件焊接有无源元件并以封装树脂包覆的剖视图；以及
图5A是现有的基板上接置一无源元件于焊垫上的剖视图；图5B是表示图5A的焊膏在回流焊接作业进行时发生桥接现象的示意图。
图中符号说明：
1、1’ 芯片承载件 10 芯层
11、72 阻焊剂层 12、12’、71 焊垫
14、14’、73 焊膏 13、13’ 凹部
15、15’、74 无源元件 16、16’ 通道
17、17’ 封装胶体 18’ 电绝缘胶材
100 芯片接置区 101 导线形成区
150、151、740 两端部 152 底面
70 基板 75 余隙
具体实施方式
如图1及图2所示，本发明第一实施例的芯片承载件1乃具有一芯层10，该芯层10上形成有一供芯片接置的芯片接置区100以及一环设于该芯片接置区100外以布设多个导电迹线(为求简化，故未予图标)的导线形成区101。在该导线形成区101上则涂布有一阻焊剂层11以将该导电迹线覆盖，且该导线形成区101上并形成有至少一对间隔开的焊垫12以供一无源元件与之焊接(详述于后)。
该焊垫12及由如铜的金属材料所形成，且外露出该阻焊剂层11，在该对间隔开的焊垫12间的阻焊剂层11上并凹设有一凹部13。如前所述，该凹部13的形成大小以不影响至该芯片承载件1上的导电迹线的布设为原则，而形状除图1所示的椭圆形外，亦可为圆形、矩形或任何其它适当的形状，毋须限定。
该芯层10则可以现有的玻璃纤维、环氧树脂(Epoxy)、聚酰亚胺(polyimide)胶片、FR4树脂及BT(Bismaleimide Triazine)树脂等材料制成。
如图3所示，该焊垫12上在分别涂布以现有的焊膏14后，即可供一无源元件15的两端部150、151接置于该焊膏14上，然后进行现有的回流焊接作业，便使该无源元件15由焊膏14焊接至该焊垫12上并形成电性藕接关系。该无源元件15焊接至焊垫12上后，该无源元件15的底面152对应至该焊垫12间的凹部13的部位即与该凹部13共同定义出一通道(Passage)16，以在后续的模压作业中，该形成的通道16的高度足供用以形成包覆芯片(未图式)与无源元件15的封装胶体17的封装树脂顺利流通，即该通道16的高度须大于一般封装树脂所含填料的分子大小，使其不致阻滞到封装树在于无源元件15与凹部13间的流动，故在模压作业完成时，该通道16间即能为封装树脂所充分填充，以在续行的植球作业或表面黏着作业进行时，受到高热而软化的焊膏14会为充填并固化于通道16间的封装树脂所完全阻隔而不致发生焊膏14桥接而令无源元件15短路的问题。此外，该凹部13的形成是在该对焊垫12间，不会额外耗用芯片承载件1上的面积，故完全不会影响其上的导电迹线的布局(Routing)；同时，该凹部13的形成可与将焊垫12外露出阻焊剂层11的作业同步，故不会增加工艺的复杂性，且焊垫12的形成亦可使用现有设备及步骤，所以不致增加制造成本。
如图4所示为本发明第二实施例的芯片承载件接置无源元件并完成模压作业的装置的剖视图。该第二实施例的芯片承载件1’与第一实施例所示相同，均为一用于焊球网格阵列(Ball Grid Array)半导体封装件的基板的型态，其不同于前述者之处在一无源元件15’焊接至该芯片承载件1’的焊垫12’上后，先以一如环氧树脂的现有电绝缘胶材18’以涂布(Coating)方式涂布于无源元件15’上，以将该无源元件15’完全包覆。由于供该无源元件15’焊接的焊垫12’间形成有凹部13’，使无源元件15’对应至凹部13’的底部与凹部13’间形成一通道16’，该通道16’的高度足以供该电绝缘胶材18’通过并充填其中，故在电绝缘胶材18’固化后，该凹部13’间便为电绝缘胶材18’所完全充填而能有效避免焊接无源元件15’至焊垫12’上的焊膏14’发生桥接的状况。接而，再进行后续工艺，形成一封装胶体17’以将该电绝缘胶材18’包覆，由于此为现有者，故不另为文赘述。
须知，以上所述，仅为本发明的具体实施例而已，其它任何未背离本发明的精神与技术下所作的等效改变或修饰，均应仍包含在本发明的权利要求书的保护范围之内。
Claims (9)
1.一种可设置无源元件的芯片承载件，包括：
一芯层，其具有一芯片接置区及一环设于该芯片接置区外以布设多个导电迹线的导线形成区；
一涂布于该导线形成区上的阻焊剂层；以及
至少一对形成于该导线形成区上且间隔开的焊垫，该焊垫外露出该阻焊剂层且在该至少一对焊垫间的阻焊剂层上形成一凹部。
2.根据权利要求1所述的芯片承载件，其特征在于：该凹部是与无源元件对应至该凹部的底面形成一通道，以供在一模压作业中注入的封装树脂流通并充填其中，以避免用以焊接该无源元件至焊垫上的焊膏发生桥接状况而导致无源元件短路。
3.根据权利要求1所述的芯片承载件，其特征在于：该无源元件是通过涂布方式以一电绝缘胶材包覆，而使该电绝缘胶材充填于由该凹部与无源元件对应至该凹部的底面形成的通道中，以避免用以焊接该无源元件至焊垫上的焊膏发生桥接状况而导致无源元件短路。
4.根据权利要求3所述的芯片承载件，其特征在于：该无源元件以电绝缘胶材包覆后，以封装树脂进一步包覆该电绝缘胶材。
5.根据权利要求1所述的芯片承载件，其特征在于：该凹部为矩形状。
6.根据权利要求1所述的芯片承载件，其特征在于：该凹部为圆形。
7.根据权利要求1所述的芯片承载件，其特征在于：该凹部为椭圆形。
8.根据权利要求1所述的芯片承载件，其特征在于：该芯层是由玻璃纤维、环氧树脂、聚酰亚胺胶片、FR4树脂及BT树脂所组成的组群之一所制成。
9.根据权利要求1所述的芯片承载件，其特征在于：该至少一对焊垫形成于该导线形成区上不致影响至该导电迹线的布设的部位上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01144314 CN1216420C (zh) | 2001-12-14 | 2001-12-14 | 可设置无源元件的芯片承载件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01144314 CN1216420C (zh) | 2001-12-14 | 2001-12-14 | 可设置无源元件的芯片承载件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1426103A CN1426103A (zh) | 2003-06-25 |
| CN1216420C true CN1216420C (zh) | 2005-08-24 |
Family
ID=4677471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01144314 Expired - Lifetime CN1216420C (zh) | 2001-12-14 | 2001-12-14 | 可设置无源元件的芯片承载件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1216420C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4350366B2 (ja) * | 2002-12-24 | 2009-10-21 | パナソニック株式会社 | 電子部品内蔵モジュール |
| JP6193835B2 (ja) * | 2014-10-29 | 2017-09-06 | タツタ電線株式会社 | 同軸ケーブルの接続構造 |
| JP7235379B2 (ja) * | 2019-06-19 | 2023-03-08 | 住友電工デバイス・イノベーション株式会社 | 電子デバイスの製造方法 |
| CN112271170A (zh) * | 2020-10-27 | 2021-01-26 | 苏州通富超威半导体有限公司 | 封装基板、倒装芯片封装结构及其制作方法 |
-
2001
- 2001-12-14 CN CN 01144314 patent/CN1216420C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1426103A (zh) | 2003-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5569960A (en) | Electronic component, electronic component assembly and electronic component unit | |
| US6049122A (en) | Flip chip mounting substrate with resin filled between substrate and semiconductor chip | |
| US5133495A (en) | Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween | |
| JPH08255965A (ja) | マイクロチップモジュール組立体 | |
| US5761048A (en) | Conductive polymer ball attachment for grid array semiconductor packages | |
| JPH09129670A (ja) | フリップチップのための接点高密度型ボール・グリッド・アレー・パッケージ | |
| TW200843583A (en) | Printed circuit board and method of producing the same | |
| CN102903691A (zh) | 半导体器件、封装方法和结构 | |
| CN107785344A (zh) | 电子封装件及其制法 | |
| CN101681852A (zh) | 具有互连导电体的倒装芯片及其制作方法 | |
| US5841198A (en) | Ball grid array package employing solid core solder balls | |
| CN100505196C (zh) | 芯片电性连接结构及其制法 | |
| US20120119358A1 (en) | Semicondiuctor package substrate and method for manufacturing the same | |
| CN1216420C (zh) | 可设置无源元件的芯片承载件 | |
| CN103229609B (zh) | 第二级互连结构及其制造方法 | |
| CN101207105A (zh) | 开窗型球栅阵列基板及其半导体封装件 | |
| CN108447829A (zh) | 封装结构及其制法 | |
| CN104064530B (zh) | 半导体封装件及其制法 | |
| US20090026633A1 (en) | Flip chip package structure and method for manufacturing the same | |
| CN101625986A (zh) | 芯片封装结构制程 | |
| JP4174008B2 (ja) | 半導体装置 | |
| CN2653841Y (zh) | 倒装芯片封装载板 | |
| CN1841721A (zh) | 倒装芯片式封装结构及其制造方法 | |
| KR100401019B1 (ko) | 반도체패키지 및 그 제조방법 | |
| CN101996974B (zh) | 球栅阵列印刷电路板、其封装结构及其工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20050824 |
|
| CX01 | Expiry of patent term |