CN101996974B - 球栅阵列印刷电路板、其封装结构及其工艺 - Google Patents
球栅阵列印刷电路板、其封装结构及其工艺 Download PDFInfo
- Publication number
- CN101996974B CN101996974B CN2009101666983A CN200910166698A CN101996974B CN 101996974 B CN101996974 B CN 101996974B CN 2009101666983 A CN2009101666983 A CN 2009101666983A CN 200910166698 A CN200910166698 A CN 200910166698A CN 101996974 B CN101996974 B CN 101996974B
- Authority
- CN
- China
- Prior art keywords
- bga
- circuit board
- printed circuit
- pcb
- glue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明揭示一种球栅阵列印刷电路板、其封装结构及其工艺。该球栅阵列印刷电路板,包含具有介电层的基板、形成于介电层上的焊料罩层与球栅阵列焊垫,与粘着胶。粘着胶为填布于球栅阵列焊垫与焊料罩层之间的间隙。
Description
技术领域
本发明涉及一种球栅阵列印刷电路板,特别是涉及一种非阻焊层限定的球栅阵列印刷电路板。
背景技术
随着半导体组件集成度的增加,单层的金属联机已不敷使用,而必须使用多重内联机(multi-level interconnect)结构来连结各部分的芯片。而芯片必须与构装基板进行电子构装(electronic packaging),才能与外部电路电性连结,发挥既有的功能。由于电子构装可赋予集成电路芯片一套组织架构,使其能发挥既定的功能,并建立集成电路芯片的保护结构,因此,电子构装为集成电路芯片制造的必要程序。
球栅阵列(Ball Grid array;BGA)封装为一种集成电路芯片常使用的封装结构。球栅阵列封装结构使用多个锡球或是锡铅凸块,以将集成电路芯片固接至电路板,且用于电性连接积体芯片电路系统至电路板上的导体图案。
在非阻焊层限定(non-solder mask define;NSMD)的球栅阵列印刷电路板上,常在球栅阵列焊垫的周围形成绝缘的焊料罩层(也称为阻焊层)(solder mask),以保护电路板表面并防止组件被焊到不正确的位置。
又由于随着环保意识的提升,电子产品全面无铅化已成为一种趋势。为符合无铅化电子产品的要求,电子零件例如印刷电路板的工艺中亦需对应地导入无铅工艺。印刷电路板无铅工艺的工艺温度相较于过往的含铅工艺大幅提高了30~40℃。
因工艺温度大幅提高,在使用无铅焊料的球栅阵列印刷电路板的封装工艺中,常会发现球栅阵列焊垫下方的介电层出现破裂的情形,因此,如何减少在封装过程中球栅阵列焊垫下方的介电层破裂的情形,便成为一个相当重要的课题。
发明内容
因此本发明的目的就是在提供一种球栅阵列印刷电路板,用以减少封装过程中介电层破损的情形。
根据本发明的一实施例,提出了一种球栅阵列(ball grid array;BGA)印刷电路板,包含具有介电层的基板、形成于介电层上的焊料罩层与球栅阵列焊垫,与粘着胶。球栅阵列焊垫与焊料罩层之间具有间隙,粘着胶为填布于间隙中。焊料罩层可为绿漆。粘着胶可为红胶或是UV胶。
本发明的另一态样为一种球栅阵列(ball grid array;BGA)印刷电路板的封装结构,包含球栅阵列印刷电路板与半导体组件。球栅阵列印刷电路板包含具有介电层的基板、形成于介电层上的焊料罩层与球栅阵列焊垫,与粘着胶。球栅阵列焊垫与焊料罩层之间具有间隙,粘着胶为填布于间隙中。半导体组件包含有焊球,半导体组件的焊球与球栅阵列焊垫连接。焊料罩层可为绿漆。粘着胶可为红胶或是UV胶。其中焊球较佳地为不与粘着胶接触,焊球的材料可为锡。
本发明的又一态样为一种球栅阵列(ball grid array;BGA)印刷电路板的工艺,包含提供具有介电层的基板;形成球栅阵列焊垫于介电层上;形成焊料罩层于介电层上,球栅阵列焊垫与焊料罩层之间具有间隙;以及填布粘着胶于间隙。其中填布粘着胶于闲隙的步骤包含注入粘着胶于间隙;固化粘着胶;以及平坦化粘着胶。其中化粘着胶的步骤包含加热粘着胶或是对粘着胶照射紫外光。
本发明通过粘着胶填补球栅阵列焊垫与焊料罩层之间的间隙,可有效地加强间隙处的球栅阵列焊垫与其下方的介电层的接合强度,并避免应力由间隙处导入而造成介电层破损的情形。
附图说明
为使本发明的上述和其它目的、特征、优点与实施例能更明显易懂,结合附图详细说明如下:
图1A至图1H示出了本发明的球栅阵列印刷电路板的工艺一实施例的不同步骤的示意图。
图2示出了本发明的球栅阵列印刷电路板一实施例的示意图。
图3示出了本发明的球栅阵列印刷电路板的封装结构一实施例的示意图。
附图符号说明
110~180:步骤 200:球栅阵列印刷电路板
210:基板 212:介电层
220:球栅阵列焊垫 230:焊料罩层
234:间隙 240:粘着胶
250:半导体组件 252:焊球
260:锡膏 270:焊料接点
300:球栅阵列印刷电路板 310:基板
312:介电层 320:球栅阵列焊垫
330:焊料罩层 334:间隙
340:粘着胶 400:球栅阵列印刷电路板的封
410:球栅阵列印刷电路板 装结构
420:基板 422:介电层
430:球栅阵列焊垫 440:焊料罩层
444:间隙 450:粘着胶
480:半导体组件 482:焊球
具体实施方式
以下将结合图式详细说明本发明的较佳实施例,任何本领域的技术人员在了解本发明的较佳实施例后,可由本发明所教示的技术,加以改变及修饰,其并不脱离本发明的精神与范围。
由于在使用无铅工艺的球栅阵列印刷电路板的工艺中,常会发现在球栅阵列焊垫下方的介电层破裂的情形。在进一步研究之后,发现介电层破裂的情形多具有相似的裂口,即多是从球栅阵列焊垫与焊料罩层之间的间隙开始破裂,换言之,在间隙处的介电层与球栅阵列焊垫的接合处较为脆弱。
因此,本发明提出了一种新式球栅阵列印刷电路板,以加强间隙处的球栅阵列焊垫与介电层之间的接合强度。
参照图1A至图1H,其示出了本发明的球栅阵列印刷电路板的工艺一 实施例的不同步骤的示意图。图1A的步骤110为提供具有介电层212的基板210,接着,图1B的步骤120为在介电层212上形成球栅阵列焊垫220。
图1C中,步骤130为在介电层212上形成焊料罩层230(solder mask),其中球栅阵列焊垫220与焊料罩层230之间具有间隙234。
图1D的步骤140为注入粘着胶240于球栅阵列焊垫220与焊料罩层230之间的间隙234,并固化粘着胶240。接着,图1E的步骤150为平坦化粘着胶240,包含移除粘着胶240超出球栅阵列焊垫220的高度的部分,使得粘着胶240填布间隙234,以得到球栅阵列印刷电路板200。
此工艺所制成的球栅阵列印刷电路板200为非阻焊层限定(non-soldermask define;NSMD),球栅阵列焊垫220的周围具有绝缘的焊料罩层230,以保护介电层212表面并防止组件被焊到不正确的位置。其中焊料罩层230的材料可为助焊剂或绿漆。
图1D的步骤140中所注入的粘着胶240可为红胶或是UV胶,若是使用红胶作为粘着胶240,则可通过加热粘着胶240的方式固化粘着胶240,相对地,若是使用UV胶作为粘着胶240,则可通过照射紫外光的方式固化粘着胶240。
由于粘着胶240已经填布在球栅阵列焊垫220与焊料罩层230之间的间隙234的中,使得球栅阵列焊垫220、粘着胶240,以及焊料罩层230构成连续的结构,并强化球栅阵列焊垫220与其下方的介电层212的接合强度。因此,可有效地避免应力经由球栅阵列焊垫220与焊料罩层230之间的间隙234传入介电层212,造成介电层212破损的情形。
本实施例的球栅阵列印刷电路板的工艺,可还包含有图1F至图1H的步骤160至步骤180,以通过表面粘着技术(surface mounting technology;SMT)使球栅阵列印刷电路板200与半导体组件250进行电性连接。
图1F中,步骤160为在球栅阵列焊垫220上涂布锡膏260,接着,图1G的步骤170为将具有焊球252的半导体组件250放置在球栅阵列印刷电路板200上,以通过球栅阵列焊垫220上的锡膏260暂时性地固定半导体组件250。最后,在图1H中,步骤180则是通过回焊的方式,将半导体组件250上的焊球与球栅阵列焊垫220上的锡膏融合成焊料接点270,使得半导体组件250通过焊料接点270固接在球栅阵列印刷电路板200上。
参照图2,其示出了本发明的球栅阵列印刷电路板一实施例的示意图。 球栅阵列印刷电路板300中包含具有介电层312的基板310、形成于介电层312上的球栅阵列焊垫320与焊料罩层330,球栅阵列焊垫320与焊料罩层330之间则具有间隙334。球栅阵列印刷电路板300还包含有粘着胶340,粘着胶340为填布在球栅阵列焊垫320与焊料罩层330之间的间隙334。
焊料罩层330的材料可为助焊剂或绿漆。粘着胶340的材料可为红胶或是UV胶。基板310可为FR4板材。球栅阵列焊垫320下方的介电层312中可具有多个介层窗(图中未示出)。
粘着胶340可填补球栅阵列焊垫320与焊料罩层330之间的间隙334,进而强化了间隙334处的球栅阵列焊垫320与介电层312之间的接合强度。又由于球栅阵列焊垫320、焊料罩层330与粘着胶340形成连续的结构,因此,可有效地避免应力由间隙334处导入,而导致介电层312破损的情形。
参照图3,其示出了本发明的球栅阵列印刷电路板的封装结构一实施例的示意图。球栅阵列印刷电路板的封装结构400中包含有球栅阵列印刷电路板410以及半导体组件480。球栅阵列印刷电路板410中包含有具有介电层422的基板420、形成于介电层422上的球栅阵列焊垫430与焊料罩层440,球栅阵列焊垫430与焊料罩层440之间则具有间隙444。球栅阵列印刷电路板410还包含有粘着胶450,粘着胶450为填布在球栅阵列焊垫430与焊料罩层440之间的间隙444。半导体组件480包含有焊球482,焊球482为与球栅阵列焊垫430连接,以电性连接板半导体组件480与球栅阵列印刷电路板410。
半导体组件480可为表面粘着组件,以通过表面粘着技术使半导体组件480的焊球482形成焊料接点,使半导体组件480与球栅阵列印刷电路板410固接。半导体组件480的焊球482可为锡球。粘着胶450不与焊球482接触。
由上述本发明较佳实施例可知,应用本发明具有下列优点。本发明通过粘着胶填补球栅阵列焊垫与焊料罩层之间的间隙,可有效地加强间隙处的球栅阵列焊垫与其下方的介电层的接合强度,并避免应力由间隙处导入而造成介电层破损的情形。
虽然本发明已以一较佳实施例揭示如上,然其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围的前提下可作各种的更动与润饰,因此本发明的保护范围以本发明的权利要求为准。
Claims (19)
1.一种球栅阵列印刷电路板,包含:
一基板,包含一介电层;
一阻焊层,形成于该介电层上;
一球栅阵列焊垫,形成于该介电层上,该球栅阵列焊垫与该阻焊层之间具有一间隙;以及
一粘着胶,填布于该间隙,
其中,在填布一粘着胶于该间隙时,首先注入该粘着胶于该间隙,然后固化该粘着胶,并且平坦化该粘着胶。
2.如权利要求1所述的球栅阵列印刷电路板,其中该阻焊层包含一助焊剂。
3.如权利要求1所述的球栅阵列印刷电路板,其中该粘着胶包含一红胶。
4.如权利要求1所述的球栅阵列印刷电路板,其中该粘着胶包含一UV胶。
5.如权利要求1所述的球栅阵列印刷电路板,其中该印刷电路板为非阻焊层限定的球栅阵列印刷电路板。
6.一种球栅阵列印刷电路板的封装结构,包含
一印刷电路板,包含:
一基板,包含一介电层;
一阻焊层,形成于该介电层上;
一球栅阵列焊垫,形成于该介电层上,该球栅阵列焊垫与该阻焊层之间具有一间隙;以及
一粘着胶,填布于该间隙;以及
一半导体组件,包含一焊球,该半导体组件的该焊球与该球栅阵列焊垫连接,
其中,在填布一粘着胶于该间隙时,首先注入该粘着胶于该间隙,然后固化该粘着胶,并且平坦化该粘着胶。
7.如权利要求6所述的球栅阵列印刷电路板的封装结构,其中该阻焊层包含一助焊剂。
8.如权利要求6所述的球栅阵列印刷电路板的封装结构,其中该粘着胶包含一红胶。
9.如权利要求6所述的球栅阵列印刷电路板的封装结构,其中该粘着胶包含一UV胶。
10.如权利要求6所述的球栅阵列印刷电路板的封装结构,其中该焊球不与该粘着胶接触。
11.如权利要求6所述的球栅阵列印刷电路板的封装结构,其中该焊球的材料为锡。
12.如权利要求6所述的球栅阵列印刷电路板的封装结构,其中该半导体组件的该焊球是与一锡膏融合成一焊料接点而与该球栅阵列焊垫连接。
13.一种球栅阵列印刷电路板的工艺,包含:
提供具有一介电层的一基板;
形成一球栅阵列焊垫于该介电层上;
形成一阻焊层于该介电层上,其中该球栅阵列焊垫与该阻焊层之间具有一间隙;以及
填布一粘着胶于该间隙,
其中填布一粘着胶于该间隙的步骤包含:
注入该粘着胶于该间隙;
固化该粘着胶;以及
平坦化该粘着胶。
14.如权利要求13所述的球栅阵列印刷电路板的工艺,其中固化该粘着胶的步骤包含加热该粘着胶。
15.如权利要求13所述的球栅阵列印刷电路板的工艺,其中固化该粘着胶的步骤包含对该粘着胶照射紫外光。
16.如权利要求13所述的球栅阵列印刷电路板的工艺,其中该粘着胶包含一红胶。
17.如权利要求13所述的球栅阵列印刷电路板的工艺,其中该粘着胶包含一UV胶。
18.如权利要求13所述的球栅阵列印刷电路板的工艺,其中该阻焊层包含一助焊剂。
19.如权利要求13所述的球栅阵列印刷电路板的工艺,其中该球栅阵列印刷电路板为非阻焊层限定的球栅阵列印刷电路板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101666983A CN101996974B (zh) | 2009-08-28 | 2009-08-28 | 球栅阵列印刷电路板、其封装结构及其工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101666983A CN101996974B (zh) | 2009-08-28 | 2009-08-28 | 球栅阵列印刷电路板、其封装结构及其工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101996974A CN101996974A (zh) | 2011-03-30 |
CN101996974B true CN101996974B (zh) | 2012-11-28 |
Family
ID=43786886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101666983A Expired - Fee Related CN101996974B (zh) | 2009-08-28 | 2009-08-28 | 球栅阵列印刷电路板、其封装结构及其工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101996974B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8766453B2 (en) * | 2012-10-25 | 2014-07-01 | Freescale Semiconductor, Inc. | Packaged integrated circuit having large solder pads and method for forming |
CN115332117B (zh) * | 2022-08-12 | 2024-09-24 | 苏州通富超威半导体有限公司 | 球栅阵列封装方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6201305B1 (en) * | 2000-06-09 | 2001-03-13 | Amkor Technology, Inc. | Making solder ball mounting pads on substrates |
CN1497709A (zh) * | 2002-10-11 | 2004-05-19 | 精工爱普生株式会社 | 电路基板、焊球网格陈列的安装结构和电光装置 |
CN101510519A (zh) * | 2008-02-15 | 2009-08-19 | 南茂科技股份有限公司 | 覆晶式四方扁平无引脚型态封装结构及其制程 |
-
2009
- 2009-08-28 CN CN2009101666983A patent/CN101996974B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6201305B1 (en) * | 2000-06-09 | 2001-03-13 | Amkor Technology, Inc. | Making solder ball mounting pads on substrates |
CN1497709A (zh) * | 2002-10-11 | 2004-05-19 | 精工爱普生株式会社 | 电路基板、焊球网格陈列的安装结构和电光装置 |
CN101510519A (zh) * | 2008-02-15 | 2009-08-19 | 南茂科技股份有限公司 | 覆晶式四方扁平无引脚型态封装结构及其制程 |
Non-Patent Citations (2)
Title |
---|
JP特开2001-358445A 2001.12.26 |
JP特开平11-220247A 1999.08.10 |
Also Published As
Publication number | Publication date |
---|---|
CN101996974A (zh) | 2011-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101302640B1 (ko) | 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법 | |
US7400048B2 (en) | Void-free circuit board and semiconductor package having the same | |
JPH08236654A (ja) | チップキャリアとその製造方法 | |
CN103748977A (zh) | 部件安装印刷电路基板及其制造方法 | |
US20130107484A1 (en) | Circuit board and method for manufacturing same | |
US5841198A (en) | Ball grid array package employing solid core solder balls | |
KR101208028B1 (ko) | 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지 | |
JP2008288489A (ja) | チップ内蔵基板の製造方法 | |
CN101145526A (zh) | 具有电磁屏蔽的半导体封装结构及其制作方法 | |
JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
US20120119358A1 (en) | Semicondiuctor package substrate and method for manufacturing the same | |
JP2020519028A (ja) | Pcb、パッケージ構造、端末及びpcb加工方法 | |
JP4051570B2 (ja) | 半導体装置の製造方法 | |
CN101996974B (zh) | 球栅阵列印刷电路板、其封装结构及其工艺 | |
JP5036397B2 (ja) | チップ内蔵基板の製造方法 | |
CN101989587A (zh) | 电路板的电性连接结构及电路板装置 | |
US20120002386A1 (en) | Method and Apparatus for Improving the Reliability of Solder Joints | |
US20110024173A1 (en) | Ball grid array printed circuit board, package structure, and fabricating method thereof | |
US20030189243A1 (en) | Microelectronic package with reduced underfill and methods for forming such packages | |
JP4200274B2 (ja) | 立体回路基板の電極端子構造 | |
US20040119168A1 (en) | Packaged integrated circuit having wire bonds and method therefor | |
CN101625986A (zh) | 芯片封装结构制程 | |
KR101607675B1 (ko) | 패키지 결합 방법 | |
CN104347547A (zh) | 半导体封装件及其的制造方法 | |
JP5934057B2 (ja) | プリント回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121128 Termination date: 20180828 |