CN101145526A - 具有电磁屏蔽的半导体封装结构及其制作方法 - Google Patents

具有电磁屏蔽的半导体封装结构及其制作方法 Download PDF

Info

Publication number
CN101145526A
CN101145526A CNA2006101274235A CN200610127423A CN101145526A CN 101145526 A CN101145526 A CN 101145526A CN A2006101274235 A CNA2006101274235 A CN A2006101274235A CN 200610127423 A CN200610127423 A CN 200610127423A CN 101145526 A CN101145526 A CN 101145526A
Authority
CN
China
Prior art keywords
substrate
semiconductor package
adhesive body
earth terminal
conducting resinl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101274235A
Other languages
English (en)
Inventor
陈昭雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNA2006101274235A priority Critical patent/CN101145526A/zh
Publication of CN101145526A publication Critical patent/CN101145526A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种具有电磁屏蔽的半导体封装结构的制作方法。首先，提供一基板与一半导体组件置于基板上。接着，利用封胶体包覆半导体组件并接触部分的基板。最后，于封胶体表面形成一导电胶，导电胶直接包覆封胶体之上表面与侧壁。由于本发明利用导电胶作为半导体封装结构的电磁屏蔽，因此可大幅简化电磁屏蔽的制程。

Description

具有电磁屏蔽的半导体封装结构及其制作方法
技术领域
本发明涉及一种半导体封装结构及其制造方法，特别是涉及一种于封胶体表面形成一导电胶的半导体封装结构的制作方法。
背景技术
近年来由于电子产业的蓬勃发产，新一代的电子产品以功能强大、体积小为诉求，而产品内部的集成电路(integrated circuit，IC)势必走向高运算速度、高组件密度、高复杂度一途。由于集成电路的运算速度与组件密度提升，因此集成电路便容易与其它电子组件相互产生电磁干扰(electromagneticinterference，EMI)的现象。
请参阅图1，图1为一种现有的半导体封装结构10。如图1所示，半导体封装结构10包含有一基板30、一芯片31、复数条导电线32以及一封胶体33。芯片31可通过黏晶胶将芯片31的下表面固定于基板30的上表面，并由导电线32电性连接设于芯片31上的焊垫与设于基板30上的连接垫。其中，封胶体33以压模(molding)的方式密封芯片31以及导电线32，藉以保护芯片31以及导电线32不受外力所袭，而且封胶体33中掺有许多金属粒子331，以利用众多金属粒子331形成电磁屏蔽，保护芯片31不受电磁干扰而影响运作效果。此外，为了防止导电线32与金属粒子331电性接触而形成短路，在此现有技术中，每一导电线32又需包含有一中心导线层321与一介电层322。中心导线层321用以进行电性传导，而介电层322包覆于中心导线层321之表面，用以防止中心导线层321与金属粒子331相接触。
由于现有半导体封装结构10的中心导线层321表面必需形成一介电层322，用以作为中心导线层321与封胶体33的绝缘层，因此造成制程复杂程度提升，进而影响到半导体封装结构10的整体产能(throughput)。
请参阅图2，图2为一种传统的半导体封装结构20。如图2所示，半导体封装结构20其包含有一基板30、一芯片31、复数条导线36、一封胶体33以及一金属外壳(metal case)34。其中，芯片31可通过黏晶胶固定于基板30上，并由导线36电性连接芯片31与基板30，而封胶体33可包覆芯片31以及导线36，藉以保护芯片31以及导线36。尤其值得注意的是，传统的半导体封装结构20中需包含一制作成形的金属外壳34作为电磁屏蔽，并将基板30、芯片31、导线36与封胶体33设置于金属外壳34内，藉以保护芯片31不受电磁干扰的影响。
由于传统半导体封装结构20的金属外壳34需另以机台制作，并组装成形，因此不单使制程所需时间增加，且不同尺寸之封装体则需相对应之尺寸的金属外壳，同时也使制作成本大幅增加。
发明内容
本发明的主要目的在于提供一种半导体封装结构及其制造方法，以解决上述现有技术之问题。
为实现所述之目的，本发明所揭露的一种具有电磁屏蔽的半导体封装结构的制作方法。首先，提供一基板，且基板具有一接地端。接着，于基板上提供一半导体组件。之后，提供一封胶体，封胶体具有一上表面及一侧壁，且封胶体包覆半导体组件并接触部分之基板。最后，于封胶体表面形成一导电胶，导电胶直接包覆封胶体的上表面与侧壁，且电性连接至接地端，以作为此半导体封装结构的电磁屏蔽。
为实现所述之目的，本发明另揭露了一种半导体封装结构。本发明之具有电磁屏蔽的半导体封装结构包含有一具有一接地端的基板、至少一半导体组件设置于基板上、一封胶体包覆半导体组件及部分之基板，以及一导电胶电性连接至接地端。其中，封胶体具有一上表面及一侧壁，且导电胶直接包覆封胶体的上表面及侧壁。
本发明提供之一种半导体封装结构及其制造方法，利用导电胶作为半导体封装结构的电磁屏蔽，因此可大幅简化电磁屏蔽的制程。
本发明之目的特征及优点将以实施例结合附图进行详细说明。
附图说明
图1为一种现有的半导体封装结构。
图2为一种传统的半导体封装结构。
图3至图6为本发明之第一较佳实施例制作具有电磁屏蔽的半导体封装结构的方法示意图。
图7至图8为本发明之第二较佳实施例制作具有电磁屏蔽的半导体封装结构的方法示意图。
图9为本发明之第三较佳实施例具有电磁屏蔽的半导体封装结构的示意图。
图10为本发明之第四较佳实施例具有电磁屏蔽的半导体封装结构的示意图。
具体实施方式
为了突显本发明的优点及特征，下文列举本发明之较佳实施例，并配合图示作详细说明如下：
请参考图3至图6，图3至图6为本发明之第一较佳实施例制作具有电磁屏蔽的半导体封装结构200的方法示意图。如图3所示，首先提供一基板250，如一树脂基板、玻璃基板、半导体基板、金属基板、单层电路板、多层电路板等，且基板250的表面设置有一接地端(ground terminal)251，接地端251可通过基板250内部的金属内联机电路(图中未显示)来电性连接至一固定电位点，例如接地点。
接着，如图4所示，于基板250上提供至少一半导体组件220，且此半导体组件220可为一次可程序装置(one-time programmable device)、只读存储器(ROM)、模拟(analog)电路等的芯片或主动组件、被动组件等等，视其需求而定。随后利用具有固定功能的黏着剂，将半导体组件220固定在基板250的上表面，并进行一打线接合制程(wire bonding)或覆晶接合(flip chip bonding)制程，用导线240或锡球(图中未显示)电性连接半导体组件220表面的焊接垫(图中未显示)至基板250表面的各相对应焊接垫。
然后如图5所示，以热固性(thermosetting)良好的非导电材质，如环氧树脂(epoxy)、硅树脂(silicone)或聚酰胺(polyamide)等，形成一封胶体210覆盖在基板250以及半导体组件220上，并使封胶体210固化，用以保护半导体组件220与导线240免受外力、湿气或其它物质的破坏和腐蚀。
随后如图6所示，于封胶体210表面，利用涂布、喷涂或印刷等方式形成一导电胶253，导电胶253直接包覆封胶体210的上表面、侧壁与封胶体210周围的基板250表面。此外，导电胶253可直接覆盖于接地端251上方，以构成此半导体封装结构200的电磁屏蔽的屏蔽接地电路，进而有效降低电磁辐射的干扰。其中，导电胶253可以包含有金属材质的导电粒子与环氧树脂、聚氨酯、酚醛等黏着剂。另一方面，导电胶253可以为一异方性导电胶(anisotropic conductive film，ACF)，也可为一等方性导电胶(isotropicconductive film)。
此外，导电胶也可不覆盖于接地端上方，请参考图7至图8，图7至图8为本发明之第二较佳实施例制作具有电磁屏蔽的半导体封装结构400的方法示意图。如图7所示，本发明之第二较佳实施例先提供一具有一接地端451的基板450、一半导体组件420设置于基板450上方、以及一封胶体410包覆于基板450以及半导体组件420上。其中，接地端451可设置于未覆盖有封胶体410的基板450表面上，并电性连接至一零电位的接地点。于本较佳实施例中，半导体组件420与基板450之间利用复数个锡球440进行电性连接。
接着，如图8所示，于封胶体410表面，利用涂布、喷涂或印刷等方式形成一导电胶453，导电胶453直接包覆封胶体410的上表面、侧壁与封胶体410周围的基板450表面。尤其值得注意的是，本较佳实施例的导电胶453也可不覆盖于接地端451上方，而是另外再利用一焊线454电性连接至接地端451，使导电胶453得以电性连接至零电位的接地点，作为此半导体封装结构400的电磁屏蔽，以降低电磁辐射的干扰。其中，导电胶453可以为异方性导电胶、等方性导电胶或为含有金属材质的导电粒子与环氧树脂、聚氨酯、酚醛等黏着剂。
由于本第一、第二较佳实施例于封胶体210、410表面利用涂布、喷涂或印刷等方式形成导电胶253、453，以作为半导体封装结构200、400的电磁屏蔽，因此可大幅地简化电磁屏蔽的制作过程，进而有效减少半导体封装结构200、400的制作成本，提升半导体封装的整体产能。
除此之外，本发明无须局限于上述实施例的型态，请参考图9与图10，图9与图10分别为本发明之第三与第四较佳实施例具有电磁屏蔽的半导体封装结构的示意图。本发明之第三较佳实施例的半导体封装结构500包含有一基板550、至少一半导体组件520设置于基板550上、一封胶体510包覆半导体组件520及部分的基板550，以及一导电胶553直接包覆封胶体510的上表面、侧壁与封胶体510周围的基板550表面。尤其值得注意的是，本实施例的封胶体510表面更可为一粗糙表面或一具有微结构图案的表面，如图9所示，本实施例的封胶体510表面上具有复数个突起结构554，此突起结构554可利用蚀刻、机械加工或一体成型等方式制作，用以增加封胶体510与导电胶553的接触面积以及提升导电胶553的附着效果，进而提升半导体封装结构500的电磁屏蔽的固定性。
如图10所示，本发明之第四较佳实施例的半导体封装结构600包含有一基板650、至少一半导体组件620设置于基板650上、一封胶体610包覆半导体组件620及部分的基板650，以及一导电胶653直接包覆封胶体610的上表面、侧壁与封胶体610周围的基板650表面。尤其值得注意的是，本实施例的封胶体610表面上具有复数个凹穴结构644，其也可利用蚀刻、机械加工或一体成型等方式制作，用以增加封胶体610与导电胶653的接触面积并提升导电胶653的附着效果，进而提升半导体封装结构600的电磁屏蔽的固定性。
综上所述，由于本发明是利用涂布、喷涂或印刷等方式于封胶体表面形成导电胶，以作为半导体封装结构的电磁屏蔽，因此可以大幅简化电磁屏蔽的制作过程。另外，本发明可利用封胶体与导电胶易于塑形的特性，于形成封胶体与导电胶的同时于其接触表面形成突起结构或凹穴结构，进而增加封胶体与导电胶的固定性，提升半导体封装结构的电磁屏蔽的结构强度。
以上所述仅为本发明其中的较佳实施例而已，并非用来限定本发明的实施范围；即凡依本发明权利要求所作的均等变化与修饰，皆为本发明专利范围所涵盖。

Claims (10)

1.一种具有电磁屏蔽的半导体封装结构的制作方法，其特征在于，包含有以下步骤：
提供一基板，且该基板具有一接地端；
提供一半导体组件于该基板上；
提供一封胶体，具有一上表面及一侧壁，且该封胶体包覆该半导体组件并接触部分之该基板；以及
于该封胶体表面形成一导电胶，该导电胶直接包覆该封胶体的该上表面与该侧壁，且电性连接至该接地端。
2.如权利要求1所述的制作方法，其特征在于，该导电胶利用涂布，喷涂或印刷方式形成。
3.如权利要求1所述之制作方法，其中该接地端系设置于该基板表面。
4.如权利要求1述之制作方法，其中该导电胶系覆盖该接地端或通过一打线接合的方式连接至该接地端。
5.一种具有电磁屏蔽的半导体封装结构，其特征在于，包含有：
一基板，具有一接地端；
至少一半导体组件设置于该基板上；
一封胶体，具有上表面及一侧壁，且该封胶体包覆该半导体组件及部分之该基板；以及
一导电胶，直接包覆该封胶体的该上表面及该侧壁，并且电性连接至该接地端。
6.如权利要求5所述的半导体封装结构，其特征在于，该导电胶包含有导电粒子与环氧树脂、聚氨酯、酚醛黏着材料。
7.如权利要求5所述的半导体封装结构，其特征在于，该半导体组件利用复数个导线与该基板电性连接。
8.如权利要求5所述的半导体封装结构，其特征在于，该半导体组件利用复数个锡球与该基板电性连接。
9.如权利要求5所述的半导体封装结构，其中该接地端系设置于该基板表面。
10.如权利要求9所述的半导体封装结构，其中该导电胶系覆盖该接地端或通过一打线接合的方式连接至该接地端。
CNA2006101274235A 2006-09-13 2006-09-13 具有电磁屏蔽的半导体封装结构及其制作方法 Pending CN101145526A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006101274235A CN101145526A (zh) 2006-09-13 2006-09-13 具有电磁屏蔽的半导体封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006101274235A CN101145526A (zh) 2006-09-13 2006-09-13 具有电磁屏蔽的半导体封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN101145526A true CN101145526A (zh) 2008-03-19

Family

ID=39207937

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101274235A Pending CN101145526A (zh) 2006-09-13 2006-09-13 具有电磁屏蔽的半导体封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN101145526A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074551A (zh) * 2009-11-19 2011-05-25 日月光半导体制造股份有限公司 半导体装置封装件及其制造方法
CN102194769A (zh) * 2010-03-11 2011-09-21 国碁电子(中山)有限公司 芯片封装结构及方法
CN101685764B (zh) * 2008-09-23 2011-11-30 海华科技股份有限公司 系统级封装模块结构的制造方法
CN102446870A (zh) * 2010-10-13 2012-05-09 矽品精密工业股份有限公司 具有静电放电及防电磁波干扰的封装件
CN101645436B (zh) * 2008-08-08 2013-10-09 日月光半导体制造股份有限公司 具有电磁干扰防护体的半导体封装件及其形成方法
CN103354228A (zh) * 2013-07-10 2013-10-16 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
CN103904043A (zh) * 2012-12-27 2014-07-02 株式会社东芝 电子部件
WO2016033794A1 (zh) * 2014-09-05 2016-03-10 中国科学院微电子研究所 一种封装方法及电子系统产品

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101645436B (zh) * 2008-08-08 2013-10-09 日月光半导体制造股份有限公司 具有电磁干扰防护体的半导体封装件及其形成方法
CN101685764B (zh) * 2008-09-23 2011-11-30 海华科技股份有限公司 系统级封装模块结构的制造方法
CN102074551A (zh) * 2009-11-19 2011-05-25 日月光半导体制造股份有限公司 半导体装置封装件及其制造方法
CN102074551B (zh) * 2009-11-19 2013-09-11 日月光半导体制造股份有限公司 半导体装置封装件及其制造方法
CN102194769A (zh) * 2010-03-11 2011-09-21 国碁电子(中山)有限公司 芯片封装结构及方法
CN102446870A (zh) * 2010-10-13 2012-05-09 矽品精密工业股份有限公司 具有静电放电及防电磁波干扰的封装件
CN103904043A (zh) * 2012-12-27 2014-07-02 株式会社东芝 电子部件
CN103354228A (zh) * 2013-07-10 2013-10-16 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
WO2016033794A1 (zh) * 2014-09-05 2016-03-10 中国科学院微电子研究所 一种封装方法及电子系统产品

Similar Documents

Publication Publication Date Title
US7902652B2 (en) Semiconductor package and semiconductor system in package using the same
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
KR100884199B1 (ko) 몰디드 플라스틱 에어리어 어레이 패키지의 패키지 적층을위한 상호 연결 구조 및 형성
CN101145526A (zh) 具有电磁屏蔽的半导体封装结构及其制作方法
US8420437B1 (en) Method for forming an EMI shielding layer on all surfaces of a semiconductor package
US20070066139A1 (en) Electronic plug unit
CN102709260A (zh) 半导体封装构造
US10573590B2 (en) Multi-layer leadless semiconductor package and method of manufacturing the same
CN105304586A (zh) 一种带有加强结构的芯片嵌入式封装结构及其封装方法
CN105280601A (zh) 封装结构及封装基板结构
TWI332275B (en) Semiconductor package having electromagnetic interference shielding and fabricating method thereof
CN102153045A (zh) 具微机电元件的封装结构及其制法
CN106653735A (zh) 半导体器件及其制造方法
US8377749B1 (en) Integrated circuit transmission line
CN112259528A (zh) 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
KR100800475B1 (ko) 적층형 반도체 패키지 및 그 제조방법
KR20240023415A (ko) 사전 형성된 마스크를 이용한 선택적 emi 차폐
CN101101901A (zh) 芯片封装结构
US20070029663A1 (en) Multilayered circuit substrate and semiconductor package structure using the same
US8461698B1 (en) PCB external ground plane via conductive coating
CN216084864U (zh) 一种用于倒装芯片封装的凹陷结构
CN104425421A (zh) 芯片封装及其形成方法
CN101996974B (zh) 球栅阵列印刷电路板、其封装结构及其工艺
WO2006082750A1 (ja) 電子部品のパッケージング構造、及びこの構造を有する電子部品パッケージの製造方法
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication