CN101101901A - 芯片封装结构 - Google Patents

芯片封装结构 Download PDF

Info

Publication number
CN101101901A
CN101101901A CN 200710138447 CN200710138447A CN101101901A CN 101101901 A CN101101901 A CN 101101901A CN 200710138447 CN200710138447 CN 200710138447 CN 200710138447 A CN200710138447 A CN 200710138447A CN 101101901 A CN101101901 A CN 101101901A
Authority
CN
China
Prior art keywords
chip
opening
pin
embedded division
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200710138447
Other languages
English (en)
Other versions
CN100552931C (zh
Inventor
廖国成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 200710138447 priority Critical patent/CN100552931C/zh
Publication of CN101101901A publication Critical patent/CN101101901A/zh
Application granted granted Critical
Publication of CN100552931C publication Critical patent/CN100552931C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一种芯片封装结构，包括一线路板、一防焊层以及一芯片封装体，其中线路板的表面具有至少一接点，而防焊层覆盖线路板，并且防焊层具有至少一第一开口，用以显露接点。此外，芯片封装体设置在线路板上，芯片封装体包括一芯片以及一导线架，而导线架具有与芯片电性连接的至少一引脚。引脚具有一嵌入部，嵌入部对应接点，并凹陷于第一开口中。通过将焊料块填入第一开口内与嵌入部接合，可使芯片封装结构的引脚与接点之间的连接更稳固。

Description

芯片封装结构
技术领域
本发明涉及一种芯片封装结构，特别是关于一种以导线架承载芯片的封装结构。
背景技术
在集成电路的制作中，芯片(die)是通过晶圆(wafer)制作、形成集成电路以及切割晶圆(wafer sawing)等步骤而获得。在晶圆的集成电路制作完成之后，由晶圆切割所形成的芯片可向外电性连接在一承载器(carrier)上。承载器可以是一导线架(leadframe)或一基板(substrate)，而芯片可以打线接合(wirebonding)或覆晶接合(flip chip bonding)的方式电性连接至承载器。如果芯片与承载器是以打线接合的方式电性连接，则进行填入封胶的制程步骤以构成一芯片封装体。
图1为现有的一种芯片封装结构的剖面图。请参考图1，该芯片封装结构100包括一基板110以及一芯片封装体120。芯片封装体120包括一芯片122以及一导线架124。芯片122上的焊垫126通过导线128与导线架124的引脚124a电性连接，再通过延伸出封装胶体130之外的引脚124a设置于基板110的表面上。
基板110对应于引脚124a的一端具有接点114，其显露于防焊层112的开112a中，并通过涂布在开112a中的焊料140或锡膏与引脚124a电性连接。通过上述表面接合技术(SMT，surface mounting technology)可使芯片封装体120有效地组装在基板110上，以节省制程时间。
然而，引脚124a的共面度不佳、基板110的平面度不良或热应力的作用均会造成芯片封装结构100产生形变，尤其是回焊焊料产生的高温可能使基板110产生翘曲等现象，因而影响芯片封装结构100的组装可靠度。也由于芯片封装结构100的引脚124a与焊料块140的接触面只有在开口112a处，因此容易使焊料块140对引脚124a的固定不良，从而降低芯片封装结构100的可靠度。
发明内容
本发明的目的在于提供一种芯片封装结构，通过改变引脚的结构，可使引脚与接点间的连接较稳固。
为实现上述目的，本发明提供一种芯片封装结构，包括一线路板、一防焊层以及一芯片封装体，其中线路板的表面具有至少一接点，而防焊层覆盖线路板，并且防焊层具有至少一第一开口，用以显露接点。此外，芯片封装体设置在线路板上，芯片封装体包括一芯片以及一导线架，而导线架具有与芯片电性连接的至少一引脚，引脚具有一嵌入部，嵌入部对应接点，并凹陷于第一开口中。
在本发明的一实施例中，上述芯片封装结构进一步包括一焊料块，填入第一开口中，并与嵌入部和接点电性连接。
在本发明的一实施例中，上述焊料块是通过用一锡膏印刷在第一开口中而形成。
在本发明的一实施例中，上述焊料块包括一固定部，其对应突出于嵌入部，以使焊料块包覆嵌入部。
在本发明的一实施例中，上述引脚的嵌入部包含有至少一第二开口，而焊料块可从第二开口突出嵌入部而形成突出部(或固定部)，以使焊料块在第二开口处形成铆接状。
在本发明的一实施例中，上述嵌入部进一步包含有一第三开口，并且引脚对应第二开口与第三开口之间具有一连接部。
在本发明的一实施例中，上述第二开口的形状包括半圆形、半椭圆形。
在本发明的一实施例中，上述第三开口的形状包括半圆形、半椭圆形。
在本发明的一实施例中，上述连接部的形状包括矩形。
在本发明的一实施例中，上述嵌入部具有多个开口，并且引脚对应于开口之间具有至少两个连接部。
在本发明的一实施例中，上述开口的形状包括扇形。
在本发明的一实施例中，上述至少两个连接部的形状包括十字形、Y字型或X字型。
在本发明的一实施例中，上述嵌入部包括对引脚的一表面进行冲压所形成的一凹穴。
在本发明的一实施例中，上述芯片以打线接合方式与引脚的一端电性连接。
在本发明的一实施例中，上述芯片以覆晶接合方式与引脚的一端电性连接。
与现有技术相比，本发明在引脚与接点接触的一端上配置有嵌入部，而嵌入部凹陷于第一开口中，从而增加了焊料块与引脚的接触面积，并使焊料块包覆嵌入部而使焊料块对引脚有更好的固定效果，以防止引脚与接点间的连接因芯片封装结构的形变而脱落。
以下结合附图与实施例对本发明作进一步的说明。
附图说明
图1为现有的一种芯片封装结构的剖面图。
图2为本发明第一实施例中芯片封装结构的剖面图。
图3为本发明芯片封装结构另一实施方式的剖面图。
图4A为本发明的第二实施例中嵌入部的上视图。
图4B为图4A中嵌入部的侧视图。
图5A为本发明的第三实施例中嵌入部的上视图。
图5B为图5A中嵌入部的侧视图。
图6A为本发明第四实施例中嵌入部的上视图。
图6B为图6A中嵌入部的侧视图。
具体实施方式
有关本发明的详细说明及技术内容，现就结合附图说明如下：
第一实施例
图2为本发明第一实施例中芯片封装结构的剖面图。需先说明的是，以下以线路板上具有两个接点以及两个第一开口为例说明，但本发明并不以此为限，本领域的技术人员也可仅在线路板上配置一个接点以及一个第一开口，或是配置两个以上的接点以及第一开口。
请参考图2，芯片封装结构200包括一线路板210、一防焊层220以及一芯片封装体230。防焊层220覆盖在线路板210上，其中防焊层220可以是以网版印刷、喷印或涂布的方式形成在线路板210上。防焊层220具有第一开口222，并且第一开口222暴露出线路板210上的接点212。
芯片封装体230包括一芯片232以及一导线架234，而芯片232电性连接至导线架234的一引脚300。详细而言，芯片232上的焊垫236可透过打线接合的方式，以导线238电性连接至引脚300。芯片232与引脚300的电性连接也可用其它方式，例如图3所示的覆晶封装结构200a，先在芯片232a及/或引脚300上制作金凸块或焊料凸块237，再以覆晶的方式吸附芯片232a的背面，以使芯片232a与引脚300电性连接。接着，待芯片232a组装完成之后，再以一封装胶体250将芯片232a及凸块237包覆其中，而引脚300延伸出封装胶体250之外，并弯折成一预定的形状以支撑芯片封装体230在线路板210。引脚300弯折的形状不限，可以是外L形、内L形或J形等支撑结构。
值得注意的是，引脚300具有一嵌入部310，嵌入部310的形成方法可以是对引脚300的一表面进行冲压或热压，而使引脚300的一部分凹陷于第一开口222内而形成嵌入部310。在本实施例中，芯片封装结构200利用一焊料块240使引脚300与接点212电性连接，并固定引脚300。详细而言，焊料块240可用锡膏印刷在第一开口222中，并回焊锡膏使其连接在嵌入部310和接点212之间。为进一步固定引脚300，可在回焊焊料块240时，使焊料块240的一部分突出包覆嵌入部310而形成一突出部242，如此可使焊料块240包覆嵌入部310，从而加强焊料块240对引脚300的固定效果。
由于本发明的芯片封装结构200中的引脚300具有一嵌入部310，而嵌入部310凹陷于第一开口222中，因此，焊料块240可包覆嵌入部310，如此不但可增加焊料块240与嵌入部310的接触面积，使接点212与引脚300间的连接具有较佳的电气特性，而且通过使焊料块240从嵌入部310的上方固定嵌入部310，可使接点212与引脚300之间的连接更稳固。
第二实施例
图4A为本发明第二实施例中嵌入部的上视图，而图4B为图4A中嵌入部的侧视图。在第二实施例与第一实施例中，相同或相似的元件标号代表相同或相似的元件。第二实施例与第一实施例大致相同，以下将针对两实施例不同之处详加说明，相同之处便不再赘述。
请参考图4A及图4B，第二实施例与第一实施例不同之处在于，嵌入部310b进一步具有一第二开口312b。第二开口312b可以蚀刻的方式形成，或是在冲压形成嵌入部310b时同时形成第二开口312b的方式形成，其形状可以是三角形、半圆形或半椭圆形等。焊料块240可从第二开口312b突出嵌入部310b而形成突出部242，这样可进一步增加焊料块240与嵌入部310b的接触面积，并使焊料块240在第二开口3312b处形成铆接状，使接点212与引脚300之间的连接更稳固。
第三实施例
图5A为本发明的第三实施例中嵌入部的上视图，图5B为图4A中嵌入部的侧视图。请参考图5A及图5B，在本实施例中，嵌入部除了如图4B所示的凹杯结构之外，也可以是如图5B所示的拱形结构，嵌入部310c周围可先形成镂空状的第二开口312c以及第三开口314c，而引脚300仅保留待成形的连接部316c在第二开口312c与第三开口314c之间，最后再将连接部316c冲压成所需的凹形结构。
第二开口312c与第三开口314c的形状及制作方法可参考上述第二开口312b，在此不做赘述。此外，连接部316c也可以是其它形状。举例而言，第二开口及第三开口可以是三角形，而连接部可以是梯形。第二开口与第三开口的形状也可以不同，例如第二开口为方形，而第三开口为半圆形。
在本实施例中，是以第二开口及第三开口举例说明，但嵌入部也可以具有两个以上的开口，以下另举一实施例加以说明。
第四实施例
图6A为本发明第四实施例中嵌入部的上视图，图6B为图6A中嵌入部的侧视图。在第四实施例与第三实施例中，相同或相似的元件标号代表相同或相似的元件，并且第四实施例与第三实施例大致相同。以下将针对两实施例不同之处详加说明，相同之处便不再赘述。
请参考图6A及图6B，在本实施例中，嵌入部310d周围先形成多个镂空状的开口312d，例如是扇形开口，而引脚300仅保留交叉连接的多个连接部316d在开口312d之间，最后再将连接部316d冲压成所需的凹形结构。本实施例的开口数量、开口形状以及连接部形状并不限于此，而各开口的形状也可以不同。举例来而言，可使嵌入部具有两个方形开口以及一个三角形开口，并使连接部形状为Y字形。连接部也可以是其它形状，例如十字形、三角形等，而其它开口形状可参考第三实施例中的第二开口及第三开口，在此不再赘述。
综上所述，与现有技术相比，本发明至少具有以下优点：
1.本发明的芯片封装结构中的引脚具有一嵌入部，因此可使焊料块包覆嵌入部。这样可增加焊料块与引脚的接触面积，并使焊料块对引脚有更好的固定效果，从而使引脚与接点之间的连接更稳固，提高产品的可靠度。
2.本发明的嵌入部进一步可具有一个或多个开口，这样可使焊料块从开口中突出，并在开口处形成铆接状。这样可进一步加强焊料块对引脚的固定效果。

Claims (10)

1.一种芯片封装结构，包括：
一线路板，所述线路板表面具有至少一接点；
一防焊层，所述防焊层覆盖所述线路板，并具有至少一第一开口，用以显露所述接点；以及
一芯片封装体，设置在所述线路板上，所述芯片封装体包括一芯片以及一导线架，所述导线架具有与所述芯片电性连接的至少一引脚；
其特征在于：所述引脚具有一嵌入部，所述嵌入部对应所述接点，并凹陷于所述第一开口中。
2.如权利要求1所述的芯片封装结构，其特征在于进一步包括一焊料块，填入所述第一开口中，并与所述嵌入部和所述接点电性连接。
3.如权利要求2所述的芯片封装结构，其特征在于所述焊料块通过用一锡膏印刷在所述第一开口中而形成。
4.如权利要求2所述的芯片封装结构，其特征在于所述焊料块包括一固定部，所述固定部对应突出于所述嵌入部。
5.如权利要求1所述的芯片封装结构，其特征在于所述引脚的所述嵌入部包含有至少一第二开口。
6.如权利要求5所述的芯片封装结构，其特征在于所述嵌入部进一步具有一第三开口，并且所述引脚对应所述第二开口与所述第三开口之间具有一连接部。
7.如权利要求1所述的芯片封装结构，其特征在于所述嵌入部具有多个开口，并且所述引脚对应于所述开口之间具有至少两个连接部。
8.如权利要求7所述的芯片封装结构，其特征在于所述开口的形状包括扇形。
9.如权利要求7所述的芯片封装结构，其特征在于所述至少两个连接部的形状包括十字形、Y字型或X字型。
10.如权利要求1所述的芯片封装结构，其特征在于所述嵌入部包括对所述引脚的一表面进行冲压而形成的一凹穴。
CN 200710138447 2007-07-27 2007-07-27 芯片封装结构 Active CN100552931C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710138447 CN100552931C (zh) 2007-07-27 2007-07-27 芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710138447 CN100552931C (zh) 2007-07-27 2007-07-27 芯片封装结构

Publications (2)

Publication Number Publication Date
CN101101901A true CN101101901A (zh) 2008-01-09
CN100552931C CN100552931C (zh) 2009-10-21

Family

ID=39036091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710138447 Active CN100552931C (zh) 2007-07-27 2007-07-27 芯片封装结构

Country Status (1)

Country Link
CN (1) CN100552931C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102087983A (zh) * 2009-12-07 2011-06-08 晨星软件研发(深圳)有限公司 封装层叠方法与结构及其电路板系统
CN102364678A (zh) * 2011-09-30 2012-02-29 常熟市广大电器有限公司 一种芯片封装新结构
CN102779804A (zh) * 2011-05-13 2012-11-14 晶致半导体股份有限公司 半导体封装件
CN101937890B (zh) * 2009-06-29 2013-11-27 海力士半导体有限公司 具有半导体芯片的电路板
CN112969284A (zh) * 2021-02-19 2021-06-15 深圳市众芯诺科技有限公司 一种嵌入式光学字符智能识别芯片

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937890B (zh) * 2009-06-29 2013-11-27 海力士半导体有限公司 具有半导体芯片的电路板
CN102087983A (zh) * 2009-12-07 2011-06-08 晨星软件研发(深圳)有限公司 封装层叠方法与结构及其电路板系统
CN102779804A (zh) * 2011-05-13 2012-11-14 晶致半导体股份有限公司 半导体封装件
CN102364678A (zh) * 2011-09-30 2012-02-29 常熟市广大电器有限公司 一种芯片封装新结构
CN112969284A (zh) * 2021-02-19 2021-06-15 深圳市众芯诺科技有限公司 一种嵌入式光学字符智能识别芯片
CN112969284B (zh) * 2021-02-19 2022-06-24 深圳市众芯诺科技有限公司 一种嵌入式光学字符智能识别芯片

Also Published As

Publication number Publication date
CN100552931C (zh) 2009-10-21

Similar Documents

Publication Publication Date Title
CN101252096B (zh) 芯片封装结构以及其制作方法
CN101834166B (zh) 具有支架触点以及管芯附垫的无引脚集成电路封装
CN208538837U (zh) 薄膜覆晶封装结构
US10373894B2 (en) Package structure and the method to fabricate thereof
KR20030051222A (ko) 반도체 장치 및 그 제조 방법
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
JPH09191060A (ja) 集積回路のプラスチックパッケージング
US6486551B1 (en) Wired board and method of producing the same
CN100552931C (zh) 芯片封装结构
WO2006109566A1 (ja) 半導体装置
CN101145526A (zh) 具有电磁屏蔽的半导体封装结构及其制作方法
KR20000048246A (ko) 반도체 장치 제조용 캐리어 기판
CN101944520B (zh) 半导体封装结构与半导体封装工艺
CN214588838U (zh) 一种封装基板和栅格阵列封装体
US20080157305A1 (en) Chip package structure
US9704812B1 (en) Double-sided electronic package
CN111933623B (zh) 一种基于基板侧面焊盘的封装互连结构及方法
CN104183508A (zh) 半导体器件的制作方法
KR20070053660A (ko) 집적 회로 칩의 단일 열 결합 패드 배열체
KR100387451B1 (ko) 반도체 장치 및 그 제조방법
CN101378023B (zh) 半导体封装件及其制法
JP3174238B2 (ja) 半導体装置およびその製造方法
JP2001203301A (ja) 樹脂封止型半導体装置及びその製造方法
CN115295421B (zh) 兼容性陶瓷封装外壳及其封装方法
CN114512460A (zh) 框架及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant