CN102779804A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN102779804A
CN102779804A CN2011101300226A CN201110130022A CN102779804A CN 102779804 A CN102779804 A CN 102779804A CN 2011101300226 A CN2011101300226 A CN 2011101300226A CN 201110130022 A CN201110130022 A CN 201110130022A CN 102779804 A CN102779804 A CN 102779804A
Authority
CN
China
Prior art keywords
fin
recess
semiconductor package
package part
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101300226A
Other languages
English (en)
Other versions
CN102779804B (zh
Inventor
曾祥伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JINGZHI SEMICONDUCTOR CO Ltd
Amtek Semiconductor Co Ltd
Original Assignee
JINGZHI SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JINGZHI SEMICONDUCTOR CO Ltd filed Critical JINGZHI SEMICONDUCTOR CO Ltd
Priority to CN201110130022.6A priority Critical patent/CN102779804B/zh
Publication of CN102779804A publication Critical patent/CN102779804A/zh
Application granted granted Critical
Publication of CN102779804B publication Critical patent/CN102779804B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体封装件，包括：散热片，具有相对的第一表面、第二表面及相邻该第一及第二表面的侧表面，该散热片的第一表面上具有凹部，且该凹部连通该侧表面；导线架，具有多个导脚，部分该导脚上具有对应该凹部的凸部，且该凸部嵌卡在该凹部中，使该导线架固定在该散热片的第一表面上；半导体晶片，设在该散热片上，且电性连接该导脚；以及封装胶体，设在该散热片与导线架上，以包覆该半导体晶片，并填充在该凹部中。其中，该凹部连通该散热片的侧表面，使该封装胶体填充在该凹部内时而不会形成空洞，可避免气爆或碎裂现象。

Description

半导体封装件
技术领域
本发明涉及一种半导体封装件，特别指涉及一种具散热片的半导体封装件。
背景技术
随着电子产业的蓬勃发展，电子产品在型态上趋于轻薄短小，在功能上则逐渐迈入高性能、高功能、高速度化的研发方向。然而，因微小化的半导体封装件提供较高密度的线路与电子元件，所以在运行时所产生的热量也比较高，若以导热性不佳的封装胶体包覆半导体晶片，将使散热的效率不佳，而影响到半导体晶片的性能。因此，为提高半导体封装件的散热效率，业界遂发展出具有散热件的半导体封装件，并使散热件外露出封装胶体，以有效逸散半导体晶片的热量。
传统具有散热件的半导体封装件，利用如聚酰亚胺(polyimide)胶带将散热片粘合至导线架上。但使用聚酰亚胺胶带不仅材料成本高，且该聚酰亚胺的吸湿率高，容易造成散热片与导线架之间发生脱层的问题。
因此，业界遂提出一种使用B-stage的环氧树脂(epoxy)取代聚酰亚胺胶带，以降低材料成本。如图1所示，第5,691,567号美国专利所揭露的一种半导体封装件1，其为一导线架11的导脚110由环氧树脂的散热胶100粘贴在一散热片10上，且一半导体晶片12设在该导线架11的置晶垫111上并由导线14电性连接该导脚110，再以封装胶体13包覆该半导体晶片12、导线14、导线架11与散热片10，令导脚110外缘与散热片10底部外露于该封装胶体13。
然而，使用环氧树脂的散热胶100虽可降低材料成本，但环氧树脂的吸湿率仍高，故该半导体封装件1的散热片10与导线架11之间仍会发生脱层的问题。
因此，业界遂提出一种不需使用胶材的方式，利用机械方式结合散热片与导线架，请参阅图2A及图2B。如图2A所示，为第5,936,837号美国专利所揭露的一种半导体封装件2，其为一导线架21的导脚210由插销(pin)200固定在一散热片20上，且一半导体晶片22设在该散热片20上并由导线24电性连接该导脚210，再以封装胶体23包覆该半导体晶片22、导线24、导线架21与散热片20，令导脚210外缘与散热片20底部外露于该封装胶体23。
再者，如图2B所示，为第6,198,163号美国专利或第6,396,130号美国专利所揭露的一种半导体封装件2’，其为一导线架21的导脚210的支撑接脚210b由插销(pin)200固定在一散热片20上，且一半导体晶片22设在该散热片20上并由导线24电性连接该导脚210的电性接脚210a，再以封装胶体23包覆该半导体晶片22、导线24、导线架21与散热片20，令导脚210外缘与散热片20底部外露于该封装胶体23。
然而，使用该插销200虽可避免吸湿率过高所导致之间脱层问题，但因一次制作半导体封装件2，2’的工艺中，需使用多个插销200，导致材料成本大幅提高。
因此，业界遂提出另一种机械方式以结合散热片与导线架，不需使用插销，以减少使用额外的元件。如图3A及图3B所示，为第6,064,115号美国专利所揭露的一种半导体封装件3，其为在一散热片30上冲压形成多个凸块300，再将该凸块300铆接在一导线架31的缝隙311中，且一半导体晶片32设在该散热片30上并由导线34电性连接该导脚310，再以封装胶体33包覆该半导体晶片32、导线34、导线架31与散热片30，令导脚310外缘与散热片30底部外露于该封装胶体33。
但是，在该散热片30上直接压出凸块300，虽可避免使用额外元件以降低成本，但制作该凸块300的时间长，因而增加工艺时间，导致制作该半导体封装件3的成本仍高。
再者，由冲压方式制作该凸块300，会在该散热片30上形成凹处K，以致于当进行封装工艺时，该封装胶体33易在该凹处K内形成空洞(void)，导致气爆(popcorn)或碎裂(crack)现象。
因此，如何避免上述现有技术的种种问题，实为当前所要解决的目标。
发明内容
鉴于现有技术的缺陷，本发明的主要目的在于提供一种半导体封装件，以避免现有技术中常见的气爆或碎裂现象，并能降低材料成本及制作成本。
为了达到上述目的及其他目的，本发明提供一种半导体封装件，包括：散热片，具有相对的第一表面、第二表面及相邻该第一及第二表面的侧表面，该散热片的第一表面上具有凹部，且该凹部连通该侧表面；导线架，具有多个导脚，部分该导脚上具有对应该凹部的凸部，且该凸部嵌卡在该凹部中，使该导线架固定在该散热片的第一表面上；半导体晶片，设在该散热片上，且电性连接该导脚；以及封装胶体，设在该散热片与导线架上，以包覆该半导体晶片，并填充在该凹部中。
换言之，本发明提供一种半导体封装件，改进散热片与导线架，其中，本发明的散热片具有相对的第一表面、第二表面及相邻该第一及第二表面的侧表面，且该散热片的第一表面上具有连通该侧表面的凹部；再者，该导线架的部分导脚上形成有具有对应该凹部的凸部，且该凸部嵌卡在该凹部中，使该导线架固定在该散热片的第一表面上。
本发明的半导体封装件中，当进行结合该导线架与散热片的工艺时，因不需使用胶材或插销，故可降低材料成本。
再者，在该散热片的第一表面上制作凹部，可使用冲压方式，以快速形成凹部，故可减少工艺时间，因而降低制作成本。
另外，本发明的散热片的凹部连通该侧表面，以在封装胶体填充在该凹部中时，该封装胶体不会在该凹部内形成空洞，进而有效避免气爆或碎裂现象。
附图说明
图1为第5,691,567号美国专利的半导体封装件的剖面示意图。
图2A为第5,936,837号美国专利的半导体封装件的剖面示意图。
图2B为第6,198,163号美国专利或第6,396,130号美国专利的半导体封装件的立体分解示意图。
图3A为第6,064,115号美国专利的半导体封装件未封装的局部俯视示意图。
图3B为图3A的X-X剖面线的剖面示意图。
图4A为本发明半导体封装件的未包括封装胶体且未经切割工艺的俯视示意图。
图4B为本发明半导体封装件的剖面示意图。
图4C为本发明半导体封装件的散热片与导脚的局部立体分解示意图。
图5A至图5B为本发明半导体封装件的散热片与导脚的组装剖面示意图。
图5C为本发明半导体封装件的支撑接脚的局部立体示意图。
图6A至图6D为本发明半导体封装件的散热片的凹部的不同形态的俯视示意图。
主要附图标记说明
1、2、2’、3、4        半导体封装件
10、20、30、40         散热片
100                    散热胶
11、21、31、41         导线架
110、210、310、410     导脚
111                    置晶垫
12、22、32、42         半导体晶片
13、23、33、43         封装胶体
14、24、34、44         导线
200                    插销
210a、410a             电性接脚
210b、410b             支撑接脚
300                    凸块
311                    缝隙
40a                    上表面
40b                    下表面
40c                    侧表面
400、400’凹部
400a      开口
400b      通道
411       凸部
412、412’通孔
420       电极垫
K         凹处
F         外力
d、D      最大宽度。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上表面”、“下表面”、“左”、“右”、“中间”、“二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，也当视为本发明可实施的范畴。
请参阅图4A至图4C，为本发明半导体封装件的示意图。如图4A至图4B所示，所述的半导体封装件4包括：一散热片40、设在该散热片40上的一导线架41、设在该散热片40上的一半导体晶片42、以及设在该散热片40与导线架41上以包覆该半导体晶片42的封装胶体43。
所述的散热片40具有一上表面(定义为第一表面)40a、一下表面(定义为第二表面)40b及相邻该上表面40a及下表面40b且彼此相对的左、右侧表面40c，且在该散热片40的上表面40a上的左、右两边分别具有凹部400，该凹部400连通邻近的侧表面40c，如图4B及图4C所示。在本实施例中，可使用冲压方式制作该些凹部400，令该些凹部400可贯穿该散热片40，以连通该散热片40的上表面40a与下表面40b，如图4B所示；但是，如图4C所示，该凹部400的深度可小于该散热片40的厚度，以在形成封装胶体43后，不外漏出该凹部400。
所述的导线架41具有多个导脚410，该导脚410包括多个电性接脚410a及至少二支撑接脚410b，该些支撑接脚410b上具有对应该凹部400的凸部411，且该凸部411嵌卡在该凹部400中，如图4B及图4C所示，使该导线架41固定在该散热片40的上表面40a上。在本实施例中，该凸部411与该支撑接脚410b一体成形。
所述的半导体晶片42设在该散热片40的上表面40a上，令该些电性接脚410a位在该半导体晶片42周围，且该半导体晶片42具有多个电极垫420，由导线44对应电性连接该些电性接脚410a。有关半导体晶片的种类及导线连接的方式繁多，且为业界所熟知，故不再赘述。
所述的封装胶体43还填充在该凹部400中，且还包覆该导线44，并覆盖该散热片40的左、右侧表面40c，而外露出该电性接脚410a外缘与该散热片40的下表面40b。
请一并参阅图5A至图5B，组装该导线架41至该散热片40上的图示说明。首先，先将整片的导线架41由该凸部411置放在该凹部400中，以定位在该散热片40上(如图4A所示)，再提供外力F，例如冲压方式(如图5A所示)，以令该凸部411形变而卡紧在该凹部400中(如图5B所示)，使该导线架41固定在该散热片40上。在本实施例中，冲压前的该凸部411的最大宽度d略小于该凹部400的最大宽度D，以利于该凸部411完全进入于该凹部400中，而达到对位的效果。
本发明的半导体封装件4，主要由于该散热片40上形成连通其侧表面40c的凹部400，以当该封装胶体43填充在该凹部400中时，该封装胶体43不会在该凹部400内形成空洞，因而有效避免气爆或碎裂现象。
再者，由该些凹部400贯穿该散热片40，可提升该封装胶体43的流动性，使得该封装胶体43更不会在该凹部400内形成空洞，彻底避免气爆或碎裂现象。
又，该具有凸部411的导脚410，如该支撑接脚410b上可具有连通该凸部411的一通孔412，当进行封装工艺时，该封装胶体43将填充在该通孔412中，如图5B所示的通孔412位在该凸部411的中间处。由该通孔412，可令该封装胶体43由该通孔412流至该凹部400，以提升该封装胶体43的流动性。
另外，请一并参阅图5C，该通孔412’也可以位在该凸部411的侧边，使该凸部411更容易扩张形变而卡紧在该凹部400中。
请一并参阅图6A至图6D，该凹部400，400’的开口400a形状并无特别限制，可为矩形或弧形，且如图6A及图6B所示。该凹部400的开口400a可为破孔状，以连通该散热片40的侧表面40c，且优选地，该破孔尺寸小于该开口400a的直径，以提供更好的固定效果。而如图6C及图6D所示，该凹部400’也可以具有通道400b，以连通该散热片40的侧表面40c。
综上所述，本发明的半导体封装件4及其散热片40，主要由于该散热片40上形成连通该上表面40a与侧表面40c的凹部400，以避免封装胶体43在该凹部400内形成空洞，进而有效避免气爆或碎裂现象。
再者，本发明的半导体封装件4，主要由该导线架41的凸部411嵌卡在该散热片40的凹部400，以固定该导线架41与散热片40，因而不需使用胶材或插销，故而有效降低材料成本。
又，本发明在该散热片40的上表面40a上制作凹部400，相比于现有技术的在散热片上制作凸块，本发明所需的工艺时间较少，故而有效降低制作成本。
上述实施例用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如本发明的权利要求所列。

Claims (10)

1.一种半导体封装件，其特征在于，包括：
散热片，具有相对的第一表面、第二表面及相邻该第一及第二表面的侧表面，该散热片的第一表面上具有凹部，且该凹部连通该侧表面；
导线架，具有多个导脚，部分该导脚上具有对应该凹部的凸部，且该凸部嵌卡在该凹部中，使该导线架固定在该散热片的第一表面上；
半导体晶片，设在该散热片上，且电性连接该导脚；以及
封装胶体，设在该散热片与导线架上，以包覆该半导体晶片，并填充在该凹部中。
2.如权利要求1所述的半导体封装件，其特征在于，该凹部的开口为矩形或弧形。
3.如权利要求1所述的半导体封装件，其特征在于，该凹部的深度小于该散热片的厚度。
4.如权利要求1所述的半导体封装件，其特征在于，该凹部贯穿该散热片，以连通该散热片的第一及第二表面。
5.如权利要求1所述的半导体封装件，其特征在于，该凹部具有通道，以连通该散热片的侧表面。
6.如权利要求1所述的半导体封装件，其特征在于，该凹部的开口为破孔状，以连通该散热片的侧表面。
7.如权利要求1所述的半导体封装件，其特征在于，该散热片的第二表面外露于该封装胶体。
8.如权利要求1所述的半导体封装件，其特征在于，该具有凸部的导脚上具有贯穿的通孔，该通孔连通该凸部，且该封装胶体还填充在该通孔中。
9.如权利要求1所述的半导体封装件，其特征在于，该凸部与该导脚一体成形。
10.如权利要求1所述的半导体封装件，其特征在于，该导脚包括电性接脚及支撑接脚，该半导体晶片电性连接该电性接脚，且该凸部设在该支撑接脚上。
CN201110130022.6A 2011-05-13 2011-05-13 半导体封装件 Expired - Fee Related CN102779804B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110130022.6A CN102779804B (zh) 2011-05-13 2011-05-13 半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110130022.6A CN102779804B (zh) 2011-05-13 2011-05-13 半导体封装件

Publications (2)

Publication Number Publication Date
CN102779804A true CN102779804A (zh) 2012-11-14
CN102779804B CN102779804B (zh) 2015-04-15

Family

ID=47124668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110130022.6A Expired - Fee Related CN102779804B (zh) 2011-05-13 2011-05-13 半导体封装件

Country Status (1)

Country Link
CN (1) CN102779804B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691567A (en) * 1995-09-19 1997-11-25 National Semiconductor Corporation Structure for attaching a lead frame to a heat spreader/heat slug structure
CN1311899A (zh) * 1998-04-03 2001-09-05 艾利森公司 将集成电路封装固定到热沉上的容性安装装置
US20030178723A1 (en) * 2002-03-20 2003-09-25 Fujio Ito Semiconductor device and method of manufacturing the same
CN1466201A (zh) * 2002-06-28 2004-01-07 矽品精密工业股份有限公司 芯片座具凹部的半导体封装件
CN200990508Y (zh) * 2006-11-06 2007-12-12 聚鼎科技股份有限公司 过电流及过电压保护集成块装置
CN101101901A (zh) * 2007-07-27 2008-01-09 日月光半导体制造股份有限公司 芯片封装结构
CN101800208A (zh) * 2009-02-11 2010-08-11 日月光半导体制造股份有限公司 半导体封装构造及其散热片
CN102074864A (zh) * 2009-11-20 2011-05-25 群康科技(深圳)有限公司 插座及插座组件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691567A (en) * 1995-09-19 1997-11-25 National Semiconductor Corporation Structure for attaching a lead frame to a heat spreader/heat slug structure
CN1311899A (zh) * 1998-04-03 2001-09-05 艾利森公司 将集成电路封装固定到热沉上的容性安装装置
US20030178723A1 (en) * 2002-03-20 2003-09-25 Fujio Ito Semiconductor device and method of manufacturing the same
CN1466201A (zh) * 2002-06-28 2004-01-07 矽品精密工业股份有限公司 芯片座具凹部的半导体封装件
CN200990508Y (zh) * 2006-11-06 2007-12-12 聚鼎科技股份有限公司 过电流及过电压保护集成块装置
CN101101901A (zh) * 2007-07-27 2008-01-09 日月光半导体制造股份有限公司 芯片封装结构
CN101800208A (zh) * 2009-02-11 2010-08-11 日月光半导体制造股份有限公司 半导体封装构造及其散热片
CN102074864A (zh) * 2009-11-20 2011-05-25 群康科技(深圳)有限公司 插座及插座组件

Also Published As

Publication number Publication date
CN102779804B (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
US5434750A (en) Partially-molded, PCB chip carrier package for certain non-square die shapes
CN102598258B (zh) 用于微电子封装衬底的多个表面处理
CN110197793A (zh) 一种芯片及封装方法
CN209045532U (zh) 一种半导体芯片封装结构
TW201543971A (zh) 三維空間封裝結構及其製造方法
US20110175134A1 (en) Package structure and led package structure
KR20070009428A (ko) 반도체 장치 및 그 제조 방법
CN109860131A (zh) 一种具有内散热装置的系统级封装结构
KR20150125814A (ko) 반도체 패키지 장치
CN104701272B (zh) 一种芯片封装组件及其制造方法
CN101295696B (zh) 半导体封装结构及导线架
US11776866B2 (en) Semiconductor module heatspreading lid having integrated separators for multiple chips
CN202996814U (zh) 散热型半导体封装构造
CN205810805U (zh) 供引线上芯片封装使用的引线框架和引线上芯片封装
CN102779804B (zh) 半导体封装件
CN203871315U (zh) 电子设备
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
CN101944520A (zh) 半导体封装结构与半导体封装工艺
CN212587519U (zh) 一种led晶元封装结构
CN102468261A (zh) 四方扁平无引脚封装及与其相适应电路板
CN111710769A (zh) 一种led晶元封装结构及其制作工艺
CN110444527A (zh) 一种芯片封装结构、装置及方法
TWI573202B (zh) 封裝結構及其製作方法
TWI839000B (zh) 封裝結構以及封裝方法
CN104576566B (zh) 模块集成电路封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150415

Termination date: 20160513

CF01 Termination of patent right due to non-payment of annual fee