TWI573202B - 封裝結構及其製作方法 - Google Patents

封裝結構及其製作方法 Download PDF

Info

Publication number
TWI573202B
TWI573202B TW104119762A TW104119762A TWI573202B TW I573202 B TWI573202 B TW I573202B TW 104119762 A TW104119762 A TW 104119762A TW 104119762 A TW104119762 A TW 104119762A TW I573202 B TWI573202 B TW I573202B
Authority
TW
Taiwan
Prior art keywords
layers
circuit
core layer
package structure
patterned circuit
Prior art date
Application number
TW104119762A
Other languages
English (en)
Other versions
TW201701369A (zh
Inventor
張宏麟
林達翰
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW104119762A priority Critical patent/TWI573202B/zh
Publication of TW201701369A publication Critical patent/TW201701369A/zh
Application granted granted Critical
Publication of TWI573202B publication Critical patent/TWI573202B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

封裝結構及其製作方法
本發明是有關於一種封裝結構及其製作方法，且特別是有關於一種具有較小體積的封裝結構及其製作方法。
一般而言，封裝的目的在於保護裸露的電子元件、降低電子元件接點的密度及提供電子元件良好的散熱。常見的封裝步驟是：先將電子元件透過黏著層而配置於導線架(Leadframe)的晶片座上；接著，透過打線接合的方式將電子元件上的接點電性連接至導線架的內引腳上；之後，透過封裝膠體將晶片、晶片座以及內引腳進行封裝，而暴露出導線架的外引腳部。最後，在將封裝後的元件經由其外引腳而插接於母插槽內而完成封裝結構的製作。
由於習知的封裝結構需透過封裝膠體來對電子元件進行封裝，因此封裝後的元件其厚度及體積會增大。而，母插槽為了 要與封裝後的元件電性連接，其勢必具有一定的體積的空間來容納封裝後的元件。也就是說，習知的封裝結構的體積與厚度並無法有效薄型化，故無法滿足消費者對於電子產品輕薄短小的需求。
本發明提供一種封裝結構，其具有較小的體積，可符合薄型化的需求。
本發明還提供一種封裝結構的製作方法，用以製作上述的封裝結構。
本發明的封裝結構，其包括一線路基板、至少一電子元件以及一連接插槽。線路基板包括至少一核心層、至少三層圖案化線路層、至少二層介電層、多個導電通孔以及多個線路接墊。核心層，具有一配置區、一環繞配置區的彎折區以及彼此相對的一上表面與一下表面。圖案化線路層配置於核心層上且位於配置區內。介電層配置於核心層上且位於配置區內，其中介電層位於圖案化線路層之間，且圖案化線路層與介電層呈交替堆疊。導電通孔電性連接任兩相鄰的圖案化線路層。線路接墊配置於核心層的下表面上且位於彎折區。電子元件內埋於介電層的至少其中之一層中，且位於配置區內，其中電子元件透過部分導電通孔與圖案化線路層的其中一層電性連接。連接插槽具有一底部、多個連接底部的側壁部以及多個位於側壁部上的連接接墊，其中線路基板組裝至底部，且透過核心層的彎折區相對於配置區彎折而使得 線路接墊與連接接墊電性連接。
在本發明的一實施例中，上述的核心層的配置區的輪廓為一矩形，而核心層的彎折區的輪廓為多個彼此分離的長方形。
在本發明的一實施例中，上述的線路基板更包括：二個防焊層，分別配置於核心層的上表面與下表面上且位於配置區。防焊層覆蓋最遠離核心層的上表面與下表面的兩圖案化線路層。
在本發明的一實施例中，上述的線路基板更包括：多個表面處理圖案，分別配置於線路接墊上，其中表面處理圖案直接接觸連接接墊。
在本發明的一實施例中，上述的線路基板更包括：多個輔助圖案，配置於核心層的上表面上且位於彎折區，其中輔助圖案分別對應線路接墊設置。
在本發明的一實施例中，上述的至少一核心層為二核心層，且核心層、圖案化線路層以及介電層呈垂直堆疊。
在本發明的一實施例中，上述的連接插槽的每一側壁部與底部具有一夾角，而夾角大於90度且小於180度，且連接接墊位於不同的水平高度上。
本發明的封裝結構的製作方法，其包括以下製程步驟。提供一已內埋有至少一電子元件的線路基板，線路基板包括：至少一核心層、至少三層圖案化線路層、至少二層介電層、多個導電通孔以及多個線路接墊。核心層具有一配置區、一環繞配置區的彎折區以及彼此相對的一上表面與一下表面。圖案化線路層與 介電層配置於核心層上且位於配置區內，介電層位於圖案化線路層之間，且圖案化線路層與介電層呈交替堆疊。導電通孔電性連接任兩相鄰的圖案化線路層，且線路接墊配置於核心層的下表面上且位於彎折區。電子元件內埋於介電層的至少其中之一層中且位於配置區內。電子元件透過部分導電通孔與圖案化線路層的其中一層電性連接。提供一連接插槽，其中連接插槽具有一底部、多個連接底部的側壁部以及多個位於側壁部上的連接接墊。將內埋有電子元件的線路基板組裝至連接插槽內，其中線路基板位於連接插槽的底部，且透過核心層的彎折區相對於配置區彎折而使得線路接墊與連接接墊電性連接。
在本發明的一實施例中，上述的至少三層圖案化線路層包括多層內部圖案化線路層以及二層外部圖案化線路層。至少二層介電層包括多層內部介電層以及二層外部介電層。導電通孔包括多個內部導電通孔與多個外部導電通孔。將電子元件內埋於線路基板的步驟包括：於內部圖案化線路層與內部介電層中形成至少一凹槽，其中凹槽暴露出內部圖案線路層的其中之一層，而內部圖案化線路層透過內部導電通孔彼此電性連接。將電子元件配置於凹槽內，其中電子元件位於凹槽所暴露出的內部圖案化線路層上。分別壓合外部介電層及每一外部介電層上的一線路層於核心層的上表面與下表面上，其中外部介電層至少其中之一填入凹槽內。進行一圖案化製程與一通孔製程，而使線路層圖案化為外部圖案化線路層並形成外部導電通孔，其中外部圖案化線路層透 過外部導電通孔分別與電子元件以及內部圖案化線路層電性連接。
在本發明的一實施例中，上述的將內埋有電子元件的線路基板組裝至連接插槽內之前，更包括形成二個防焊層於核心層的上表面與下表面上且位於配置區，其中防焊層分別覆蓋外部圖案化線路層。
在本發明的一實施例中，上述的將內埋有電子元件的線路基板組裝至連接插槽內之前，形成多個表面處理圖案於線路接墊上。
基於上述，由於本發明的封裝結構的電子元件是內埋於線路基板中，且線路基板是組裝至連接插槽的底部，並透過核心層的彎折區相對於配置區彎折，以使得線路基板上的線路接墊與連接插槽的連接接墊電性連接。因此，本發明的封裝結構相對於習知將經由封裝膠體封裝後的元件組裝至母插槽所形成封裝結構而言，可具有較小的封裝體積。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100a、100b、100c、100d‧‧‧封裝結構
110、110a、110b、110c、110d‧‧‧線路基板
111、111’‧‧‧核心層
111a‧‧‧配置區
111b、111b’‧‧‧彎折區
111c‧‧‧上表面
111d‧‧‧下表面
112‧‧‧線路層
112a、112b、112c、112d、112e、112f、112g、112h‧‧‧圖案化線路層
113a、113b、113c、113d、113e、113f‧‧‧介電層
114‧‧‧導電通孔
114a‧‧‧內部導電通孔
114b‧‧‧外部導電通孔
115‧‧‧線路接墊
116‧‧‧防焊層
117‧‧‧表面處理層
118‧‧‧輔助圖案
120a、120b‧‧‧電子元件
130a、130d‧‧‧連接插槽
132a、132d‧‧‧底部
134a、134d‧‧‧側壁部
136a、136d‧‧‧連接接墊
A‧‧‧夾角
C1、C2‧‧‧凹槽
圖1A繪示為本發明的一實施例的一種封裝結構的剖面示意圖。
圖1B繪示為圖1A之未彎折的線路基板的俯視示意圖。
圖2繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。
圖3繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。
圖4繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。
圖5A至圖5G繪示為本發明的一實施例的一種封裝結構的製作方法的剖面示意圖。
圖1A繪示為本發明的一實施例的一種封裝結構的剖面示意圖。圖1B繪示為圖1A之未彎折的線路基板的俯視示意圖。請先參考圖1A，在本實施例中，封裝結構100a包括一線路基板110a、至少一電子元件(圖1中示意地繪是兩個電子元件120a、120b)以及一連接插槽130a。線路基板110a包括至少一核心層111(圖1中示意地繪是一個)、至少三層圖案化線路層(圖1中示意地繪是三個圖案化線路層112a、112b、112c)、至少二層介電層(圖1中示意地繪示二個介電層113a、113b)、多個導電通孔114以及多個線路接墊115。
詳細來說，核心層111具有一配置區111a、一環繞配置區111a的彎折區111b以及彼此相對的一上表面111c與一下表面 111d。圖案化線路層112a、112b、112c配置於核心層111上且位於配置區111a內。介電層113a、113b配置於核心層111上且位於配置區111a內，其中介電層113a、113b位於圖案化線路層112a、112b、112c之間，且圖案化線路層112a、112b、112c與介電層113a、113b呈交替堆疊。導電通孔114電性連接任兩相鄰的圖案化線路層112a、112b、112c。線路接墊115配置於核心層111的下表面111d上且位於彎折區111b。電子元件120a、120b內埋於介電層113a中，且位於配置區111a內，其中電子元件120a、120b透過部分導電通孔114與圖案化線路層112b電性連接。連接插槽130a具有一底部132a、多個連接底部132a的側壁部134a以及多個位於側壁部134a上的連接接墊136a，其中線路基板110a組裝至底部132a，且透過核心層111的彎折區111b相對於配置區111a彎折而使得線路接墊115與連接接墊136a電性連接。
更具體而言，線路基板110a具體化為三層線路基板，其中核心層111的材質例如是具有可撓性的聚醯亞胺或其他適當的可撓性材質所構成，例如聚乙烯對苯二甲酸酯(polyethylene terephthalate,PET)、聚醚(polyethersulfone,PES)或聚間苯二甲酸乙二酯(polyethylene naphthalate,PEN)等，但並不以此為限。請參考圖1B，核心層111的配置區111a的輪廓例如為一矩形，而核心層111的彎折區111b的輪廓為例如為多個彼此分離的長方形。電子元件120a、120b例如是主動元件，如電晶體；或者是，例如是被動元件，如電阻器(resistor)、電容器(capacitor)、電感器 (inductor)、濾波器(filter)，但並不以此為限。再者，本實施例的線路基板110a可更包括二個防焊層116，其中防焊層116分別配置於核心層111的上表面111c與下表面111d上且位於配置區111a，且防焊層116覆蓋最遠離核心層111的上表面111c與下表面111d的兩圖案化線路層112b、112c，用以保護圖案化線路層112b、112c。此外，本實施例的線路基板110a可更包括多個表面處理圖案117，其中表面處理層117可分別配置於線路接墊115上，且表面處理圖案117直接接觸連接接墊136a。
由於本實例的電子元件120a、120b是內埋於線路基板110a內，因此無需使用習知的封裝膠體來進行元件的封裝，可有效降低電子元件120a、120b組裝至線路基板110a上後整體元件的體積與厚度。再者，由於無需經由封裝膠體來進行封裝，因此可有效簡化整體封裝結構的製作程序，且可有效降低生產成本。此外，由於本實施例的線路基板110a是組裝至連接插槽130a的底部132a，並透過核心層111的彎折區111b相對於配置區111a彎折，以使得線路基板110a上的線路接墊115與連接插槽130a的連接接墊136a電性連接。因此，本實施例的封裝結構相對於習知將經由封裝膠體封裝後的元件組裝至母插槽所形成封裝結構而言，可具有較小的封裝體積。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參 考前述實施例，下述實施例不再重複贅述。
圖2繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。請同時參考圖1A與圖2，本實施例的封裝結構100b與圖1A中的封裝結構100a相似，惟二者主要差異之處在於：本實施例的線路基板110b具體化為八層線路基板，意即線路基板110b具有八層圖案化線路層112a、112b、112c、112d、112e、112f、112g、112h，且於線路基板110b中內埋了三個電子元件120a、120b、120c。如圖2所示，本實施例的線路基板110b具有兩凹槽C1、C2以分別暴露出圖案化線路層112a、112d，其中電子元件120a、120b位於凹槽C1內且直接接觸凹槽C1所暴露出的圖案化線路層112a，而電子元件120c位於凹槽C2內且直接接觸凹槽C1所暴露出的圖案化線路層112d。
由於本實施例的封裝結構100b的電子元件120a、120b、120c是內埋於線路基板110b中，且線路基板110b是組裝至連接插槽130a的底部132a，並透過核心層111的彎折區111b相對於配置區111a彎折，以使得線路基板110b上的線路接墊115與連接插槽130a的連接接墊136a電性連接。因此，本實施例的封裝結構100b相對於習知將經由封裝膠體封裝後的元件組裝至母插槽所形成封裝結構而言，可具有較小的封裝體積。
圖3繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。請同時參考圖2與圖3，本實施例的封裝結構100c與圖2中的封裝結構100b相似，惟二者主要差異之處在於：本實施例 的線路基板110c更包括多個輔助圖案118，其中輔助圖案118配置於核心層111的上表面111c上且位於彎折區111b，其中輔助圖案118分別對應線路接墊136a設置。此處，設置輔助圖案118的目的在於使彎折後的彎折區111b能因為重力的因素而確實讓線路接墊115與連接接墊136a電性連接。
圖4繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。請同時參考圖2與圖4，本實施例的封裝結構100d與圖2中的封裝結構100b相似，惟二者主要差異之處在於：本實施例的線路基板110d具體化具有二核心層111、111’，其中核心層111、111’、圖案化線路層112a、112b、112c、112d、112e、112f、112g、112h以及介電層113a、113b、113c、113d、113e呈垂直堆疊。如圖4所示，核心層111、111’的彎折區111b、111b’兩者之間具有一空氣間距，也就是說，核心層111、111’彼此分離不相連。此外，本實施例的連接插槽130d的每一側壁部134d與底部132d具有一夾角A，而夾角A大於90度且小於180度，且連接接墊136d位於不同的水平高度上。當線路基板110d組裝至連接插槽130d的底部132d時，核心層111、111’的彎折區111b、111b’會因彎折而使得線路接墊115分別與不同水平高度上的連接接墊136d電性連接。此時，核心層111、111’的彎折區111b、111b’會平行於連接插槽130d的側壁部134d且不垂直於連接插槽130d的底部132d。
以上僅介紹本發明的封裝結構100a、100b、100c、100d的結構，並未介紹本發明的封裝結構的製作方法。對此，以下將 以圖2中的封裝結構100b作為舉例說明，並分別配合5A至圖5G對本發明的封裝結構的製作方法進行詳細的說明。
圖5A至圖5G繪示為本發明的一實施例的一種封裝結構的製作方法的剖面示意圖。請先參考圖5F，依照本實施例的封裝結構的製作方法，首先，提供已內埋有電子元件120a、120b、120c的線路基板110b。詳細來說，請參考圖5A，先提供線路基板110，其中線路基板110包括核心層111、內部圖案化線路層(即圖案化線路層112a、112d、112e、112f、112g、112h)、內部介電層(即介電層113a、113b、113d、113e)、內部導電通孔114a以及線路接墊115。核心層111具有配置區111a、環繞配置區111a的彎折區111b以及彼此相對的上表面111c與下表面111d。圖案化線路層112a、112d、112e、112f、112g、112h與介電層113a、113b、113c、113d配置於核心層111上且位於配置區111a內，介電層113a、113b、113d、113e位於圖案化線路層112a、112d、112e、112f、112g、112h之間，且圖案化線路層112a、112d、112e、112f、112g、112h與介電層113a、113b、113d、113e呈交替堆疊。內部導電通孔114a電性連接任兩相鄰的圖案化線路層112a、112d、112e、112f、112g、112h，且線路接墊115配置於核心層111的下表面111d上且位於彎折區111b。
接著，請參考圖5B，於圖案化線路層112a、112d、112e、112f、112g、112h與介電層113a、113b、113c、113d中形成至凹槽C1、C2，其中凹槽C1、C2分別暴露出圖案線路層112a、112d。
接著，請參考圖5C，將電子元件120a、120b、120c配置於凹槽C1、C2，其中電子元件120a、120b、120c位於凹槽C1、C2所暴露出的圖案化線路層112a、112d上。
接著，請參考圖5D，分別壓合外部介電層(即介電層113c、113f)及其上線路層112於核心層111的上表面111c與下表面111d上，其中介電層113c、113f分別填入凹槽C1、C2內。此時，電子元件120a、120b內埋於介電層113c中且位於配置區111a內，而電子元件120c內埋於介電層113f中且位於配置區111a內。
接著，請參考圖5E，進行一圖案化製程與一通孔製程，而使線路層112圖案化為外部圖案線路層(即圖案化線路層112b、112c)並形成外部導電通孔114b，其中圖案化線路層112b、112c透過外部導電通孔114b分別與電子元件120a、120b、120c以及圖案化線路層112g、112h電性連接。也就是說，電子元件120a、120b、120c透過導電通孔114b與圖案化線路層112b、112c電性連接。
接著，請參考圖5F，形成二個防焊層116於核心層111的上表面111c與下表面111d上且位於配置區111a，其中防焊層116分別覆蓋圖案化線路層112b、112c。為了有效保護線路接墊115，亦可形成表面處理圖案117於線路接墊115上。至此，已完成具有內埋式電子元件的線路基板110b的製作。
之後，請參考圖5G，提供連接插槽130a，其中連接插槽130a具有底部132a、連接底部132a的側壁部134a以及位於側壁 部134a上的連接接墊136a。之後，請再參考圖5G，將內埋有電子元件120a、120b、120c的線路基板110b組裝至連接插槽130a內，其中線路基板110b位於連接插槽130a的底部132a，且透過核心層111的彎折區111b相對於配置區111a彎折而使得線路接墊115與連接接墊136a電性連接。至此，已完成封裝結構100b的製作。
綜上所述，由於本發明的封裝結構的電子元件是內埋於線路基板中，且線路基板是組裝至連接插槽的底部，並透過核心層的彎折區相對於配置區彎折，以使得線路基板上的線路接墊與連接插槽的連接接墊電性連接。因此，本發明的封裝結構相對於習知將經由封裝膠體封裝後的元件組裝至母插槽所形成封裝結構而言，可具有較小的封裝體積。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100a‧‧‧封裝結構
110a‧‧‧線路基板
111‧‧‧核心層
111a‧‧‧配置區
111b‧‧‧彎折區
111c‧‧‧上表面
111d‧‧‧下表面
112a、112b、112c‧‧‧圖案化線路層
113a、113b‧‧‧介電層
114‧‧‧導電通孔
115‧‧‧線路接墊
116‧‧‧防焊層
117‧‧‧表面處理層
120a、120b‧‧‧電子元件
130a‧‧‧連接插槽
132a‧‧‧底部
134a‧‧‧側壁部
136a‧‧‧連接接墊

Claims (11)

  1. 一種封裝結構，包括：一線路基板，包括：至少一核心層，具有一配置區、一環繞該配置區的彎折區以及彼此相對的一上表面與一下表面；至少三層圖案化線路層，配置於該核心層上且位於該配置區內；至少二層介電層，配置於該核心層上且位於該配置區內，其中該些介電層位於該些圖案化線路層之間，且該些圖案化線路層與該些介電層呈交替堆疊；多個導電通孔，電性連接任兩相鄰的該些圖案化線路層；以及多個線路接墊，配置於該核心層的該下表面上，且位於該彎折區；至少一電子元件，內埋於該些介電層的至少其中之一層中，且位於配置區內，其中該電子元件透過部分該些導電通孔與該些圖案化線路層的其中一層電性連接；以及一連接插槽，具有一底部、多個連接該底部的側壁部以及多個位於該些側壁部上的連接接墊，其中該線路基板組裝至該底部，且透過該核心層的該彎折區相對於該配置區彎折而使得該些線路接墊與該些連接接墊電性連接。
  2. 如申請專利範圍第1項所述的封裝結構，其中該核心層的該配置區的輪廓為一矩形，而該核心層的該彎折區的輪廓為多個彼此分離的長方形。
  3. 如申請專利範圍第1項所述的封裝結構，其中該線路基板更包括：二個防焊層，分別配置於該核心層的該上表面與該下表面上且位於該配置區，其中該些防焊層覆蓋最遠離該核心層的該上表面與該下表面的兩該圖案化線路層。
  4. 如申請專利範圍第1項所述的封裝結構，其中該線路基板更包括：多個表面處理圖案，分別配置於該些線路接墊上，其中該些表面處理圖案直接接觸該些連接接墊。
  5. 如申請專利範圍第1項所述的封裝結構，其中該線路基板更包括：多個輔助圖案，配置於該核心層的該上表面上，且位於該彎折區，其中該些輔助圖案分別對應該些線路接墊設置。
  6. 如申請專利範圍第1項所述的封裝結構，其中該至少一核心層為二核心層，且該些核心層、該些圖案化線路層以及該些介電層呈垂直堆疊。
  7. 如申請專利範圍第6項所述的封裝結構，其中該連接插槽的各該側壁部與該底部具有一夾角，而該夾角大於90度且小於180度，且該些連接接墊位於不同的水平高度上。
  8. 一種封裝結構的製作方法，包括：提供一已內埋有至少一電子元件的線路基板，該線路基板包括：至少一核心層、至少三層圖案化線路層、至少二層介電層、 多個導電通孔以及多個線路接墊，其中該核心層具有一配置區、一環繞該配置區的彎折區以及彼此相對的一上表面與一下表面，該些圖案化線路層與該些介電層配置於該核心層上且位於該配置區內，該些介電層位於該些圖案化線路層之間，且該些圖案化線路層與該些介電層呈交替堆疊，而該些導電通孔電性連接任兩相鄰的該些圖案化線路層，且該些線路接墊配置於該核心層的該下表面上且位於該彎折區，而該電子元件內埋於該些介電層的至少其中之一層中且位於該配置區內，該電子元件透過部分該些導電通孔與該些圖案化線路層的其中一層電性連接；提供一連接插槽，其中該連接插槽具有一底部、多個連接該底部的側壁部以及多個位於該些側壁部上的連接接墊；以及將內埋有該電子元件的該線路基板組裝至該連接插槽內，其中該線路基板位於該連接插槽的該底部，且透過該核心層的該彎折區相對於該配置區彎折而使得該些線路接墊與該些連接接墊電性連接。
  9. 如申請專利範圍第8項所述的封裝結構的製作方法，其中該至少三層圖案化線路層包括多層內部圖案化線路層以及二層外部圖案化線路層，而該至少二層介電層包括多層內部介電層以及二層外部介電層，而該些導電通孔包括多個內部導電通孔與多個外部導電通孔，將該電子元件內埋於該線路基板的步驟包括：於該些內部圖案化線路層與該些內部介電層中形成至少一凹槽，其中該凹槽暴露出該些內部圖案線路層的其中之一層，而該 些內部圖案化線路層透過該些內部導電通孔彼此電性連接；將該電子元件配置於該凹槽內，其中該電子元件位於該凹槽所暴露出的該內部圖案化線路層上；分別壓合該些外部介電層及各該外部介電層上的一線路層於該核心層的該上表面與該下表面上，其中該些外部介電層至少其中之一填入該凹槽內；以及進行一圖案化製程與一通孔製程，而使該些線路層圖案化為該些外部圖案線路層並形成該些外部導電通孔，其中該些外部圖案化線路層透過該些外部導電通孔分別與該電子元件以及該些內部圖案化線路層電性連接。
  10. 如申請專利範圍第9項所述的封裝結構的製作方法，更包括：將內埋有該電子元件的該線路基板組裝至該連接插槽內之前，形成二個防焊層於該核心層的該上表面與該下表面上且位於該配置區，其中該些防焊層分別覆蓋該些外部圖案化線路層。
  11. 如申請專利範圍第8項所述的封裝結構的製作方法，更包括：將內埋有該電子元件的該線路基板組裝至該連接插槽內之前，形成多個表面處理圖案於該些線路接墊上。
TW104119762A 2015-06-18 2015-06-18 封裝結構及其製作方法 TWI573202B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104119762A TWI573202B (zh) 2015-06-18 2015-06-18 封裝結構及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104119762A TWI573202B (zh) 2015-06-18 2015-06-18 封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201701369A TW201701369A (zh) 2017-01-01
TWI573202B true TWI573202B (zh) 2017-03-01

Family

ID=58400816

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104119762A TWI573202B (zh) 2015-06-18 2015-06-18 封裝結構及其製作方法

Country Status (1)

Country Link
TW (1) TWI573202B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11723150B2 (en) 2020-09-04 2023-08-08 Micron Technology, Inc. Surface mount device bonded to an inner layer of a multi-layer substrate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070096292A1 (en) * 2005-10-27 2007-05-03 Shinko Electric Industries Co., Ltd. Electronic-part built-in substrate and manufacturing method therefor
US20080090335A1 (en) * 2003-07-22 2008-04-17 Matsushita Electric Industrial Co., Ltd. Circuit module and manufacturing method thereof
TW201005902A (en) * 2008-07-31 2010-02-01 Phoenix Prec Technology Corp Method of fabricating printed circuit board having semiconductor components embedded therein
US20110065241A1 (en) * 2008-03-25 2011-03-17 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a bump/base heat spreader and a dual-angle cavity in the bump
TW201324700A (zh) * 2011-11-10 2013-06-16 Bridge Semiconductor Corp 具有凸塊／凸緣層支撐板、無芯增層電路及內建電子元件之三維半導體組裝板
TW201347627A (zh) * 2012-04-20 2013-11-16 Bridge Semiconductor Corp 具有內建加強層之凹穴基板及其製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080090335A1 (en) * 2003-07-22 2008-04-17 Matsushita Electric Industrial Co., Ltd. Circuit module and manufacturing method thereof
US20070096292A1 (en) * 2005-10-27 2007-05-03 Shinko Electric Industries Co., Ltd. Electronic-part built-in substrate and manufacturing method therefor
US20110065241A1 (en) * 2008-03-25 2011-03-17 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a bump/base heat spreader and a dual-angle cavity in the bump
TW201005902A (en) * 2008-07-31 2010-02-01 Phoenix Prec Technology Corp Method of fabricating printed circuit board having semiconductor components embedded therein
TW201324700A (zh) * 2011-11-10 2013-06-16 Bridge Semiconductor Corp 具有凸塊／凸緣層支撐板、無芯增層電路及內建電子元件之三維半導體組裝板
TW201347627A (zh) * 2012-04-20 2013-11-16 Bridge Semiconductor Corp 具有內建加強層之凹穴基板及其製造方法

Also Published As

Publication number Publication date
TW201701369A (zh) 2017-01-01

Similar Documents

Publication Publication Date Title
TWI438882B (zh) 嵌埋電容元件之封裝基板及其製法
US9510453B2 (en) Package carrier
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
US9686866B2 (en) Package structure and manufacturing method thereof
TWI338357B (en) Chip package carrier and manufacturing method thereof
US10037938B2 (en) Semiconductor packages
JP2007287922A (ja) 積層型半導体装置及びその製造方法
KR20140039736A (ko) 스택 패키지 및 그 제조 방법
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
KR100444228B1 (ko) 칩 패키지 및 그 제조방법
TWI548050B (zh) 封裝結構及其製法與封裝基板
TWI550744B (zh) 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法
TWI573202B (zh) 封裝結構及其製作方法
JP7382210B2 (ja) 配線基板、電子装置及び配線基板の製造方法
TWI423405B (zh) 具載板之封裝結構
JP2016063002A (ja) 半導体装置およびその製造方法
TW201446086A (zh) 封裝結構及其製作方法
CN106328600B (zh) 封装结构及其制作方法
JP2008112929A (ja) 回路装置およびその製造方法
TWI602250B (zh) 半導體元件封裝製程
US11721686B2 (en) Semiconductor package structure and packaging method thereof
KR20090121011A (ko) 필름 기판을 이용한 적층 반도체 패키지 및 그 제조방법
TWI477212B (zh) 軟硬複合線路板及其製造方法
KR20120004877A (ko) 반도체 패키지
TWI458066B (zh) 基板結構、封裝結構及其製法