CN209045532U - 一种半导体芯片封装结构 - Google Patents

一种半导体芯片封装结构 Download PDF

Info

Publication number
CN209045532U
CN209045532U CN201820602174.9U CN201820602174U CN209045532U CN 209045532 U CN209045532 U CN 209045532U CN 201820602174 U CN201820602174 U CN 201820602174U CN 209045532 U CN209045532 U CN 209045532U
Authority
CN
China
Prior art keywords
semiconductor chip
package according
metal
chip package
metallicity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820602174.9U
Other languages
English (en)
Inventor
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pep Innovation Pte Ltd
Original Assignee
Pep Innovation Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pep Innovation Pte Ltd filed Critical Pep Innovation Pte Ltd
Application granted granted Critical
Publication of CN209045532U publication Critical patent/CN209045532U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开公开了一种半导体芯片封装结构，包括：多个半导体芯片与至少一个金属结构，所述金属结构包括多个金属单元，所述多个金属单元分别对应所述多个半导体芯片，所述多个金属单元之间相互连接；包封层，用于包封所述多个半导体芯片与所述至少一个金属结构。本公开通过将预成型的包含多个金属单元的金属结构贴装于第一载板上，取得了不同金属特征带来的封装性能的提高。

Description

一种半导体芯片封装结构
本公开要求2017年9月12日在新加坡提出的No.10201707457X的专利申请的优先权，在此以引用的方式并入其全文。
技术领域
本公开涉及半导体技术领域，特别涉及一种半导体芯片封装结构。
背景技术
已有技术中，一种常见的芯片封装技术主要包含下述工艺过程：首先将芯片正面通过胶带粘接在衬底晶圆上，进行晶圆级塑封，将衬底晶圆剥离，然后在芯片正面进行再布线，形成再布线层，并植焊锡球，最后将封装体切成单颗。
在封装过程中，如果需要在芯片四周设置金属结构，以便与芯片进行电连接时，通常的做法是在金属第一载板上通过电镀的制作工艺在第一载板的预定位置处制造出需要的金属导电体，然而这种制作工艺制造的电镀金属层的厚度有限，不适应需要良好热性能和电性能的高电流产品的需求；而且根据实际需求，在对板级封装中的芯片形成个性化金属特征时，需要利用电镀工艺依次逐个设置，而电镀工艺成本高且费时，因此使用这种工艺也不利于形成局部金属特征。
实用新型内容
(一)要解决的技术问题
为了克服现有技术存在的缺陷，本公开提出了一种半导体芯片封装结构。
(二)技术方案
根据本公开的一个方面，提出一种半导体封装结构，其包括：多个半导体芯片与至少一个金属结构，所述金属结构包括多个金属单元，所述多个金属单元分别对应所述多个半导体芯片，所述多个金属单元之间相互连接；包封层，用于包封所述多个半导体芯片与所述至少一个金属结构。
根据本公开的另一方面，提出一种半导体封装结构，其包括：半导体芯片；金属单元，包括至少一个金属特征，其中至少一个金属特征与半导体芯片相连；包封层，用于包封所述半导体芯片与所述金属单元，其中，所述半导体封装结构通过至少一个金属特征与外部电路进行连接。
(三)有益效果
本公开通过将预成型的包含多个金属单元的金属结构贴装于第一载板上，取得了不同金属特征带来的封装性能的提高。
附图说明
图1a是形成本公开半导体封装结构的流程图；
图1b是形成本公开半导体封装结构中再布线结构的流程图；
图2是根据本公开第一载板的截面图；
图3是根据本公开在第一载板上贴装粘接层后的截面图；
图4是根据本公开在第一载板上贴装半导体芯片后的截面图；
图5是根据本公开在第一载板上设置位置标记的平面示意图；
图6a是根据本公开第一实施例被刻图的金属框架的截面图；
图6b是根据本公开第一实施例被刻图的金属框架的平面图；
图7a是根据本公开第一实施例在第一载板贴装金属框架后的截面图；
图7b是根据本公开一实施例在第一载板贴装金属框架后的平面图；
图8是根据本公开一实施例借助临时支撑板将金属框架贴装到第一载板的示意图；
图9a是根据本公开一实施例将金属贴装到临时支撑板的截面图；
图9b是对图9a所示金属刻图成金属框架后的截面图；
图9c是图9b所示金属框架的平面图；
图10a是根据本公开一实施例形成第一包封层后的截面图；
图10b是对图10a中的包封层进行打薄的示意图；
图10c是根据图10b的方式将包封层打薄后的示意图；
图11是根据本公开一实施例剥离第一载板和粘接层的示意图；
图12是根据本公开一实施例形成第一绝缘层后的截面图；
图13是根据本公开一实施例在第一绝缘层上形成开口后的截面图；
图14是根据本公开一实施例形成被填充的过孔和图形化轨迹后的截面图；
图15是根据本公开一实施例形成第二绝缘层后的截面图；
图16是根据本公开一实施例形成最后绝缘层后的截面图；
图17是根据本公开一实施例对封装结构进行切割的示意图；
图18a是根据图17切割后的具有两层绝缘层的封装结构的截面图；
图18b是切割后的具有三层绝缘层的封装结构的截面图；
图19是根据本公开一实施例形成的封装结构焊接到电路板的截面图；
图20a是根据本公开一实施例形成的金属框架的截面图；
图20b是根据本公开一实施例将芯片和金属框架贴装到第一载板后的截面图；
图21a是根据本公开一实施例将芯片和金属框架贴装到第一载板后的截面图；
图21b是根据本公开一实施例将芯片和金属框架贴装到第一载板后的平面图；
图22是根据本公开一实施例在金属框架的围墙结构中形成填充材料后的截面图；
图23a是根据本公开一实施例对封装结构进行切割的示意图；
图23b是根据图23a切割后的封装结构的截面图；
图23c是根据图23a切割后的封装结构的平面图；
图24是根据本公开一实施例形成的封装结构焊接到电路板的截面图；
图25a是根据本公开一实施例形成的金属框架的截面图；
图25b是根据本公开一实施例形成的金属框架的平面图；
图26a是根据本公开一实施例在半导体芯片的背面设置散热材料后的截面图；
图26b是根据本公开一实施例在图26a所示的结构上贴装了金属框架之后的截面图；
图27a是根据本公开一实施例对封装结构进行切割的示意图；
图27b是根据图27a切割后的封装结构的截面图；
图28是根据本公开一实施例形成的封装结构焊接到电路板的截面图；
图29是根据本公开一实施例的半导体芯片封装结构的截面图；
图30是根据本公开一实施例的半导体芯片封装结构的截面图；
图31为根据本公开一实施例的半导体芯片封装结构的截面图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
根据本公开的各个实施例，提供了一种芯片封装结构。在该封装结构的形成过程中，将待封装芯片贴装于第一载板上，同时，按照实际需求将预成型的包含多个金属单元的金属结构也贴装于第一载板上，待封装芯片的正面朝向所述第一载板，而背面朝上，即相对第一载板朝外，其中，金属单元包含连接垫和/或散热垫和/或围墙和/或散热片等多种金属特征；之后形成第一包封层，第一包封层覆盖在整个所述第一载板上，以包封住所述待封装芯片和金属结构。在包封完成后，将第一载板剥离，暴露出待封装芯片的正面、金属结构的第一表面及第一包封层，之后可以在待封装芯片的正面以及金属结构的第一表面进行再布线工艺，芯片通过再布线工艺与金属结构中的金属特征相互连接，金属特征通过焊料与基板或电路板连接。
本公开的上述实施方式，通过将预成型的包含多个金属单元的金属结构贴装于第一载板上，一次性得到根据实际产品需要的金属特征，既减少了芯片封装的时间与成本，又利用金属特征取得了相应封装性能的提高，例如金属特征可包括散热垫，通过形成较大表面面积，带来更好的散热效果；金属特征还可包括连接垫，芯片的焊垫通过金属结构中连接垫与基板或电路板相互连接，即将金属结构中的金属特征连接垫作为对外封装的引脚，连接垫可具有一定厚度，因而提高了导电性能；金属特征还可以包括散热结构，加强半导体封装结构的散热效果。
图1是形成本公开半导体封装结构的流程图。参照图1，包括以下步骤：
步骤S1，提供第一载板100。
如图2所示，第一载板100优选为正方形或长方形面板，包括第一表面101和第二表面102，如图2所示，第一表面101为第一载板100的上表面，第二表面102为第一载板100的下表面，两个表面并无实质区别，此处称为第一表面和第二表面仅仅是为了区分二者。第一载板100可以是金属材料，例如铜或钢，也可以是非金属材料，例如聚合物，另外也可以是硅片(silicon wafer)。在第一载板100的第一表面101通过激光或机械雕刻或钻孔，或通过化学蚀刻的方式形成多个标记位置103，这些标记的位置103对应着芯片设置在第一载板100上的位置，每个标记对应一个芯片的位置，设置标记的目的是方便半导体芯片300在第一载板100上进行准确放置。图5示出了芯片放置到第一载板100的示意图。
步骤S2，在第一载板100的一表面形成粘接层200。
如图3所示，在第一载板100的第一表面101形成粘接层200，通过粘接层200可将半导体芯片贴装于载板100的第一表面101。粘接层200 可采用易剥离的材料，以便后期将载板100和其第一表面101上封装好的半导体芯片300剥离开来，例如可采用通过加热能够使其失去粘性的热分离材料。或者，粘接层200可采用两层结构，热分离材料层和芯片附着层，热分离材料层粘贴在载板100上，在加热时会失去粘性，进而能够从载板 100上剥离下来，而芯片附着层用于粘贴半导体芯片300；而半导体芯片 300从载板100剥离后，可以通过化学清洗方式去除其上的芯片附着层。或者，可通过层压、印刷等方式，在载板100上形成粘接层200。
步骤S3，在第一载板100的预定位置设置至少一个半导体芯片300。
如图5所示，将至少一个半导体芯片300贴装于第一载板100上，半导体芯片300背面朝上，正面朝向第一载板100。
半导体芯片300是通过对一个半导体晶圆进行减薄、切割而成，半导体芯片300的正面是由芯片内部电路引出至芯片表面的导电电极构成，焊垫或连接点制备在这些导电电极上。
在形成粘接层200之前，在第一载板100的第一表面101预先设置有半导体芯片300的粘贴位置103，在形成粘接层200之后，将半导体芯片300粘贴在第一载板100的预定位置103处。半导体芯片300上也设有对位标志，以在粘贴时与第一载板100上的粘贴位置103瞄准对位。每个半导体芯片300对应一个预定位置103。一次封装过程中，半导体芯片300 可以是多个，即在第一载板100上同时贴装多个半导体芯片300，进行封装，并在完成封装后，再切割成多个封装体，一个封装体可以包括一个或多个半导体芯片300，而多个半导体芯片300的位置可以根据实际产品的需要进行设置。
步骤S4，提供至少一个金属结构。
根据图6a所示的实施例，金属结构为金属框架500，该金属框架500 友金属单元阵列构成。图6a为截面图，图6b为平面图。
金属框架可以使用业界中现有的引线框架，也可是根据实际需求，通过对一片或/一块金属蚀刻或者机械冲压形成。被刻图的金属可以是单金属，例如铜，也可以是合金。可以在金属的表面部分或全部涂覆第二金属，例如镍和/或金，使金属片免于受到环境的侵蚀，例如是氧化。金属的厚度比半导体芯片300厚。如图6b所示，被刻图的金属为矩形，此处仅是示例性的，还可以是正方形或其他形状，该金属被刻图为包括相同的6个金属单元，每个金属单元的外轮廓为矩形，此处也是示例性的，金属单元的数量不限于6个，可以根据实际需要设置，金属单元的形状还可以为矩形或其他形状，金属单元中空白的区域表示金属完全被蚀刻掉，保留的金属部分包括金属特征，不同的金属特征可带来不同的性能提高。例如金属特征可包括用于散热的散热结构，例如散热垫501，用于增强散热效果，散热垫501可在条件允许的情况下面积尽量大，其形状也不仅仅限于如图所示的矩形，也可以是正方形或者其他形状，散热垫501的数量也不局限为一个，可以根据需要为两个或更多个。为了使散热垫501不脱离金属框架500，在蚀刻过程中，使散热垫501与外轮廓保留一条或多条连接线，图中所示有五条，这些连接线是未被蚀刻掉的金属，也可称为连杆(tie-bars)。在该实施例中，金属单元之间相互连接。
进一步的，金属特征还可包括至少一个连接垫502，这些连接垫502 排列在金属框架500的轮廓边缘内侧，根据实际需要也可排列在其他位置，连接垫502通过未被蚀刻掉的金属连接线/连杆与金属框架连接。连接垫502相当于被封装芯片的引脚，根据本公开，半导体芯片300在被封装完成之后，连接垫502是处于暴露状态，被封装的半导体芯片300通过这些连接垫502焊接到电路板上，实现与其他电路元件的连接。连接垫可具有一定厚度，因而提高了导电性能。
在对金属进行刻图时保留连接线/连杆，以确保在刻图形成的散热垫 501、连接垫502以及其他一些特征与金属框架500的外轮廓线相连，这样在转移金属框架500的时候可以保证刻图在其上的特征不会掉落。但是，也可以按照在步骤S5中参照图8描述的方式，可以先将金属片贴装到临时支撑物上进行刻图，刻图完成之后借助支撑物来转移金属框架的位置，该种方式不需要刻图连接线/连杆，具体描述见步骤S5。
金属框架500中每个金属单元都包括一开口504，该开口在图中显示为空白区域，该空白区域是通过将部分金属完全蚀刻形成的，其面积大于半导体芯片300的表面积，以方便在后面的步骤中将金属框架500粘贴到第一载板100时不接触到半导体芯片300。根据图中的示例，每个金属单元包括一个开口，在另外的示例中，一个金属单元也可以包括两个或以上开口，每个开口容纳一个或更多个半导体芯片。
相邻的金属框架500有共同的外轮廓边，如图6b，左上角的金属框架 500，与其右侧及下侧的金属框架500各有一条共同的外轮廓边，从而使得所有的金属框架500相连成为一体。在芯片封装完成进行分割的时候，可以沿着这些外轮廓线进行切割，切割之后在封装单元的侧面暴露金属框架的切割面。图6a和图6b所示的本公开的金属框架500仅是示例性的，所示的一整块金属的面积与第一载板100的表面积相同，形状也与第一载板100的形状相同，优选为矩形或者长方形，但也可以根据实际需要设计为其他形状。但是，在实验过程中发现，当第一载板100的面积比较大的时候，如果使用与第一载板100同样大的金属刻蚀金属框架500，由于金属比较薄，当其面积较大时，在转移过程中会容易造成变形，不易操作。因此，优选地，可以使用面积总和与第一载板100表面积相同的两块或多块金属，在每块金属上蚀刻一个或多个金属框架500，在制作过程中，将蚀刻后的每块金属依次设置到第一载板100上，拼在一起与第一载板100 的表面积相同。例如，如果第一载板100的面积是900*600，则可以使用表面积是900*600的一整块金属，也可以使用表面积是450*300的四块金属，也可以使用表面积是300*200的九块金属。
在金属上形成的金属框架500的数量与第一载板100上设置的半导体芯片300的数量相同，金属框架500的排列方式与半导体芯片300在第一载板500上的排列方式相对应。所以，金属框架500的数量和排列方式并不限于如图6a和图6b所示的方式，而是可根据实际需要进行定制化设计。
步骤S5，将所述被刻图的导电金属框架500设置到第一载板100上。
如图7a所示为将导电金属框架500设置到第一载板100后的截面图，图7b为平面图(或俯视图)。示例性的，图7a和图7b中的金属框架500 包括3个金属单元。在该步骤，通过在第一载板100和金属框架500上预先形成的对准标记(该标记在图中未示出)，将金属框架500对准到第一载板100上，通过粘接层200将金属框架500粘贴到第一载板100上。
由于在粘接层200上已经粘贴了半导体芯片300，所以继续粘贴金属框架500的时候，要保证金属框架500不接触到半导体芯片300，本公开是通过在蚀刻金属框架500时，蚀刻出一空白区域，即图7a和图7b所示的预先确定的开口504，该开口区域可以容纳半导体芯片300，每个金属单元上可设置至少一个开口，所述开口内容纳至少一个半导体芯片，优选地，一个金属单元上设置一个开口，开口区域对应与一个半导体芯片，如图7a和图7b所示。图7a示出了金属框架500粘贴到第一载板100之后的平面图和对应的截面图，每个半导体芯片300都与其对应的金属框架 500的开口504对准。通过上述步骤一次性得到3个金属单元需要的金属特征。当金属框架面积较大，包含更多金属单元时，利用上述对准标记粘贴方法，可一次性得到根据实际产品需要的金属特征，减少了芯片封装的时间与成本。另外，也可以先贴装金属框架500，然后再贴装半导体芯片 300。
此外，一个金属单元可对应多个半导体芯片，多个半导体芯片放置在预先确定的开口中。
由于金属框架所使用的金属材料比较薄，特别是当面积比较大时，取放的时候容易表面弯曲变形，因此为了更加方便的将金属框架500在保持平面的状态下准确粘贴到第一载板100，可以采用以下方式：第一，如图8所示，提供一临时支撑板600，在其表面形成一粘接层601，将被刻图的金属框架500通过粘贴的方式贴装到一个临时支撑板600上，在安装过程中，将贴装有金属框架500的一面朝向第一载板100的第一表面，由于临时支撑板600的表面积与第一载板100的表面积相同，形状也相同，将二者对齐并接触，可将金属框架500贴装到粘接层200，随后将临时支撑板 600剥离，并去除金属框架500上的粘接层601，即完成了金属框架500 的贴装。
临时支撑板600和临时粘接层601可以与第一载板100和粘接层200 的材料相同。另外，临时支撑板600也可以是玻璃板，临时粘接层601也可以是紫外线粘接层，当暴露在紫外光时便失去粘性，可使得临时支撑板 600剥离。另外，也可以不使用临时支撑板600，而是将厚的临时粘接层 601直接用作临时支撑板来运送刻图的金属框架500。
根据上面的描述，是将刻图后的金属框架500首先贴装到临时支撑板 600，然后再转移到第一载板100。
另外，也可以如图9a-图9c所示，首先根据图9a，在临时支撑板600 上粘贴有临时粘接层601，通过临时粘接层601将金属箔或者金属片602 贴装到临时支撑板600，然后对金属箔或者金属片602蚀刻为希望的图案，形成被刻图的金属框架，图9b示出了刻图后的金属框架的截面图，但该金属框架没有连接线或连接杆(tie-bar)结构，如图9c的金属框架的平面图所示，然后将刻图后的金属片转移到第一载板100，在转移过程中将图 9b所示的具有金属框架的一面朝向第一载板100的上表面，与第一载板 100对准后进行粘贴，之后移除临时粘接层601和临时支撑板600。这种方式的优点是由于有临时支撑板的支撑，金属框架上的各特征(features) 可以相互独立，使得可以在切割之前进行板级测试，可大幅减小测试成本和时间。
步骤S6，在第一载板100上形成包封层700(Encapsulation layer)。
包封层700覆盖在整个第一载板100上，用于包封住全部半导体芯片 300和金属框架500，以重新构造一平板结构，以便在将载板100剥离后，能够继续在重新构造的该平板结构上进行再布线和封装。
可选地，在形成第一包封层700之前，可以执行一些前处理步骤，例如化学清洗、等离子清洗方式，将半导体芯片300和金属框架500表面的杂质去除，以便包封层700与半导体芯片300、金属框架500以及第一载板100之间能够连接的更加密切，不会出现分层或开裂的现象。
包封层700可采用层压(Lamination)环氧树脂膜或ABF(Ajinomoto buildupfilm)的方式形成，也可以通过对环氧树脂化合物进行注塑成型 (Injection molding)、压模成型(Compression molding)或转移成型(Transfer molding)的方式形成。包封层700包括与第一载板相对的第一表面701(图 10a所示的上表面)，基本呈平板状，且与第一载板100的表面平行。
步骤S7，将包封层700的第一表面701打薄。
为了降低最后封装完成后的产品的厚度，需要将包封层700打薄，如图10b所示，可以通过对第一表面701进行机械研磨或抛光来减薄，包封层700的厚度可减薄至金属框架500的背面，从而暴露被刻图的金属框架 500的表面的特征，特别是要暴露连接垫502和/或散热垫501，如图10c 所示。图10a-c所示金属框架500比半导体芯片300厚，在这种情况下，包封层700还可以被继续打薄至半导体芯片300的背面，则金属框架500 和半导体芯片300的背面都被暴露。
步骤S8，将第一载板100从封装层700剥离。
图11示出了从封装层700剥离第一载板100的示意图，剥离第一载板100后，露出半导体芯片300的正面301、金属框架500的下表面以及包封层700的第二表面702。在该步骤，可直接机械地剥离第一第一载板 100，但容易损坏包封层700，因此优选地，粘接层200是热分离材料，通过加热的方式，使得粘接层200上的热分离材料在遇热后降低粘性，进而剥离第一载板100，不会损坏到包封层700。
步骤S9，形成再布线结构。
在所述至少一个半导体芯片的正面形成再布线结构，通过再布线结构
将所述金属单元上的至少一个金属特征连接到至少一个半导体芯片。
所述金属特征包括至少一个连接垫，通过再布线结构可将至少一个连接垫与所述半导体芯片正面的至少一个焊垫连接。
所述金属特征还可以包括至少一个散热结构，通过再布线结构可将至少一个散热结构与所述半导体芯片的散热位置相连。
所述再布线结构进一步包括至少一个布线层，所述布线层包括绝缘层、形成在所述绝缘层上的至少一个开口，所述至少一个开口被导电材料填充形成的被填充过孔、以及形成在所述绝缘层上用于将所述被填充过孔进行电连接的至少一个图形化轨迹。
所述至少一个开口的位置对应所述半导体芯片的至少一个焊垫位置和/或所述半导体芯片的至少一个散热位置和/或所述金属特征的位置和/或所述图形化轨迹的位置。
所述至少一个布线层从靠近半导体芯片正面的位置向外逐层叠加，所述最外层绝缘层包封所述再布线结构。
图1b是根据本公开半导体芯片封装方法中形成再布线结构的流程图；如图1b所示，步骤S9进一步包括：
步骤S901，在包封层700的第二表面702上形成第一绝缘层800。
图12示出了在包封层700的第二表面702上形成第一绝缘层800之后的截面图。参照图12，该绝缘层800覆盖了暴露的金属框架和半导体芯片300的正面301。第一绝缘层800是通过涂覆糊状物(coating paste)，或者喷射液体(spraying(fluid))或者层压薄膜(lamination film)等方式形成，优选使用的材料可以是ABF(Ajinomoto Buildup Film)绝缘膜，聚酰亚胺(polyimide)或一氧化铅(PBO)。第一绝缘层800需要牢固地粘贴到整个表面，完全覆盖所有的金属框架500、半导体芯片300和包封层的表面(图13所示的下表面)，最好在设置了第一绝缘层800之后对其再进行固化处理(curing process)，例如可采用高温或紫外线固化。
形成绝缘层800，其作用是保护半导体芯片300的正面以及金属框架 500的表面，也为后续的工艺提供平整的表面。
在步骤S902，在第一绝缘层800上形成多个开口801。
根据附图13所示示例，在第一绝缘层800上与半导体芯片300的至少一个焊垫相对应的位置、与金属框架500的至少一个连接垫502相对应的位置、与散热垫501相对应的位置、与半导体芯片300上至少一个散热部分对应的位置形成开口801。本公开对开口801的形状不做限定，可以是圆形、椭圆形或线型等，优选地将散热垫501对应的开口尺寸设置为小于等于散热垫501的尺寸，连接垫502对应的开口801尺寸小于等于连接垫502的尺寸，半导体芯片300的焊垫对应的开口801尺寸小于等于焊垫的尺寸。可通过使用掩模光刻曝光(photolithography using mask exposure to pattern)的方式刻图第一绝缘层800同时形成多个开口801，在这种情况下第一绝缘层800的材料是光敏材料。还可通过激光直接成像，利用激光照射来刻图第一个绝缘层800，依次形成各开口801(一次形成一个开口，依次形成)，在这种情况下第一绝缘层800的材料是激光反应(laser-reactive) 材料。
步骤S903，形成多个被填充过孔(filled vias)802和图形化轨迹 (patternedtraces)803。
参照图14，将导电材料(例如铜)填充到第一绝缘层800的开口801 中，需要完全填充，即填满开口801，从而形成被填充过孔802，例如可采用光刻和半加性电镀工艺(semi-additive electrolytic plating process)实现填充。这些被填充过孔802物理地电连接到半导体芯片300的焊垫，以及被刻图的金属框架500的特征，即散热垫501和连接垫502。图形化轨迹803形成在第一绝缘层800上，并且物理地与被填充过孔802电连接到一起。如图14所示，半导体芯片300的焊垫对应的被填充过孔802与金属框架500的相应的连接垫502对应的被填充过孔802在第一绝缘层800 的表面上形成了物理的电连接图形化轨迹803，与半导体芯片300的焊垫对应的被填充过孔802与金属框架500的散热垫501对应的被填充过孔802在第一绝缘层800的表面上也形成了物理的电连接轨迹803，另外还示出了金属框架500的部分连接垫502的被填充过孔802没有与其他被填充过孔802形成电连接，而是在第一绝缘层800的表面上该被填充过孔802 的周边形成与过孔802电连接的图形化轨迹803。图14的图形化轨迹803 的形式仅是示例性的，其具体形式需要根据所封装的半导体芯片要实现的具体功能进行其电路设计，而并不仅仅局限于图14所示的情况。
在图中所示的示例中，金属框架的散热结构的位置对应有被填充的过孔，半导体芯片的容易散热的部位也对应有被填充的过孔，这两个过孔通过导热材料被连接，该导热材料在绝缘层表面形成图形化轨迹。后续通过暴露的散热结构与外部电路连接，将半导体芯片的热量向外部扩散。
本公开通过构建图形化轨迹803完成了半导体芯片300的再布线过程，并通过被填充过孔802将图形化轨迹803连接到金属框架500的连接垫 502，将半导体芯片300的焊垫连接到了金属框架500的连接垫502，从而可通过金属框架500的连接垫502直接与外部电路元件进行连接。
可以对第一绝缘层800通过化学方法处理以进一步提高与图形化轨迹 803的附着力，特别是与图形化轨迹803相接触那些暴露的表面要通过化学方法处理以进一步提高与图形化轨迹803的附着力。
在本公开，通过在板级封装中引入金属框架500，并在该步骤形成填充过孔802和图形化轨迹803，为芯片提供了出色的散热途径和电连接特性。
该示例描述了形成第一布线层过程
步骤S904，形成第二布线层。
如果布线层不止一层，则参照图15，继续形成第二布线层，具体包括在第一绝缘层800上形成第二绝缘层804，并在第二绝层804上形成开口和图形化轨迹803。
图15示出了形成第二绝缘层804之后的截面图。参照图15，在第一绝缘层800上形成了第二绝缘层804，用于封装图形化轨迹803，形成方式和使用材料优选与第一绝缘层800相同，即通过涂覆糊状物(coating paste)，或者喷射液体(spraying fluid))或者层压薄膜(lamination film)等方式形成，优选使用的材料可以是ABF(Ajinomoto Buildup Film)绝缘膜，聚酰亚胺(polyimide)或一氧化铅(PBO)。
另外，如果第二绝缘层804是最后一层，也可以使用与第一绝缘层800 不同的材料，例如焊膏(soldermask)或环氧树脂模塑料(epoxy molding compound)。在形成第二绝缘804之后最好对其进行固化处理。
如果第二绝缘层804是最后一层绝缘层，则图15所示的结构就已经完成了封装。
如果第二绝缘层804不是最后一层，则在第二绝缘层804上执行与第一绝缘层800类似的处理，具体地，如图16所示，在第二绝缘层804上与第一绝缘层800的至少一个图形化轨迹803对应的位置设置开口，利用导电材料填充这些开口形成被填充过孔802，然后在第二绝缘层804上形成图形化轨迹803，这些轨迹与对应的被填充过孔802进行物理地电连接。可以依次类推，继续形成第三绝缘层，第四绝缘层等等，最终形成多层结构，当形成要求的层数之后，再形成最后(最外)的绝缘层，该结构就完成了，图17所示的最外层的绝缘层上并没有开口和图形化轨迹，而是用于封装前一层绝缘层上形成的图形化轨迹。根据图17所示的结构，示例性的示出了该封装结构具有三层绝缘层，但本公开并不仅仅限于该种结构，绝缘层的层数是根据实际需要进行设计。
步骤S10，将组装结构分割成多个封装单元。
在该步骤，如图17所示，沿着分割线806，通过激光或者机械方式进行切割，将组装结构分割成多个封装单元，每个封装单元包括一个或多个半导体芯片300。图18a和图18b示出了切割后的封装单元的截面图，其中18b的结构具有两层绝缘层，图18b的结构具有三层绝缘层。
图19示出了封装单元在使用时的示意图，在使用过程中通过焊料30 将封装单元上金属框架500的金属特征(散热垫501和连接垫502)焊接到基板或电路板上，然后与其他电路原件进行连接。由于在封装过程中，半导体芯片300的各焊接垫通过由导电材料形成的图形化轨迹与金属框架对应的连接垫502相连，因此半导体芯片300被封装完成后，通过金属框架500的连接垫502焊接到电路板。连接垫可具有一定厚度，因而提高了导电性能。
根据本公开的方法封装得到的半导体封装结构，不需要通过再布线结构与外部电路连接，再布线结构是被完全包封的，因为引入了金属结构，通过金属结构的暴露在包封层外的金属特征与外部电路进行连接。
图20a示出了本公开实施例2中金属框架500的截面图，图20b示出了其平面图。该实施例与本公开实施例1的区别主要是金属框架的结构，其他相同的部分不再赘述，在本实施例中仅描述与实施例1不同的部分。
参照图20a和图20b，在一块(或称为一片)金属上形成金属框架500 阵列时，每个金属框架中的金属特征中的散热结构还可包括有围墙 (Wall-surround)505，该围墙505的位置设置在金属框架500中容纳半导体芯片300的空白区域504，围墙505具有四个墙体，围绕形成的空白区域有选为矩形或者正方形，在本实施例中用于容纳半导体芯片300。也可以理解为，根据实施例1，在封装过程中，半导体芯片300是被放置到金属框架500的空白区域504，而在实施例2中，相当于在实施例1的基础上在半导体芯片300周边有围墙505，该围墙505的几条墙体是在蚀刻或冲压金属时通过保留围墙505所在位置的金属形成的。优选地，通过蚀刻或冲压的方式一起形成金属框架500的围墙505、散热垫501、连接垫502 以及其他特征。优选地，围墙505与散热垫501直接相连。与散热垫501 和连接垫502类似，围墙505也通过连接线/连接杆(tie-bar)与金属框架 500的轮廓相连接，以保障在转移金属框架500过程中围墙505与金属框架500相连在一起。如果按照实施例1所描述的方式，首先将金属固定到临时支撑板后再形成金属框架500，则不需要形成连接线/连接杆(tie-bar)，这在本实施例中也适用。
在将图形化的导电金属框架500对准并贴装到第一载板100之后，多个半导体芯片300被容纳到金属框架500的围墙505阵列中。图21a为在第一载板100上贴装了半导体芯片300和金属框架500之后的截面图，图 21b为其平面图。在第一载板100上，可以先贴装半导体芯片300，再贴装金属框架500，也可以先贴装金属框架500，再贴装半导体芯片300。
在贴装半导体芯片300和金属框架500之后，半导体芯片500与围墙 500的各墙体之间有空隙，将这些空隙全部填充为导热的绝缘材料506，如图22所示，填充材料506将半导体芯片300物理地连接到围墙505，又由于围墙505靠近散热垫501的一条边与散热垫501相连，所以填充材料 506被用作使热能直接流向散热垫501的直接路径。填充材料506完全填充半导体芯片300与围墙505各墙体之间的间隙，填充材料506的厚度小于金属框架500的厚度，保证填充材料506仅存在于围墙505内，但厚度可以大于半导体芯片300的厚度，覆盖芯片300的背面，以增强散热效果。
在第一载板100上设置了半导体芯片300、金属框架500以及填充材料506之后，各步骤与实施例1描述的方法类似，图23a示出了封装完成的封装结构的截面图，图23b示出了顺着分割线806切割之后得到的封装单元的截面图，图23c为封装单元从包封层700所在的表面观察的平面图 (或俯视图)。图24为利用本实施例的方法形成的散热增强型封装结构10’在使用过程中的截面图，将封装结构10’暴露的散热垫501和连接垫502 通过导电材料或者焊料30电连接到基板或电路板20，然后在与其他电路元件进行连接。
该实施例2的方案与实施例1相比，由于增加了围墙505，一方面可以借助围墙505进行散热，另外通过填充材料506可以有效的将半导体芯片300产生的热量及时地传输到散热垫501进行散热，有效提高了芯片封装结构的散热性能。
图25a示出了本公开实施例3中金属框架500的截面图，图25b示出了其平面图。
根据实施例2，在金属框架500中形成围墙505以增强封装结构的散热效果，为了进一步增强散热效果，本实施例基于实施例2做了进一步的改进，在此仅描述与前述实施例不同的特征，相同的内容则不再赘述。
参照图25a和图25b，在一块(或称为一片)金属上形成金属框架500 阵列时，每个金属框架500中的散热结构还包括有如实施例2所述的围墙 505，以及背面散热片(backheatsink)507。
根据实施例2的描述，在金属框架500上具有由四个墙体构成的围墙 505，在实施例3中，金属框架500也具有围墙结构，如图25b所示，但与实施例2不同的是，实施例2的围墙505上部开口，只有墙结构，顶部不封闭，而实施例3的围墙结构是有三面墙体，顶部封闭，三面墙体和顶部构成如图25a所示的容纳半导体芯片300的空间，缺失的一侧墙体形成开口。
在本实施例中，围墙505的位置也是设置在金属框架500中容纳半导体芯片300的空白区域504，如图25a和图25b所示，围墙505具有三面墙体，顶部通过背面散热片(backheatsink)507进行封闭，围成了一面开口的半封闭空间用于容纳半导体芯片300，其中背面散热片507是通过对金属进行半蚀刻(或冲压)形成，参见图25a，其中示出的预先确定的开口504是由背面散热片507和围墙505围成，该开口部分504是通过将部分金属蚀刻(或冲压)掉形成，也可以理解为是从金属的下表面减薄一部分，由于在蚀刻(或冲压)过程中保留了上表面，即背面散热片507，因此称为半蚀刻(或冲压)，在蚀刻(或冲压)过程中，由背面散热片507 和围墙505围绕形成的空白区域优选为矩形或者正方形。优选地，背面散热片507与散热垫501相连。当半导体芯片300被容纳到开口504中时，半导体芯片300的背面是背面散热片507，用于散热，与实施例1和实施例2相比，进一步增强了散热效果。
在本实施例中，根据图25a和图25b所示的示例，围墙505具有三个墙体，该墙体也可以是一个或两个，只要能满足支撑背面散热片507即可。
在本实施例中，由半蚀刻部分形成的背面散热片507与金属框架500 的其他特征(散热垫501，连接垫502等)一起优选地通过蚀刻或冲压的方式形成符合要求的图形化单元阵列。优选地，该背面散热片507能够直接接触到半导体芯片300的整个背面以增强散热效果，如果开口504的空间的高度与半导体芯片300的厚度相同，则可以实现这一点。
但是在实际操作中，仅通过蚀刻的方式，使得背面散热片507能够直接接触到半导体芯片300的整个背面有一定难度，因此，如图26a和图26b 所示，也可以先在半导体芯片300的背面设置导热材料508，然后再将图形化的金属框架500对准并贴装到第一载板100，从而导热材料508将半导体芯片300的背面与背面散热片507相连，导热材料508用作了将热能流向背面散热片507和散热垫501的直接途径。
与实施例2相似，在贴装半导体芯片300和金属框架500之后，半导体芯片300与围墙500的各墙体之间有空隙，将这些空隙全部填充为导热的绝缘材料506，如图28所示，填充材料506将半导体芯片300物理地连接到围墙505，又由于围墙505靠近散热垫501的一条边与散热垫501相连，所以填充材料506被用作使热能直接流向散热垫501的直接路径，增强封装单元的散热效果。填充材料506完全填充半导体芯片300与围墙505 各墙体之间的间隙，因此，填充材料506也会与背面散热片507接触，从而也可以将半导体芯片300产生的部分热量传导到背面散热片507以进一步增强散热效果。
设置在半导体芯片300背面的导热材料508与填充到围墙缝隙中的填充材料506可以相同，也可以不同。
关于增加包封层和绝缘层等步骤则与实施例1与实施例2相同，不再赘述，图27a和图27b示出了根据实施例3封装完成的封装结构和沿着切割线806切割后的封装单元的截面图，图28示出了切割后的封装单元，即散热增强封装结构10”被焊接到基板或电路板后的截面图。
根据本公开的另一方面，还提出了一种半导体芯片封装结构，该结构优选通过上面描述的本公开的方法进行制造，但并不仅仅局限于上述方法。
本公开的半导体封装结构包括：半导体芯片；金属单元，包括至少一个金属特征，其中至少一个金属特征与半导体芯片相连；包封层，用于包封所述半导体芯片与所述金属单元，其中所述半导体封装结构通过至少一个金属特征与外部电路进行连接。所述至少一个金属特征与外部电路通过焊料进行连接。所述半导体封装结构的至少一个侧面暴露至少一个金属特征。在所述至少一个半导体芯片的正面形成有再布线结构，所述金属单元上的至少一个金属特征通过所述再布线结构与至少一个半导体芯片。所述金属特征包括至少一个连接垫，至少一个连接垫通过所述再布线结构与所述半导体芯片正面的至少一个焊垫连接。所述金属特征包括至少一个散热结构，所述至少一个散热结构与所述半导体芯片的散热位置通过所述再布线结构相连。该封装结构进一步包括最外层绝缘层，用于包封所述至少一个半导体芯片的正面、所述至少一个金属结构的下表面以及所述再布线结构。
所述再布线结构以及散热结构在上述描述本公开的方法中都有描述，在此将不再赘述。
图29为根据本公开实施例4的半导体芯片封装结构的截面图。图29 所示的仅是本公开半导体芯片封装结构的一示例，其包括半导体芯片300、金属框架500、包封层700、第一绝缘层800，第二绝缘层804，被填充的过孔802以及图形化轨迹803。
在该实施例中，金属框架500可以使用业界中现有的引线框架，也可是根据实际需求，通过对一片金属蚀刻或者机械冲压形成。金属框架包含多个金属单元，每个金属单元包含至少一个金属特征。如图6a和图6b所述，金属特征可包括至少一个散热垫501和/或至少一个连接垫502，其上还具有开口504，金属框架500的结构以及形成过程在步骤S4中已经描述，在此不再赘述。
其中半导体芯片300、金属框架500和包封层700被设置在第一绝缘层800的上表面，半导体芯片300的正面朝向第一绝缘层800且与其上表面接触，被设置在金属框架500的开口504对应的位置，金属框架500的各个特征的下表面也与第一绝缘层800的上表面接触，包封层700用于包封金属框架500和半导体芯片300，其填充了金属框架500和半导体芯片300之间的空隙，因此包封层700的下表面不是连续的，其下表面与金属框架500的下表面以及半导体芯片300的下表面共同形成一个完成的平面，与第一绝缘层800的上表面接触。
被填充的过孔802被设置在第一绝缘层800上与半导体装芯片300的焊垫相对应的位置、与金属框架500的连接垫502相对应的位置、以及与散热垫501相对应的位置，被填充的过孔802中填充了导电材料，过孔802 之间通过由导电材料形成的图形化轨迹803相连。在第一绝缘层800以及图形化轨迹803上形成第二绝缘层。根据图29示出的示例，包含第一绝缘层800和第二绝缘层804，且第二绝缘层804是最外层，但本公开并不限于该结构，根据实际需要，还可以在第二绝缘层804上继续形成被填充的过孔802以及图形化轨迹803，然后再形成第三绝缘层，依次类推，最外层的绝缘层上不形成被填充的过孔802以及图形化轨迹803。
包封层700的上表面与金属框架500的上表面503相平，且散热垫501 和连接垫502的上表面被暴露，由于半导体芯片300的厚度小于金属框架 500，因此半导体芯片300的背面被包封。
该半导体芯片封装结构在使用过程中，将金属单元中的金属特征通过焊料与基板或电路板相互连接，如图19所示，连接垫通过再布线结构与将芯片的焊垫相连，再通过焊料与电路板相连，即将连接垫作为对外封装的引脚，连接垫可具有一定厚度，因而提高了导电性能；散热垫通过再布线结构连接到芯片中最易产生热量的部位，再通过焊料与电路板相连，进一步地为芯片散热提供了良好的散热途径。
将金属框架500的散热垫501和连接垫502焊接到电路板，再与其他电路元件进行电连接。
在本实施例中，该半导体芯片封装结构的各部件的形成过程在前述方法的各对应步骤中都有详细描述，在此不再赘述。
图30为根据本公开实施例5的半导体芯片封装结构的截面图。
如图30所示，本公开实施例5的半导体芯片封装结构与实施例4相似。
如图30所示，根据本公开实施例5的半导体芯片封装结构包括半导体芯片300、金属框架500、导热绝缘材料506、包封层700、第一绝缘层 800，第二绝缘层804，被填充的过孔802以及图形化轨迹803。
在该实施例中，金属框架500的结构如图20a和图20b所述，包括至少一个散热垫501和至少一个连接垫502，其上还具有开口504，与实施例4不同的是，该金属框架500还包括有围墙505，该围墙505的四个墙体围绕形成开口504，其中靠近散热垫501的墙体与散热垫501相连。该金属框架500的结构以及形成过程在前述方法的实施例2中也已经有详细描述。
其中半导体芯片300、金属框架500和包封层700被设置在第一绝缘层800的上表面，半导体芯片300的正面朝向第一绝缘层800且与其上表面接触，被设置在金属框架500的围墙505围成的开口504对应的位置，金属框架500的各个特征的下表面也与第一绝缘层800的上表面接触。导热材料506被填充在半导体芯片300与围墙505各墙体形成的间隙中，优选地覆盖半导体芯片300的背面，也可以不覆盖，导热绝缘材料506的上表面低于金属框架500的上表面，下表面接触第一绝缘层800的上表面。
包封层700用于包封金属框架500和半导体芯片300，其填充了金属框架500和半导体芯片300之间的空隙，因此包封层700的下表面不是连续的，其下表面与金属框架500的下表面、半导体芯片300的下表面以及导热绝缘材料506的下表面共同形成一个完成的平面，与第一绝缘层800 的上表面接触。
被填充的过孔802被设置在第一绝缘层800上与半导体装芯片300的焊垫相对应的位置、与金属框架500的连接垫502相对应的位置、以及与散热垫501相对应的位置，被填充的过孔802中填充了导电材料，过孔802 之间通过由导电材料形成的图形化轨迹803相连。在第一绝缘层800以及图形化轨迹803上形成第二绝缘层。根据图30示出的示例，包含第一绝缘层800和第二绝缘层804，且第二绝缘层804是最外层，但本公开并不限于该结构，根据实际需要，还可以在第二绝缘层804上继续形成被填充的过孔802以及图形化轨迹803，然后再形成第三绝缘层，依次类推，最外层的绝缘层上不形成被填充的过孔802以及图形化轨迹803。
包封层700的上表面与金属框架500的上表面503相平，且散热垫501 和连接垫502的上表面被暴露，由于半导体芯片300的厚度小于金属框架 500，因此半导体芯片300的背面被包封。
该半导体芯片封装结构在使用过程中，将金属单元中的金属特征通过焊料与基板或电路板相互连接，如图24所示，连接垫通过再布线结构与将芯片的焊垫相连，再通过焊料与电路板电性相连，即将连接垫作为对外封装的引脚，连接垫可具有一定厚度，因而提高了导电性能；散热垫通过再布线结构连接到芯片中最易产生热量的部位，再通过焊料与电路板相连，进一步地为芯片散热提供了良好的散热途径。
此外，该实施例由于在金属框架500中增加了围墙，围墙本身进行散热，另外还可以通过导热绝缘材料506将半导体芯片300产生的热量传导到散热垫501，从而增强半导体芯片封装结构的散热性能。
在本实施例中，该半导体芯片封装结构的各部件的形成过程在前述方法的各对应步骤中都有详细描述，在此不再赘述。
图31为根据本公开实施例6的板级半导体封装结构的截面图。
如图31所示，根据本公开实施例6的板级半导体封装结构包括半导体芯片300、金属框架500、导热绝缘材料506、导热材料508、包封层700、第一绝缘层800，第二绝缘层804，被填充的过孔802以及图形化轨迹803。
在该实施例中，金属框架500的结构如图20a和图20b所述，包括至少一个散热垫501、至少一个连接垫502、围墙505以及开口504，与实施例5不同的是，该金属框架500还包括有背面散热片507，围墙505的墙体(一个、两个或三个)与背面散热片507围绕形成顶部封闭且某一侧或几侧缺少墙体的开口504，背面散热片507与散热垫501相连。当半导体芯片300被设置在开口504中时，其顶部是背面散热片507，周边是围墙 505。该金属框架500的结构以及形成过程在前述方法的实施例3中也已经有详细描述。
其中半导体芯片300、金属框架500和包封层700被设置在第一绝缘层800的上表面，半导体芯片300的正面朝向第一绝缘层800且与其上表面接触，被设置在金属框架500的围墙505围成的开口504对应的位置，金属框架500的各个特征的下表面也与第一绝缘层800的上表面接触。导热材料506被填充在半导体芯片300与围墙505各墙体形成的间隙中。为了使半导体芯片300的背面与背面散热片507有效接触，优选地在半导体芯片300的背面与背面散热片507之间填充有导热材料508，使二者物理连接。由于围墙505以及背面散热片507与散热片501连接，所以借助导热材料506和导热材料508，保障半导体芯片300的热量可以被传导到散热片501。
包封层700用于包封金属框架500和半导体芯片300，其填充了金属框架500和半导体芯片300之间的空隙，因此包封层700的下表面不是连续的，其下表面与金属框架500的下表面、半导体芯片300的下表面以及导热绝缘材料506的下表面共同形成一个完成的平面，与第一绝缘层800 的上表面接触。
被填充的过孔802被设置在第一绝缘层800上与半导体装芯片300的焊垫相对应的位置、与金属框架500的连接垫502相对应的位置、以及与散热垫501相对应的位置，被填充的过孔802中填充了导电材料，过孔802 之间通过由导电材料形成的图形化轨迹803相连。在第一绝缘层800以及图形化轨迹803上形成第二绝缘层。根据图31示出的示例，包含第一绝缘层800和第二绝缘层804，且第二绝缘层804是最外层，但本公开并不限于该结构，根据实际需要，还可以在第二绝缘层804上继续形成被填充的过孔802以及图形化轨迹803，然后再形成第三绝缘层，依次类推，最外层的绝缘层上不形成被填充的过孔802以及图形化轨迹803。
该半导体芯片封装结构在使用过程中，将金属单元中的金属特征通过焊料与基板或电路板相互连接，如图28所示，连接垫通过再布线结构与将芯片的焊垫相连，再通过焊料与电路板电性相连，即将连接垫作为对外封装的引脚，连接垫可具有一定厚度，因而提高了导电性能；散热垫通过再布线结构连接到芯片中最易产生热量的部位，再通过焊料与电路板相连，进一步地为芯片散热提供了良好的散热途径。
此外，该实施例由于在金属框架500中进一步增加了背面散热片507，进一步增强半导体芯片封装结构的散热性能。
根据本公开的再一方面，还提出一种半导体封装结构，包括：多个半导体芯片与至少一个金属结构，所述金属结构包括多个金属单元，所述多个金属单元分别对应所述多个半导体芯片，所述多个金属单元之间相互连接；包封层，用于包封所述多个半导体芯片与所述至少一个金属结构。所述金属结构通过蚀刻或机械冲压金属板形成。
在一示例中，一个金属单元对应一个半导体芯片或者一个金属单元对应多个半导体芯片。所述金属单元上的至少一个金属特征与至少一个半导体芯片相连。
在所述至少一个半导体芯片的正面形成有再布线结构，所述金属单元上的至少一个金属特征通过所述再布线结构与至少一个半导体芯片。所述金属特征包括至少一个连接垫，至少一个连接垫通过所述再布线结构与所述半导体芯片正面的至少一个焊垫连接。所述金属特征包括至少一个散热结构，所述至少一个散热结构与所述半导体芯片的散热位置通过所述再布线结构相连。该封装结构进一步包括最外层绝缘层，用于包封所述至少一个半导体芯片的正面、所述至少一个金属结构的下表面以及所述再布线结构。所述再布线结构进一步包括至少一个布线层。
再布线结构的形成方式在上面的实施例中已经描述，在此不再赘述。
所述金属结构可以是金属框架，所述至少一个金属特征通过连接杆连接到所述金属框架。
在另外的实施例中，所述金属结构包括的所述至少一个金属特征与金属结构的其他部分直接没有连接关系。
在一示例中，一个金属单元具有至少一个开口位置，一个开口位置容纳至少一个半导体芯片。
散热结构在前文中已经描述，在此不再赘述。
在本实施例中，该半导体芯片封装结构的各部件的形成过程在前述方法的各对应步骤中都有详细描述，在此不再赘述。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (45)

1.一种半导体芯片封装结构，其包括多个半导体芯片，其特征在于所述半导体芯片封装结构还包括：至少一个金属结构，所述金属结构包括多个金属单元，所述多个金属单元分别对应所述多个半导体芯片，所述多个金属单元之间相互连接；包封层，用于包封所述多个半导体芯片与所述至少一个金属结构。
2.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述金属结构通过蚀刻或机械冲压金属板形成。
3.根据权利要求1所述的半导体芯片封装结构，其特征在于，一个金属单元对应至少一个半导体芯片。
4.根据权利要求3所述的半导体芯片封装结构，其特征在于，所述金属单元上的至少一个金属特征与至少一个半导体芯片相连。
5.根据权利要求4所述的半导体芯片封装结构，其特征在于，在所述至少一个半导体芯片的正面形成有再布线结构，所述金属单元上的至少一个金属特征通过所述再布线结构与至少一个半导体芯片相连。
6.根据权利要求5所述的半导体芯片封装结构，其特征在于，所述金属特征包括至少一个连接垫，至少一个连接垫通过所述再布线结构与所述半导体芯片正面的至少一个焊垫连接。
7.根据权利要求5所述的半导体芯片封装结构，其特征在于，所述金属特征包括至少一个散热结构，所述至少一个散热结构与所述半导体芯片的散热位置通过所述再布线结构相连。
8.根据权利要求7所述的半导体芯片封装结构，其特征在于，该封装结构进一步包括最外层绝缘层，用于包封所述至少一个半导体芯片的正面、所述至少一个金属结构的下表面以及所述再布线结构。
9.根据权利要求8所述的半导体芯片封装结构，其特征在于，所述再布线结构进一步包括至少一个布线层。
10.根据权利要求9所述的半导体芯片封装结构，其特征在于，所述布线层包括绝缘层、形成在所述绝缘层上的至少一个开口，所述至少一个开口被导电材料填充形成的被填充过孔、以及形成在所述绝缘层上用于将所述被填充过孔进行电连接的至少一个图形化轨迹。
11.根据权利要求10所述的半导体芯片封装结构，其特征在于，所述至少一个开口的位置对应所述半导体芯片的至少一个焊垫位置和/或所述半导体芯片的至少一个散热位置和/或所述金属特征的位置和/或所述图形化轨迹的位置。
12.根据权利要求11所述的半导体芯片封装结构，其特征在于，所述至少一个布线层从靠近半导体芯片正面的位置向外逐层叠加，最外层绝缘层包封全部布线层。
13.根据权利要求12所述的半导体芯片封装结构，其特征在于，所述至少一个金属特征暴露在所述包封层外面，用于直接或通过焊料与外部电路相连接。
14.根据权利要求12所述的半导体芯片封装结构，其特征在于，所述金属结构是金属框架，所述至少一个金属特征通过连接杆连接到所述金属框架。
15.根据权利要求12所述的半导体芯片封装结构，其特征在于，所述金属结构包括的所述至少一个金属特征与金属结构的各部分之间没有连接关系。
16.根据权利要求1-15任一项所述的半导体芯片封装结构，其特征在于，一个金属单元具有至少一个开口位置，一个开口位置容纳至少一个半导体芯片。
17.根据权利要求7-12任一项所述的半导体芯片封装结构，其特征在于，所述散热结构包括散热垫。
18.根据权利要求17所述的半导体芯片封装结构，其特征在于，所述散热结构还包括至少一个围墙，围墙用于散热，所述半导体芯片被围墙围绕。
19.根据权利要求18所述的半导体芯片封装结构，其特征在于，所述围墙与所述散热垫连接，用于将半导体芯片产生的热量传导到散热垫。
20.根据权利要求19所述的半导体芯片封装结构，其特征在于，在所述围墙与所述半导体芯片之间的间隙填充有导热材料。
21.根据权利要求17所述的半导体芯片封装结构，其特征在于，所述散热结构包括至少一个围墙，以及与围墙一体形成的将围墙顶部封闭的背面散热片，所述半导体芯片容纳在由围墙和背面散热片形成的空间中。
22.根据权利要求21所述的半导体芯片封装结构，其特征在于，所述围墙缺少部分墙体以形成开口。
23.据权利要求21或22所述的半导体芯片封装结构，其特征在于，所述背面散热片与所述散热垫相连。
24.根据权利要求23所述的半导体芯片封装结构，其特征在于，所述半导体芯片的背面与背面散热片的下表面接触，或者所述半导体芯片的背面与背面散热片之间填充有导热材料，所述半导体芯片与围墙之间填充有导热材料。
25.根据权利要求24所述的半导体芯片封装结构，其特征在于，所述背面散热片是通过将对应的金属从其下表面蚀刻掉一层，保留上表面形成的。
26.一种半导体芯片封装结构，其包括半导体芯片，其特征在于所述半导体芯片封装结构还包括：至少一个金属特征，其中至少一个金属特征与半导体芯片相连；包封层，用于包封所述半导体芯片与所述金属特征，其中所述半导体封装结构通过至少一个金属特征与外部电路进行连接。
27.根据权利要求26所述的半导体芯片封装结构，其特征在于，所述至少一个金属特征与外部电路通过焊料进行连接。
28.根据权利要求27所述的半导体芯片封装结构，其特征在于，所述半导体封装结构的至少一个侧面暴露至少一个金属特征。
29.根据权利要求28所述的半导体芯片封装结构，其特征在于，在所述半导体芯片的正面形成有再布线结构，所述至少一个金属特征通过所述再布线结构与半导体芯片相连。
30.根据权利要求29所述的半导体芯片封装结构，其特征在于，所述金属特征包括至少一个连接垫，至少一个连接垫通过所述再布线结构与所述半导体芯片正面的至少一个焊垫连接。
31.根据权利要求30所述的半导体芯片封装结构，其特征在于，所述金属特征包括至少一个散热结构，所述至少一个散热结构与所述半导体芯片的散热位置通过所述再布线结构相连。
32.根据权利要求31所述的半导体芯片封装结构，其特征在于，该封装结构进一步包括最外层绝缘层，用于包封所述至少一个半导体芯片的正面、所述至少一个金属结构的下表面以及所述再布线结构。
33.根据权利要求32所述的半导体芯片封装结构，其特征在于，所述再布线结构进一步包括至少一个布线层。
34.根据权利要求33所述的半导体芯片封装结构，其特征在于，所述布线层包括绝缘层、形成在所述绝缘层上的至少一个开口，所述至少一个开口被导电材料填充形成的被填充过孔、以及形成在所述绝缘层上用于将所述被填充过孔进行电连接的至少一个图形化轨迹。
35.根据权利要求34所述的半导体芯片封装结构，其特征在于，所述至少一个开口的位置对应所述半导体芯片的至少一个焊垫位置和/或所述半导体芯片的至少一个散热位置和/或所述金属特征的位置和/或所述图形化轨迹的位置。
36.根据权利要求35所述的半导体芯片封装结构，其特征在于，所述至少一个布线层从靠近半导体芯片正面的位置向外逐层叠加，所述最外层绝缘层包封所述再布线结构。
37.根据权利要求36所述的半导体芯片封装结构，其特征在于，所述金属特征之间具有至少一个开口位置，一个开口位置容纳至少一个半导体芯片。
38.根据权利要求31所述的半导体芯片封装结构，其特征在于，所述散热结构包括散热垫。
39.根据权利要求38所述的半导体芯片封装结构，其特征在于，所述散热结构还包括至少一个围墙，围墙用于散热，所述半导体芯片被围墙围绕。
40.根据权利要求39所述的半导体芯片封装结构，其特征在于，所述围墙与所述散热垫连接，用于将半导体芯片产生的热量传导到散热垫。
41.根据权利要求40所述的半导体芯片封装结构，其特征在于，在所述围墙与所述半导体芯片之间的间隙填充有导热材料。
42.根据权利要求38所述的半导体芯片封装结构，其特征在于，所述散热结构还包括至少一个围墙，以及与围墙一体形成的将围墙顶部封闭的背面散热片，所述半导体芯片容纳在由围墙和背面散热片形成的空间中。
43.根据权利要求42所述的半导体芯片封装结构，其特征在于，所述围墙缺少部分墙体以形成开口。
44.据权利要求43所述的半导体芯片封装结构，其特征在于，所述背面散热片与所述散热垫相连。
45.根据权利要求44所述的半导体芯片封装结构，其特征在于，所述半导体芯片的背面与背面散热片的下表面接触，或者所述半导体芯片的背面与背面散热片之间填充有导热材料，所述半导体芯片与围墙之间填充有导热材料。
CN201820602174.9U 2017-09-12 2018-04-25 一种半导体芯片封装结构 Active CN209045532U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SG10201707457X 2017-09-12
SG10201707457X 2017-09-12

Publications (1)

Publication Number Publication Date
CN209045532U true CN209045532U (zh) 2019-06-28

Family

ID=65689135

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810381246.6A Active CN109494202B (zh) 2017-09-12 2018-04-25 一种半导体芯片封装方法及封装结构
CN201820602174.9U Active CN209045532U (zh) 2017-09-12 2018-04-25 一种半导体芯片封装结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810381246.6A Active CN109494202B (zh) 2017-09-12 2018-04-25 一种半导体芯片封装方法及封装结构

Country Status (1)

Country Link
CN (2) CN109494202B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494202A (zh) * 2017-09-12 2019-03-19 Pep创新私人有限公司 一种半导体芯片封装方法及封装结构
CN111755340A (zh) * 2020-06-30 2020-10-09 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113725096A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210020198A (ko) * 2019-08-13 2021-02-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
CN113725097B (zh) * 2020-03-27 2024-06-25 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN111739804B (zh) * 2020-06-09 2022-11-01 矽磐微电子(重庆)有限公司 半导体封装方法
CN111739810B (zh) * 2020-06-22 2022-09-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体装置
CN111739805B (zh) * 2020-06-30 2022-12-23 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN111883441B (zh) * 2020-07-31 2022-08-26 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN111883442A (zh) * 2020-08-31 2020-11-03 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038311B2 (en) * 2003-12-18 2006-05-02 Texas Instruments Incorporated Thermally enhanced semiconductor package
TWI256095B (en) * 2004-03-11 2006-06-01 Siliconware Precision Industries Co Ltd Wafer level semiconductor package with build-up layer and process for fabricating the same
JP2007103716A (ja) * 2005-10-05 2007-04-19 Sony Corp 半導体装置及びその製造方法
US9398694B2 (en) * 2011-01-18 2016-07-19 Sony Corporation Method of manufacturing a package for embedding one or more electronic components
JP5729290B2 (ja) * 2011-12-16 2015-06-03 富士通株式会社 半導体装置の製造方法、電子装置の製造方法及び基板
US11189537B2 (en) * 2012-03-21 2021-11-30 Infineon Technologies Ag Circuit package, an electronic circuit package, and methods for encapsulating an electronic circuit
US9768037B2 (en) * 2014-05-16 2017-09-19 Infineon Technologies Ag Electronic device package including metal blocks
CN109494202B (zh) * 2017-09-12 2023-01-31 Pep创新私人有限公司 一种半导体芯片封装方法及封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494202A (zh) * 2017-09-12 2019-03-19 Pep创新私人有限公司 一种半导体芯片封装方法及封装结构
CN109494202B (zh) * 2017-09-12 2023-01-31 Pep创新私人有限公司 一种半导体芯片封装方法及封装结构
CN113725096A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN111755340A (zh) * 2020-06-30 2020-10-09 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Also Published As

Publication number Publication date
CN109494202A (zh) 2019-03-19
CN109494202B (zh) 2023-01-31

Similar Documents

Publication Publication Date Title
CN209045532U (zh) 一种半导体芯片封装结构
US9252113B2 (en) No-exposed-pad ball grid array (BGA) packaging structures and method for manufacturing the same
CN105990265B (zh) 功率转换电路的封装模块及其制造方法
CN101165866B (zh) 一种集成电路封装体及其制造方法
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
KR20130014379A (ko) 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법
CN107622989A (zh) 半导体封装装置及其制造方法
CN103681516B (zh) 制造半导体装置的方法
US20190148282A1 (en) Electronic device with die being sunk in substrate
CN106373934A (zh) 半导体封装结构及制造方法
US7705469B2 (en) Lead frame, semiconductor device using same and manufacturing method thereof
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN107958882A (zh) 芯片的封装结构及其制作方法
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
US9972562B2 (en) Semiconductor device and corresponding method
TW201240044A (en) Packaging substrate with well structure filled with insulator and manufacturing method
CN110391143A (zh) 半导体封装结构及其封装方法
TWI438878B (zh) 半導體裝置及製造具有改良的散熱能力的半導體裝置之方法
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
CN213366617U (zh) 一种扇出型led封装结构
CN112701055B (zh) 一种埋置元件的封装方法及封装结构
CN203787410U (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构
CN114203882A (zh) 一种扇出型led封装结构及其封装方法
CN112701050B (zh) 一种内嵌元件的封装方法及封装结构
TW200826261A (en) Thermally enhanced BGA package apparatus & method

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant