CN213366617U - 一种扇出型led封装结构 - Google Patents

一种扇出型led封装结构 Download PDF

Info

Publication number
CN213366617U
CN213366617U CN202022058917.0U CN202022058917U CN213366617U CN 213366617 U CN213366617 U CN 213366617U CN 202022058917 U CN202022058917 U CN 202022058917U CN 213366617 U CN213366617 U CN 213366617U
Authority
CN
China
Prior art keywords
layer
metal
led
wafer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022058917.0U
Other languages
English (en)
Inventor
蔡汉龙
薛兴涛
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN202022058917.0U priority Critical patent/CN213366617U/zh
Application granted granted Critical
Publication of CN213366617U publication Critical patent/CN213366617U/zh
Priority to US17/478,832 priority patent/US20220093580A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本实用新型提供一种扇出型LED封装结构,所述扇出型LED封装结构至少包括:LED晶片,封装层,第一重布线层,IC控制芯片模块,第二重布线层。LED晶片和IC控制芯片模块通过第一和第二重布线层的金属布线以及封装层的镀金属穿孔实现LED芯片与IC控制芯片的电性引出和控制。本实用新型还提供一种扇出型LED封装结构的封装方法,使用扇出型封装方式,采用镀金属取代焊线,并采用PI介质层与RDL层布线的方式取代基板,有效的缩小了LED的封装尺寸。

Description

一种扇出型LED封装结构
技术领域
本实用新型属于LED封装领域,特别是涉及一种扇出型LED封装结构及其封装方法。
背景技术
在显示领域,尤其是室外大屏幕显示,通常有液晶显示和RBGLED两种方式。传统液晶显示具有分辨率较高的优点,但多个液晶面板拼接会出现较大缝隙,影响视觉效果;而对于电子屏幕,RBGLED方式具有更好的色彩显示度,无拼接缝隙干扰,但是,传统LED封装体尺寸较大,考虑到散热需求,各个封装体之间排列间距大,密度低,造成较低的分辨率的缺陷。
提高LED显示屏分辨率的关键在于减小封装尺寸,传统的LED封装方式包括点阵模块、直插式、COB等。由于传统封装方式使用焊线工艺和基板,造成封装尺寸较大而且厚度较厚,减少封装尺寸是提升LED显示屏市场竞争力的关键,也是本领域所面临的技术难点。
实用新型内容
传统LED封装方式中,LED芯片和IC控制芯片模块分别固晶在基板两侧,通过LED芯片焊线向基板引入电性能,并通过基板内电路连接与IC芯片模块沟通,实现LED的电路控制。该传统缺点在于封装结构使用基板和外侧焊线造成封装尺寸较大较厚,不利于显示分辨率的提升。
鉴于以上所述现有技术的缺点,本实用新型的目的在于提供一种扇出型LED封装结构及其封装方法,用于解决现有技术中LED封装尺寸较大且厚度较厚的问题。
为实现上述目的及其他相关目的,本实用新型提供一种扇出型LED封装结构,所述扇出型LED封装结构至少包括:LED晶片,包括第一面和第二面,第一面上镀有电极;封装层,包覆LED芯片侧面与第一面;第一重布线层,包括PI介质和PI介质中的金属布线,所述第一重布线层包括第一面以及相对的第二面,所述LED晶片结合于重布线层的第二面,所述LED晶片第一面上的电极通过位于所述封装层中的穿孔镀金属电极与所述第一重布线层的金属布线连接;IC控制芯片模块,包括IC控制芯片,金属凸块,导热胶和散热片,所述IC控制芯片包括第一面和相对的第二面,所述第一面上有电极,所述金属凸块形成于第一面的电极上,所述导热胶和散热片依次位于所述第二面上,IC控制芯片模块通过金属凸块贴装在所述第一重布线层第二面上,以通过所述第一重新布线层实现所述LED芯片与IC控制芯片模块的电连接;第二重布线层,包括PI介质和PI介质中的金属布线,形成于所述LED晶片第二面方向,所述第二重布线层的金属布线与第一重布线层的金属布线连接,实现LED芯片与IC控制芯片的电性引出和控制。
可选的,所述封装层的材料包括硅胶、聚酰亚胺和环氧树脂的一种。
可选的,所述金属布线包括铜、金、银布线中的一种,所述金属电极包括铜、金、银电极中的一种,所述金属凸块包括锡焊料,银焊料,以及金锡合金焊料中的一种。
本实用新型还提供一种扇出型LED封装结构的封装方法,所述封装方法包括步骤:1)提供一个支撑衬底;2)于所述支撑衬底上形成分离层;3)提供LED晶片,包括第一表面和第二表面,第一表面上镀有电极,将所述LED晶片第二表面固定于所述分离层,所述LED晶圆的第一表面电极背向所述分离层;4)封装层封装LED晶片,使得所述LED晶片第一表面和四周被封装层包裹,所述LED晶片四周的封装层与所述分离层接触;5)在LED晶片第一表面一侧封装层上打孔,使得在所述LED晶片第一表面上和所述分离层上的特定位置露出表面;6)电镀金属电极,使得封装层表面、LED晶片第一表面露出位置、以及分离层上露出位置金属联通;7)在LED晶片第一表面一侧封装层上形成第一重新布线层,所述第一重新布线层包括交替层的图形化的第一PI层及图形化的第一金属布线,所述第一PI层及所述第一金属布线层交替层叠,所述第一PI层同时填充封装层打孔位置的孔洞,所述第一金属布线与所述封装层露出的所述金属电极连接;8)基于所述分离层剥离所述支撑衬底以及封装后的LED晶片;露出所述封装层、封装层钻孔位置的金属电极、以及LED晶片第二表面;9)在LED晶片第二表面一侧形成第二重新布线层,包括第二PI介质和第二PI介质中的金属布线,所述第二重布线层的金属布线与第一重布线层的金属布线连接,用于所述LED晶片及所述金属电极的引出;10)在所述第一重新布线层上表面贴装带有散热片的IC控制模块。
可选的,所述封装层封装LED芯片的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种。
可选的,所述分离层包括光热转换层。
可选的,所述支撑衬底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底、以及陶瓷衬底中的一种。
可选的,所述步骤7)包括:7-1)将带有离型膜的PI干膜置于在LED晶片第一表面一侧封装层上;7-2)真空热压合,使得PI膜贴合在所述封装层上,并灌注于打孔位置的孔洞中,剥离离型膜;7-3)经过曝光和显影,露出封装层表面特定位置上金属。
本实用新型还提供一种扇出型封装结构,所述扇出型LED封装结构至少包括:IC控制晶片模块,所述IC控制晶片模块,包括IC控制晶片,所述IC控制晶片包括第一表面和第二表面,第一表面上有电极,电极上形成有铜引线柱,第一表面上有PI介质封装电极和金属引线柱,并使金属引线柱顶层显露;第一封装层,包覆IC控制晶片模块的四周;所述IC控制晶片第二表面上依次贴装有导热胶和散热片;第一重布线层,包括PI介质和PI介质中的金属布线,所述第一重布线层包括第一面以及相对的第二面;金属布线贯通第一面和第二面,第二面表面上有金属布线,第二面表面金属布线上形成有高铜柱,IC控制晶片模块紧贴在第一重布线层的第一面上,IC控制晶片模块的金属引线柱与第一重布线层第一面上露出的贯通金属布线连接;LED晶片模块,所述LED晶片模块,包括LED晶片,所述LED晶片包括第一表面和第二表面,第一表面上有电极,第二表面上有PI介质封装电极和金属引线柱,并使金属引线柱顶层显露;第二封装层,包覆LED晶片模块的四周和高铜柱四周;所述LED晶片第一表面紧贴在第一重布线层的第二表面上,LED晶片第一表面上的电极与第一重布线层第二面上露出的贯通布线接通,并通过贯通金属布线与IC控制晶片模块连接;LED晶片第一表面上的电极与第一重布线层第二面表面上的金属布线不连通;第二重布线层,包括PI介质和PI介质中的金属布线,所述第二重布线层形成于LED晶片第二表面一侧,其金属布线联通LED晶片第二表面上的金属引线柱和第二封装层中的高铜柱,并通过高铜柱以及第一重布线层的贯穿金属布线实现IC晶片模块的电性引出;第二重布线层表面的金属布线用于SMD表面贴装。
本实用新型还提供一种扇出型LED封装结构的封装方法,所述封装方法包括步骤:1)提供一个支撑衬底;2)于所述支撑衬底上形成分离层;3)提供IC控制晶片模块,包括IC控制晶片,所述IC控制晶片包括第一表面和第二表面,第一表面上有封装好的电极和金属引线柱,将所述IC控制晶片第二表面固晶于所述分离层,所述IC控制晶片第一表面电极背向所述分离层;4)第一封装层封装IC控制晶片模块,使得所述IC控制晶片模块四周和背离分离层一侧表面被第一封装层包裹,所述IC控制晶片模块四周的第一封装层与所述分离层接触;5)磨削IC控制晶片第一表面上的第一封装层,使得IC控制晶片模块第一表面的金属引线柱露出;6)在步骤5)的磨削面上形成第一重布线层,所述第一重新布线层包括交替层的图形化的第一PI层及图形化的第一金属布线,所述第一金属布线与所述IC控制晶片模块第一表面的金属引线柱连接;7)在所述第一重布线层金属布线的特定位置形成高铜柱,实现所述IC控制晶片模块电性引出;8)提供LED晶片模块,包括LED晶片,所述LED晶片包括第一表面和第二表面,第一表面上有电极,第二表面上有封装好的金属引线柱,将所述LED晶片第一表面固晶于所述第一重布线层,第一表面上有电极与第一重布线层金属布线连接,所述LED晶片第二表面的金属引线柱背向所述第一重布线层;9)采用第二封装层封装第一重布线层、LED晶片模块以及高铜柱;10)磨削第二封装层,使得LED晶片第一表面的金属引线柱以及第一重布线层上的高铜柱露出;11)在步骤10)的磨削面上形成第二重布线层,所述第二重新布线层包括交替层的图形化的第二PI层及图形化的第二金属布线,所述第二金属布线与所述LED晶片第一表面的金属引线柱和第一重布线层上的高铜柱顶面连接;12)基于所述分离层剥离所述支撑衬底;露出所述IC控制晶片的第二表面;13)在所述IC控制晶片的第二表面上涂覆导热胶;14)在所述导热胶上贴装散热片;15)晶片切割得到最终扇出型LED封装结构。
如上所述,本实用新型一种扇出型LED封装结构及其封装工艺,具有以下有益效果:使用扇出型封装方式,采用镀金属取代焊线,并采用PI介质层与RDL层布线的方式取代基板,有效的缩小了LED的封装尺寸。
附图说明
图1显示为现有技术中的封装结构的示意图。
图2~16显示为本实用新型一种扇出型LED封装结构的封装方法示意图,其中,图16显示为本实用新型一种扇出型LED封装结构的示意图。
图17~32显示为本实用新型一种扇出型LED封装结构的封装方法示意图,其中,图32显示为本实用新型一种扇出型LED封装结构的示意图。
元件标号说明
100 支撑衬底
200 分离层
301 LED晶片
302 封装层
303 金属引线柱
304 金属电极
305 PI介质
306 焊线
307 接合胶
401 第一重布线层PI介质
402 第一重布线层金属布线
403 离型膜
501 PI介质
601 第一重布线层PI介质
602 第一重布线层金属布线
701 IC控制晶片
702 导热胶
703 散热片
704 金属凸块
705 金属引线柱
706 PI介质
707 第一封装层
801 高铜柱
900 基板
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本实用新型的精神下进行各种修饰或改变。
如在详述本实用新型实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本实用新型保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外,当一层被称为在两层“之间”时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。
在本申请的上下文中,所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
参阅图1~32需要说明的是,本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想,遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
现有技术中的封装结构的示意图如图1所示,LED晶片301通过接合胶307固晶在基板900一侧,通过焊线306向基板900引入电性能,IC控制晶片701固晶在基板900另一侧,并通过金属凸块704与基板900内电路连接并接通LED晶片301,实现LED的电路控制,在IC控制晶片701背向基板900一侧,依次贴装有导热胶702和散热片703。该现有技术缺点在于封装结构使用基板和外侧焊线造成封装尺寸较大较厚,不利于显示分辨率的提升。
实施例1
如图2~16所示,本实施例提供一种扇出型LED封装结构的封装方法,所述封装方法包括步骤:
如图2所示,首先进行步骤1),提供一个支撑衬底100;所述支撑衬底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底、以及陶瓷衬底中的一种。
如图3所示,接着进行步骤2),于所述支撑衬底上形成分离层200;分离层包括光热转换层,通过旋涂工艺形成于所述支撑衬底上后,通过固化工艺使其固化成型。光热转换层性质稳定,表面光滑,在后续剥离工艺中易于分离。
如图4所示,然后进行步骤3),提供LED晶片301,包括第一表面和第二表面,第一表面上镀有电极,电极可以是铜电极、金电极或者银电极。将所述LED晶片第二表面固定于所述分离层200,所述LED晶圆的第一表面电极背向所述分离层200。
如图5所示,然后进行步骤4),采用封装层302封装LED晶片301,使得所述LED晶片301第一表面和四周被封装层包裹,所述LED晶片301四周的封装层302与所述分离层200接触;封装层的材料包括硅胶、聚酰亚胺和环氧树脂的一种,封装层封装LED芯片的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种。
如图6所示,然后进行步骤5),在所述LED晶片301第一表面一侧封装层302上激光打孔,使得在所述LED晶片301第一表面上和所述分离层200上的特定位置露出表面。
如图7所示,然后进行步骤6),电镀金属电极304,使得封装层302表面、LED晶片301第一表面露出位置、以及分离层200上露出位置金属连通,所述金属电极304包括铜、金、银电极中的一种。
如图8~10所示,然后进行步骤7),在LED晶片301第一表面一侧封装层上形成第一PI层401,并填充封装层激光打孔位置的孔洞,经过曝光和显影,露出封装层表面特定位置上金属。如图8所示,将带有离型膜403的PI干膜401置于在LED晶片301第一表面一侧封装层302上;如图9所示,真空热压合,使得PI膜401贴合在所述封装层302上,并灌注于激光打孔位置的孔洞中,剥离离型膜403;如图10所示,经过曝光和显影,露出封装层304表面特定位置上金属。
如图11所示,然后进行步骤8),采用曝光、显影、电镀、蚀刻工艺方式,在所述第一PI层401上形成第一金属布线层402,所述第一PI层401及所述第一金属布线402交替层叠,第一PI层401及所述第一金属布线402组成第一重布线层,所述第一金属布线402与所述封装层302露出的所述金属电极304连接,所述金属布线402包括铜、金、银布线中的一种。
如图12所示,然后进行步骤9),在所述第一重布线层上形成PI介质501,经过曝光和显影露出第一重布线层上的金属布线402。
如图13所示,然后进行步骤10),基于所述分离层200剥离所述支撑衬底100以及封装后的LED晶片301;露出所述封装层302、封装层钻孔位置的金属电极304、以及LED晶片301的第二表面;
如图14~15所示,然后进行步骤11),在LED晶片第二表面一侧形成第三重新布线层,包括第二PI介质601和第二PI介质中的第二金属布线602,所述第二重布线层的金属布线602与第一重布线层的金属布线402连接,用于所述LED晶片301及所述金属电极304的引出。
如图16所示,最后进行步骤12),在第一重新布线层表面贴装带有散热片的IC控制模块。
如图16所示,本实施例还提供一种封装结构,包括:LED晶片301,包括第一面和第二面,第一面上镀有电极,金属电极包括铜、金、银电极中的一种;封装层302,包覆LED芯片侧面与第一面,封装层的材料包括硅胶、聚酰亚胺和环氧树脂的一种;第一重布线层,包括PI介质401和PI介质中的金属布线402,金属布线402包括铜、金、银布线中的一种,所述第一重布线层包括第一面以及相对的第二面,所述LED晶片301结合于重布线层的第二面,所述LED晶片301第一面上的电极通过位于所述封装层302中的穿孔镀金属电极304与所述第一重布线层的金属布线402连接;IC控制芯片模块,包括IC控制芯片701,金属凸块704,导热胶702和散热片703,所述IC控制芯片701包括第一面和相对的第二面,所述第一面上有电极,所述金属凸块704形成于第一面的电极上,所述金属凸块包括锡焊料,银焊料,以及金锡合金焊料中的一种,所述导热胶702和散热片703依次位于所述第二面上,IC控制芯片模块通过金属凸块704贴装在所述第一重布线层第二面上,以通过所述第一重新布线层的金属布线402实现所述LED芯片与IC控制芯片模块的电连接;导热胶包括有机硅基导热胶,环氧树脂基导热胶,聚氨酯基导热胶,PI基导热胶中的一种。第二重布线层,包括PI介质601和PI介质中的金属布线602,形成于所述LED晶片第二面方向,所述第二重布线层的金属布线602与第一重布线层的金属布线402连接,实现LED芯片301与IC控制芯片701的电性引出和控制。
实施例2
如图17~32所示,本实施例还提供一种扇出型LED封装结构的封装方法,所述封装方法包括步骤:
如图17所示,首先进行步骤1),提供一个支撑衬底100,所述支撑衬底可以是玻璃衬底、金属衬底、半导体衬底、聚合物衬底、以及陶瓷衬底中的一种。
如图18所示,然后进行步骤2),于所述支撑衬底上形成分离层200,分离层包括光热转换层,通过旋涂工艺形成于所述支撑衬底上后,通过固化工艺使其固化成型。
如图19所示,然后进行步骤3),提供IC控制晶片模块,包括IC控制晶片701,所述IC控制晶片701包括第一表面和第二表面,第一表面上有PI介质706封装好的电极和金属引线柱705,将所述IC控制晶片701第二表面固晶于所述分离200层,所述IC控制晶片701的第一表面电极背向所述分离层200,金属电极包括铜、金、银电极中的一种。
如图20所示,然后进行步骤4),第一封装层707封装IC控制晶片模块,使得所述IC控制晶片模块四周和背离分离层一侧表面被第一封装层707包裹,所述IC控制晶片模块四周的第一封装层707与所述分离层200接触,封装层的材料包括硅胶、聚酰亚胺和环氧树脂的一种。
如图21所示,然后进行步骤5),磨削IC控制晶片模块第一表面上的第一封装层707,使得IC控制晶片模块第一表面的金属引线柱705露出。
如图22~23所示,然后进行步骤6),磨削面上形成第一重布线层,所述第一重新布线层包括曝光和显影形成的图形化的第一PI层401以及经过曝光、显影、电镀、蚀刻工艺图形化的第一金属布线402,所述第一金属布线402与所述IC控制晶片701第一表面的金属引线柱706连接。
如图24所示,然后进行步骤7),在所述第一重布线层金属布线的特定位置形成高铜柱801,实现所述IC控制晶片模块电性引出,形成高铜柱的方式可以是点焊或回流焊。
如图25所示,然后进行步骤8),提供LED晶片模块,包括LED晶片301,所述LED晶片301包括第一表面和第二表面,第一表面上有电极,第二表面上有PI介质305封装好的金属引线柱303,将所述LED晶片301第一表面固晶于所述第一重布线层,第一表面上的电极与第一重布线层金属布线402连接,所述LED晶片模块的第二表面金属引线柱303背向所述第一重布线层。
如图26所示,然后进行步骤9),采用第二封装层302封装第一重布线层、LED晶片模块以及高铜柱801。
如图27所示,然后进行步骤10),磨削第二封装层302,使得LED晶片301第一表面的金属引线柱303以及第一重布线层上的高铜柱801露出。
如图28~29所示,然后进行步骤11),在磨削面上形成第二重布线层,所述第二重新布线层包括曝光和显影形成的图形化的第二PI层601以及经过曝光、显影、电镀、蚀刻工艺图形化的第二金属布线602,所述第二金属布线602与所述LED晶片301第一表面的金属引线柱303和第一重布线层上的高铜柱801顶面连接。
如图30所示,然后进行步骤12),基于所述分离层200剥离所述支撑衬底100;露出所述IC控制晶片701的第二表面。
如图31所示,然后进行步骤13),在所述IC控制晶片701的第二表面上涂覆导热胶702;
如图32所示,然后进行步骤14),在所述导热胶702上贴装散热片703,经过晶片切割得到最终扇出型LED封装结构。
如图32所示,本实施例提供还一种扇出型LED封装结构,所述封装结构包括:IC控制晶片模块,所述IC控制晶片模块,包括IC控制晶片701,所述IC控制晶片701包括第一表面和第二表面,第一表面上有电极,电极上形成有铜引线柱705,第一表面上有PI介质706封装电极和金属引线柱705,并使金属引线柱705顶层显露;第一封装层707,包覆IC控制晶片模块的四周;所述IC控制晶片701第二表面上依次贴装有导热胶702和散热片703,导热胶包括有机硅基导热胶,环氧树脂基导热胶,聚氨酯基导热胶,PI基导热胶中的一种;第一重布线层,包括PI介质401和PI介质中的金属布线402,所述第一重布线层包括第一面以及相对的第二面;金属布线402贯通第一面和第二面,第二面表面上有金属布线402,第二面表面金属布线402上形成有高铜柱801,IC控制晶片模块紧贴在第一重布线层的第一面上,IC控制晶片模块的金属引线柱705与第一重布线层第一面上露出的贯通金属布线402连接;LED晶片模块,所述LED晶片模块,包括LED晶片301,所述LED晶片301包括第一表面和第二表面,第一表面上有电极,第二表面上有PI介质305封装电极和金属引线柱303,并使金属引线柱303顶层显露;第二封装层,包覆LED晶片模块的四周和高铜柱801四周;所述LED晶片301第一表面紧贴在第一重布线层的第二表面上,LED晶片301第一表面上的电极与第一重布线层第二面上露出的贯通布线402接通,并通过贯通金属布线402与IC控制晶片模块连接;LED晶片301第一表面上的电极与第一重布线层第二面表面上的金属布线402不连通;第二重布线层,包括PI介质601和PI介质中的金属布线602,所述第二重布线层形成于LED晶片301第二表面一侧,其金属布线602联通LED晶片301第二表面上的金属引线柱305和第二封装层中的高铜柱801,并通过高铜柱801以及第一重布线层的贯穿金属布线402实现IC晶片模块的电性引出;第二重布线层表面的金属布线602用于SMD表面贴装。
综上所述,本实用新型,使用扇出型封装方式封装LED,采用镀金属取代焊线,并采用PI介质层与RDL层布线的方式取代基板,有效的缩小了LED的封装尺寸,从而提升显示分辨率。所以,本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。

Claims (4)

1.一种扇出型LED封装结构,其特征在于,所述扇出型LED封装结构至少包括:
LED晶片,包括第一面和第二面,第一面上镀有电极;
封装层,包覆LED芯片侧面与第一面;
第一重布线层,包括PI介质和PI介质中的金属布线,所述第一重布线层包括第一面以及相对的第二面,所述LED晶片结合于重布线层的第二面,所述LED晶片第一面上的电极通过位于所述封装层中的穿孔镀金属电极与所述第一重布线层的金属布线连接;
IC控制芯片模块,包括IC控制芯片,金属凸块,导热胶和散热片,所述IC控制芯片包括第一面和相对的第二面,所述第一面上有电极,所述金属凸块形成于第一面的电极上,所述导热胶和散热片依次位于所述第二面上,IC控制芯片模块通过金属凸块贴装在所述第一重布线层第二面上,以通过所述第一重布线层实现所述LED芯片与IC控制芯片模块的电连接;
第二重布线层,包括PI介质和PI介质中的金属布线,形成于所述LED晶片第二面方向,所述第二重布线层的金属布线与第一重布线层的金属布线连接,实现LED芯片与IC控制芯片的电性引出和控制。
2.根据权利要求1所述的一种扇出型LED封装结构,其特征在于:所述封装层的材料包括硅胶、聚酰亚胺和环氧树脂的一种。
3.根据权利要求1所述的一种扇出型LED封装结构,其特征在于:所述金属布线包括铜、金、银布线中的一种,所述金属电极包括铜、金、银电极中的一种,所述金属凸块包括锡焊料,银焊料,以及金锡合金焊料中的一种。
4.一种扇出型LED封装结构,其特征在于,所述扇出型LED封装结构至少包括:
IC控制晶片模块,所述IC控制晶片模块,包括IC控制晶片,所述IC控制晶片包括第一表面和第二表面,第一表面上有电极,电极上形成有铜引线柱,第一表面上有PI介质封装电极和金属引线柱,并使金属引线柱顶层显露;
第一封装层,包覆IC控制晶片模块的四周;
所述IC控制晶片第二表面上依次贴装有导热胶和散热片;
第一重布线层,包括PI介质和PI介质中的金属布线,所述第一重布线层包括第一面以及相对的第二面;金属布线贯通第一面和第二面,第二面表面上有金属布线,第二面表面金属布线上形成有高铜柱,IC控制晶片模块紧贴在第一重布线层的第一面上,IC控制晶片模块的金属引线柱与第一重布线层第一面上露出的贯通金属布线连接;
LED晶片模块,所述LED晶片模块,包括LED晶片,所述LED晶片包括第一表面和第二表面,第一表面上有电极,第二表面上有PI介质封装电极和金属引线柱,并使金属引线柱顶层显露;
第二封装层,包覆LED晶片模块的四周和高铜柱四周;
所述LED晶片第一表面紧贴在第一重布线层的第二表面上,LED晶片第一表面上的电极与第一重布线层第二面上露出的贯通布线接通,并通过贯通金属布线与IC控制晶片模块连接;LED晶片第一表面上的电极与第一重布线层第二面表面上的金属布线不连通;
第二重布线层,包括PI介质和PI介质中的金属布线,所述第二重布线层形成于LED晶片第二表面一侧,其金属布线联通LED晶片第二表面上的金属引线柱和第二封装层中的高铜柱,并通过高铜柱以及第一重布线层的贯穿金属布线实现IC晶片模块的电性引出;第二重布线层表面的金属布线用于SMD表面贴装。
CN202022058917.0U 2020-09-18 2020-09-18 一种扇出型led封装结构 Active CN213366617U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202022058917.0U CN213366617U (zh) 2020-09-18 2020-09-18 一种扇出型led封装结构
US17/478,832 US20220093580A1 (en) 2020-09-18 2021-09-17 Fan-out led packaging structure and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202022058917.0U CN213366617U (zh) 2020-09-18 2020-09-18 一种扇出型led封装结构

Publications (1)

Publication Number Publication Date
CN213366617U true CN213366617U (zh) 2021-06-04

Family

ID=76155135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202022058917.0U Active CN213366617U (zh) 2020-09-18 2020-09-18 一种扇出型led封装结构

Country Status (1)

Country Link
CN (1) CN213366617U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021118722A1 (de) 2021-07-20 2023-01-26 Infineon Technologies Ag Chipmodul und Verfahren zum Bilden eines Chipmoduls

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021118722A1 (de) 2021-07-20 2023-01-26 Infineon Technologies Ag Chipmodul und Verfahren zum Bilden eines Chipmoduls

Similar Documents

Publication Publication Date Title
TWI666740B (zh) 晶片封裝方法及封裝結構
US10276545B1 (en) Semiconductor package and manufacturing method thereof
CN209045532U (zh) 一种半导体芯片封装结构
CN103872027B (zh) 堆栈式功率元件模块
US20130069218A1 (en) High density package interconnect with copper heat spreader and method of making the same
CN105070671A (zh) 一种芯片封装方法
WO2018171099A1 (zh) 集成有功率传输芯片的封装结构的封装方法
WO2018171100A1 (zh) 集成有功率传输芯片的封装结构的封装方法
CN113497009A (zh) 半导体封装结构及其制备方法
WO2022042682A1 (zh) 半导体封装方法及半导体封装结构
TW201515181A (zh) 無芯層封裝結構及其製造方法
CN213366617U (zh) 一种扇出型led封装结构
CN112713098A (zh) 天线封装结构及封装方法
WO2022021799A1 (zh) 半导体封装方法及半导体封装结构
KR20140115597A (ko) 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법
CN210467768U (zh) 晶圆级芯片封装结构
CN114203882A (zh) 一种扇出型led封装结构及其封装方法
CN1172369C (zh) 具散热片的半导体封装件
CN212303700U (zh) Led芯片系统级封装结构
TW201143018A (en) A three dimensional chip stacking electronic package with bonding wires
CN210692485U (zh) 天线封装结构
CN114937608A (zh) 一种高密度互连的封装结构及其制备方法
CN211045375U (zh) 晶圆级芯片封装结构
CN112582287A (zh) 晶圆级芯片封装结构及封装方法
TW201709353A (zh) 基於薄膜之扇出及多晶粒封裝平台

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.

CP03 Change of name, title or address