-
Die Erfindung betrifft ein Chipmodul und ein Verfahren zum Bilden eines Chipmoduls.
-
Bei Kontaktbasiert-Chipkarten ist das darin integrierte Kontaktbasiert-Chipmodul typischerweise mit elektrisch leitfähigen Kontaktflächen ausgestattet.
-
Die Kontaktflächen sind gegenwärtig häufig mit Gold (Au) und/oder Palladium (Pd) beschichtet, um das Chipmodul vor Korrosion und/oder Verkratzen zu schützen.
-
Edelmetalle (Au, Pd) auf solchen Kontaktflächen sind aber eigentlich eine Geldverschwendung, und die Schichten dünner zu machen (z.B. wird gegenwärtig typischerweise eine Dicke von 0,03 µm genutzt) stellt keine Lösung dar, weil dann der Korrosions- und Verkratzungsschutz möglicherweise schwer sicherzustellen sind.
-
Dementsprechend kann es wünschenswert sein, anstelle des Edelmetalls andere Metalle für eine Beschichtung der Kontaktflächen zu nutzen, beispielsweise eine Beschichtung mit einer CuSnZn-Legierung.
-
Die CuSnZn-Beschichtung wird gegenwärtig zum Schutz mit einer organischen Oberflächenbeschichtung versehen. Bei bestimmten Anwendungsbereichen sind der Schutzwirkung der organischen Oberflächenbeschichtung allerdings Grenzen gesetzt, insbesondere bei einer gelben CuSnZn-Beschichtung, welches als Gold-Ersatz genutzt wird und einen hohen Kupferanteil aufweist, und/oder bei Oberflächen, die sensibel auf Fingerabdrücke reagieren, z.B. Oberflächen, die durch Ausnutzung von Lichtbeugungsprinzipien farbig erscheinen.
-
In verschiedenen Ausführungsbeispielen wird ein Chipmodul bereitgestellt, das einen elektrisch leitfähigen Bereich (z.B. eine Nichtedelmetall-Kontaktfläche) aufweist, der zuverlässig vor Verkratzen geschützt ist und dennoch einen so niedrigen Oberflächen-Kontaktwiderstand hat, dass die diesbezüglichen Vorgaben der ISO 7810 bzw. der ISO 10373-1 erfüllt sind. Insbesondere kann der Oberflächen-Kontaktwiderstand höchstens 500 mΩ betragen (entsprechend den Anforderungen gemäß ISO 7810, bei einer Messung entsprechend den Vorgaben der ISO 10373-1).
-
In verschiedenen Ausführungsbeispielen kann bei dem Chipmodul der elektrisch leitfähige Bereich beschichtet sein mit einer Schicht aus mindestens einer organischen Siliziumverbindung und/oder einer Kohlenstoff-Verbindung, wobei die Dicke so (insbesondere so dünn) gewählt ist, dass der Oberflächen-Kontaktwiderstand den Vorgaben der ISO 7810 bzw. ISO 10373-1 entspricht, d.h. niedrig genug ist (höchstens 500 mΩ).
-
Zum Erreichen des niedrigen Oberflächen-Kontaktwiderstands kann es in verschiedenen Ausführungsbeispielen hilfreich sein, wenn eine Rz-Oberflächenrauigkeit des elektrisch leitfähigen Bereichs in einem Bereich von ungefähr 0,1 bis ungefähr 6 µm liegt.
-
In verschiedenen Ausführungsbeispielen kann die Beschichtung dielektrisch sein, beispielsweise bei der Nutzung der organischen Siliziumverbindungen, und robust genug sein, um die Oberfläche vor Beschädigungen durch äußere Einflüsse zu schützen. Gleichzeitig kann die Beschichtung allerdings dünn genug sein, um trotz ihrer eigentlich dielektrischen Eigenschaften eine Leitfähigkeit, die (z.B. für eine kontaktbasierte Kommunikation mit einem Lesegerät) ausreichend ist, bereitzustellen.
-
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.
-
Es zeigen
- 1 eine schematische Querschnittsansicht eines Chipmoduls (als Übersicht integriert in eine Chipkarte und als Ausschnittvergrößerung) gemäß verschiedenen Ausführungsbeispielen während eines Kontaktbasiert-Betriebs;
- 2 eine Veranschaulichung einer Beschichtung des Chipmoduls gemäß verschiedenen Ausführungsbeispielen; und
- 3 ein Flussdiagramm eines Verfahrens zum Bilden eines Chipmoduls gemäß verschiedenen Ausführungsbeispielen.
-
In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil dieser bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „oben“, „unten“, „vorne“, „hinten“, „vorderes“, „hinteres“, usw. mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, dient die Richtungsterminologie zur Veranschaulichung und ist auf keinerlei Weise einschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen beispielhaften Ausführungsformen miteinander kombiniert werden können, sofern nicht spezifisch anders angegeben. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert.
-
Im Rahmen dieser Beschreibung werden die Begriffe „verbunden“, „angeschlossen“ sowie „gekoppelt“ verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder indirekten Kopplung. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
-
1 zeigt oben eine schematische Querschnittsansicht einer Chipkarte 100 mit einem in einem Chipkartenkörper 114 integrierten Chipmodul 101 gemäß verschiedenen Ausführungsbeispielen, das für einen Kontaktbasiert-Betrieb einen freiliegenden elektrisch leitfähigen Bereich 102 (auch als Kontaktfläche(n) 102 bezeichnet) aufweist. Die Darstellung zeigt die Chipkarte 100 bzw. das Chipmodul 101 während eines Kontaktbasiert-Betriebs, d.h. während ein Teil eines Lesegeräts den elektrisch leitfähigen Bereich kontaktiert.
-
Die Chipkarte 100 kann als reine Kontaktbasiert-Chipkarte gebildet sein, oder beispielsweise als Dual-Interface-Chipkarte, die sowohl für den Kontaktbasiert-Betrieb als auch für den Kontaktlos-Betrieb eingerichtet ist.
-
In 1 ist unten eine Ausschnittvergrößerung der oberen Darstellung gezeigt (der Chip 110 ist unten der Übersichtlichkeit halber weggelassen), die insbesondere ein Ausführungsbeispiel für den freiliegenden elektrisch leitfähigen Bereich 102 und seine Beschichtung detailliert zeigt.
-
Das Chipmodul 101 kann einen Chip 110 aufweisen, beispielsweise einen Halbleiterchip, z.B. einen Chip 110, der für eine typische Chipkarten-Anwendung eingerichtet ist, z.B. Bezahlvorgänge oder Ähnliches.
-
Der Chip 110 kann gekoppelt sein, beispielsweise auf dem Fachmann im Wesentlichen bekannte Weise, mit dem mindestens einen elektrisch leitfähigen Bereich 102, der ein Metall aufweist. Das Metall kann beispielsweise ein unedles Metall aufweisen, denn damit kann eine Kostenersparnis durch die Schutzschicht optimiert sein. Allerdings können in verschiedenen Ausführungsbeispielen auch Edelmetalle zweckdienlich mit der Beschichtung versehen sein, denn damit kann beispielsweise ermöglicht werden, die Edelmetallschicht dünner zu bilden.
-
Der elektrisch leitfähige Bereich 102 kann aus einem einzelnen Metall, einem Schichtenstapel aus unterschiedlichen Metallen oder aus einer Metall-Legierung gebildet sein. Das Metall des elektrisch leitfähigen Bereichs kann beispielsweise eine Kupfer-Zinn-Zink-Legierung, Gold, Palladium, Kupfer, Nickel, Kupfer-Nickel oder eine Legierung der oben genannten Metalle aufweisen oder daraus bestehen.
-
In 1 ist der elektrisch leitfähige Bereich 102 beispielhaft aus einem Schichtenstapel aus drei Metallschichten gebildet: einer (Kupfer-)Trägerschicht 102a, die beispielsweise eine Dicke in einem Bereich von etwa 13 µm bis etwa 35 µm aufweisen kann, auf der Trägerschicht 102a eine (Nickel-)Zwischenschicht 102b, die eine Dicke von etwa 1 µm bis etwa 2 µm aufweisen kann, und auf der Zwischenschicht 102b eine Deckschicht 102c, die beispielsweise Gold, Palladium oder eine Kupfer-Zinn-Zink-Legierung aufweisen kann. Die Deckschicht 102c kann beispielsweise eine Dicke in einem Bereich von 30 nm bis 300 nm aufweisen.
-
Der elektrisch leitfähige Bereich 102 kann in verschiedenen Ausführungsbeispielen auf einem Trägermaterial 112 gebildet sein, beispielsweise einem bei der Herstellung von Chipmodulen typischerweise genutzten Trägerband, das beispielsweise aus Polyimid, Polyethylenterephthalat (PET) oder einem Epoxy-Material gebildet sein kann. Eine typische Dicke des Trägermaterials 112 kann in einem Bereich von etwa 25 µm bis etwa 200 µm liegen.
-
Das Chipmodul 101 kann ferner eine Beschichtung des mindestens einen elektrisch leitfähigen Bereichs 102 mit einer Schicht 104 aus mindestens einer organischen Siliziumverbindung und/oder einer Kohlenstoff-Verbindung in einer Dicke aufweisen, die einen elektrischen Oberflächen-Kontaktwiderstand von höchstens 500 mΩ gemäß ISO 7810 (bei einer Messung entsprechend ISO 10373-1) aufweist.
-
Das bedeutet, dass insbesondere bei einer Verwendung der organischen Siliziumverbindung für die Schicht 104 ein eigentlich dielektrisches Material so dünn aufgebracht wird, z.B. mit einer Schichtdicke in einem Bereich von ungefähr 10 nm bis ungefähr 200 nm, z.B. zwischen etwa 20 nm und etwa 100 nm, z.B. zwischen etwa 20 nm und etwa 50 nm, dass dennoch der Oberflächen-Kontaktwiderstand klein genug ist, um eine kontaktbasierte Kommunikation mittels des elektrisch leitfähigen Bereichs 102 zu ermöglichen.
-
Der mindestens eine elektrisch leitfähige Bereich kann in verschiedenen Ausführungsbeispielen eine Rz-Oberflächenrauigkeit in einem Bereich von ungefähr 0,1 bis ungefähr 6 µm aufweisen, z.B. zwischen etwa 0,5 µm und 3 µm. Wie in 1 veranschaulicht ist, kann dies beispielsweise dazu führen, dass die Dicke der Schicht 104 leicht ungleichmäßig ist, so dass ein elektrischer Widerstand zwischen dem Lesegerät und dem elektrisch leitfähigen Bereich 104 beispielsweise im Bereich eines „Bergs“ verringert wird.
-
„Organische Siliziumverbindung“, auch als siliziumorganische Verbindung oder OrganoSiliziumverbindung bezeichnet, ist ein Sammelbegriff für Verbindungen, die entweder direkte Silizium-Kohlenstoff-Bindungen (Si-C) aufweisen oder in denen der Kohlenstoff über Sauerstoff-, Stickstoff- oder SchwefelAtome an das Silizium geknüpft ist. Siliziumorganische Verbindungen können durch die allgemeine Formel RnSiX4-n (mit n von 1 bis 4) beschrieben werden, wobei R verschiedene organische Reste darstellt, wie z. B. Aliphate, Aromaten, Heterocyclen, und X für verschiedene Gruppen steht, z.B. OH, Si-O, Si-N, Si-C, Cl, H, etc.
-
Beispiele für organische Siliziumverbindungen, die für die Schicht 104 verwendbar sind, sind Organosilan, Organosilanol, Organochlorsilan, Siloxan, Silikon, Polysilizan und Carbosilan.
-
2 veranschaulicht die Beschichtung des Chipmoduls 101, bzw. des elektrisch leitfähigen Bereichs 102, mit der Schicht 104, die eine der organischen Siliziumverbindungen aufweist, gemäß verschiedenen Ausführungsbeispielen.
-
Die organische Siliziumverbindung in 2, die zur Bildung der Schicht 104 genutzt wird, ist Hexamethyl Disiloxan (HMDSO). Diese bildet den Precursor, welcher mittels Plasmapolymerisation auf den elektrisch leitfähigen Bereich 102 aufgebracht und vernetzt wird.
-
Allgemein können Beschichtungsverfahrens zum Beschichten des elektrisch leitfähigen Bereichs 102 mit der Schicht 104 beispielsweise Freistrahlplasma-Beschichten (was auch als Openair-Plasmabeschichten bezeichnet wird), chemisches Gasphasenabscheiden, Heißdraht-aktiviertes Gasphasenabscheiden und physikalisches Gasphasenabscheiden aufweisen. Das Freistrahlplasma-Beschichten kann dahingehend vorteilhaft sein, dass eine Freistrahlplasma-Anlage mitunter im Chipmodul-Herstellungsprozess bereits für eine Reinigung des Chipmodulträgers 112 verwendet wird und somit leicht zusätzlich zum Beschichten einsetzbar ist.
-
In verschiedenen Ausführungsbeispielen, in welchen die Schicht 104 die Kohlenstoff-Verbindung aufweist, kann die Kohlenstoff-Verbindung möglicherweise eine elektrische Leitfähigkeit aufweisen, die so hoch ist, dass sowohl die Schichtdicke der aus der Kohlenstoff-Verbindung gebildeten Schicht 104 als auch die Oberflächenrauigkeit des elektrisch leitfähigen Bereichs 102 für die Dimensionierung der Schicht 104 irrelevant oder von untergeordneter Bedeutung ist.
-
Die mindestens eine Kohlenstoffverbindung der Schicht 104 kann beispielsweise amorphen Kohlenstoff (der auch als diamantähnlicher Kohlenstoff (DLC) bezeichnet wird und je nach Abscheidebedingung elektrisch leitfähig oder elektrisch isolierend sein kann), (z.B. abgeschiedenen) Diamant, Graphen und/oder Graphit aufweisen oder daraus bestehen.
-
3 zeigt ein Flussdiagramm 300 eines Verfahrens zum Bilden eines Chipmoduls gemäß verschiedenen Ausführungsbeispielen.
-
Das Verfahren weist ein Koppeln mindestens eines elektrisch leitfähigen Bereichs, der ein Metall aufweist, mit einem Chip auf (310), und ein Beschichten des mindestens einen elektrisch leitfähigen Bereichs mit einer Schicht aus mindestens einer organischen Siliziumverbindung und/oder einer Kohlenstoff-Verbindung in einer Dicke, die einen elektrischen Oberflächen-Kontaktwiderstand von höchstens 500 mΩ gemäß ISO 7810 bei einer Messung entsprechend ISO 10373-1 aufweist (320).
-
Im Folgenden werden zusammenfassend einige Ausführungsbeispiele angegeben.
-
Ausführungsbeispiel 1 ist ein Chipmodul. Das Chipmodul weist einen Chip, der gekoppelt ist mit mindestens einem elektrisch leitfähigen Bereich, der ein Metall aufweist, auf, und eine Beschichtung des mindestens einen elektrisch leitfähigen Bereichs mit einer Schicht aus mindestens einer organischen Siliziumverbindung und/oder einer Kohlenstoff-Verbindung in einer Dicke, die einen elektrischen Oberflächen-Kontaktwiderstand von höchstens 500 mΩ gemäß ISO 7810 bei einer Messung entsprechend ISO 10373-1 aufweist.
-
Ausführungsbeispiel 2 ist ein Chipmodul gemäß Ausführungsbeispiel 1, wobei der mindestens eine elektrisch leitfähige Bereich eine Rz-Oberflächenrauigkeit in einem Bereich von ungefähr 0,1 bis ungefähr 6 µm aufweist.
-
Ausführungsbeispiel 3 ist ein Chipmodul gemäß Ausführungsbeispiel 1 oder 2, wobei die Schicht eine Schichtdicke aufweist in einem Bereich von ungefähr 10 nm bis ungefähr 200 nm.
-
Ausführungsbeispiel 4 ist ein Chipmodul gemäß einem der Ausführungsbeispiele 1 bis 3, wobei die Schicht gefertigt ist mittels eines Beschichtungsverfahrens aus einer Gruppe von Beschichtungsverfahren, wobei die Gruppe Freistrahlplasma-Beschichten, chemisches Gasphasenabscheiden, Heißdraht-aktiviertes Gasphasenabscheiden und physikalisches Gasphasenabscheiden aufweist.
-
Ausführungsbeispiel 5 ist ein Chipmodul gemäß einem der Ausführungsbeispiele 1 bis 4, wobei die mindestens eine organische Siliziumverbindung mindestens eine Verbindung aufweist, ausgewählt aus einer Gruppe, die aus Si-O, Si-N, Si-C, Si-OH und Si-H besteht.
-
Ausführungsbeispiel 6 ist ein Chipmodul gemäß einem der Ausführungsbeispiele 1 bis 5, wobei die mindestens eine organische Siliziumverbindung mindestens eine Verbindung aufweist, ausgewählt aus einer Gruppe, die aus Organosilan, Organosilanol, Organochlorsilan, Siloxan, Silikon, Polysilizan und Carbosilan besteht.
-
Ausführungsbeispiel 7 ist ein Chipmodul gemäß einem der Ausführungsbeispiele 1 bis 6, wobei die mindestens eine Kohlenstoffverbindung mindestens eine Verbindung aufweist, ausgewählt aus einer Gruppe, die aus amorphem Kohlenstoff, Diamant, Graphen und Graphit besteht.
-
Ausführungsbeispiel 8 ist ein Chipmodul gemäß einem der Ausführungsbeispiele 1 bis 7, wobei das Metall mindestens ein Metall aufweist, ausgewählt aus einer Gruppe, die aus Kupfer-Zinn-Zink, Gold, Palladium, Kupfer, Nickel, Kupfer-Nickel und einer Legierung der oben genannten Metalle besteht.
-
Ausführungsbeispiel 9 ist ein Verfahren zum Bilden eines Chipmoduls. Das Verfahren weist ein Koppeln mindestens eines elektrisch leitfähigen Bereichs, der ein Metall aufweist, mit einem Chip auf, und ein Beschichten des mindestens einen elektrisch leitfähigen Bereichs mit einer Schicht aus mindestens einer organischen Siliziumverbindung und/oder einer Kohlenstoff-Verbindung in einer Dicke, die einen elektrischen Oberflächen-Kontaktwiderstand von höchstens 500 mΩ gemäß ISO 7810 bei einer Messung entsprechend ISO 10373-1 aufweist.
-
Ausführungsbeispiel 10 ist ein Verfahren gemäß Ausführungsbeispiel 9, wobei der mindestens eine elektrisch leitfähige Bereich eine Rz-Oberflächenrauigkeit in einem Bereich von ungefähr 0,1 bis ungefähr 6 µm aufweist.
-
Ausführungsbeispiel 11 ist ein Verfahren gemäß Ausführungsbeispiel 9 oder 10, wobei die Schicht eine Schichtdicke aufweist in einem Bereich von ungefähr 10 nm bis ungefähr 200 nm.
-
Ausführungsbeispiel 12 ist ein Verfahren gemäß einem der Ausführungsbeispiele 9 bis 11, wobei das Beschichten mindestens eines aus einer Gruppe von Beschichtungsverfahren aufweist, wobei die Gruppe Freistrahlplasma-Beschichten, chemisches Gasphasenabscheiden, Heißdraht-aktiviertes Gasphasenabscheiden und physikalisches Gasphasenabscheiden aufweist.
-
Ausführungsbeispiel 13 ist ein Verfahren gemäß einem der Ausführungsbeispiele 9 bis 12, wobei die mindestens eine organische Siliziumverbindung mindestens eine Verbindung aufweist, ausgewählt aus einer Gruppe, die aus Si-O, Si-N, Si-C, Si-OH und Si-H besteht.
-
Ausführungsbeispiel 14 ist ein Verfahren gemäß einem der Ausführungsbeispiele 9 bis 13, wobei die mindestens eine organische Siliziumverbindung mindestens eine Verbindung aufweist, ausgewählt aus einer Gruppe, die aus Organosilan, Organosilanol, Organochlorsilan, Siloxan, Silikon, Polysilizan und Carbosilan besteht.
-
Ausführungsbeispiel 15 ist ein Verfahren gemäß einem der Ausführungsbeispiele 9 bis 14, wobei die mindestens eine Kohlenstoffverbindung mindestens eine Verbindung aufweist, ausgewählt aus einer Gruppe, die aus amorphem Kohlenstoff, Diamant, Graphen und Graphit besteht.
-
Ausführungsbeispiel 16 ist ein Verfahren gemäß einem der Ausführungsbeispiele 9 bis 15, wobei das Metall mindestens ein Metall aufweist, ausgewählt aus einer Gruppe, die aus Kupfer-Zinn-Zink, Gold, Palladium, Kupfer, Nickel, Kupfer-Nickel und einer Legierung der oben genannten Metalle besteht.
-
Weitere vorteilhafte Ausgestaltungen der Vorrichtung ergeben sich aus der Beschreibung des Verfahrens und umgekehrt.
