TWI666740B - 晶片封裝方法及封裝結構 - Google Patents

晶片封裝方法及封裝結構 Download PDF

Info

Publication number
TWI666740B
TWI666740B TW106141647A TW106141647A TWI666740B TW I666740 B TWI666740 B TW I666740B TW 106141647 A TW106141647 A TW 106141647A TW 106141647 A TW106141647 A TW 106141647A TW I666740 B TWI666740 B TW I666740B
Authority
TW
Taiwan
Prior art keywords
layer
wafer
conductive
packaged
module
Prior art date
Application number
TW106141647A
Other languages
English (en)
Other versions
TW201820552A (zh
Inventor
輝星 周
Original Assignee
新加坡商Ｐｅｐ創新私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商Ｐｅｐ創新私人有限公司 filed Critical 新加坡商Ｐｅｐ創新私人有限公司
Publication of TW201820552A publication Critical patent/TW201820552A/zh
Application granted granted Critical
Publication of TWI666740B publication Critical patent/TWI666740B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本公開實施例公開了一種晶片封裝方法及封裝結構。所述晶片封裝方法包括：將至少一個待封裝晶片和至少一個導電模組貼裝於載板上，至少一個待封裝晶片的背面朝上，正面朝向所述載板；至少一個導電模組鄰近所述至少一個待封裝晶片；形成第一包封層，第一包封層覆蓋在整個所述載板上，用於包封住所述至少一個待封裝晶片以及所述至少一個導電模組；剝離所述載板，露出至少一個待封裝晶片的正面以及所述至少一個導電模組的第一表面；在至少一個待封裝晶片的正面以及所述至少一個導電模組的第一表面通過再佈線工藝完成封裝。本公開通過將待封裝晶片的正面及導電模組貼裝於載板上降低了晶片封裝的難度，進而節省了封裝成本。

Description

晶片封裝方法及封裝結構
本公開涉及半導體技術領域，尤其涉及一種晶片封裝方法及封裝結構。
已有技術中，一種常見的晶片封裝技術主要包含下述工藝過程：首先將晶片正面通過膠帶黏接在襯底晶圓上，進行晶圓級塑封，將襯底晶圓剝離，然後在晶片正面進行再佈線，形成再佈線層，並植焊錫球，最後將封裝體切成單顆。
第一方面，本公開提供了一種晶片封裝方法，包括： 將至少一個待封裝晶片和至少一個導電模組貼裝於載板上，所述至少一個待封裝晶片的背面朝上，正面朝向所述載板；所述至少一個導電模組鄰近所述至少一個待封裝晶片； 形成第一包封層，所述第一包封層覆蓋在整個所述載板上，用於包封住所述至少一個待封裝晶片以及所述至少一個導電模組； 剝離所述載板，露出所述至少一個待封裝晶片的正面以及所述至少一個導電模組的第一表面； 在所述至少一個待封裝晶片的正面以及所述至少一個導電模組的第一表面通過再佈線工藝完成封裝。
可選地，所述將至少一個待封裝晶片以及至少一個導電模組貼裝於載板上，包括： 在所述載板上形成黏接層； 通過所述黏接層將所述至少一個導電模組貼裝於所述載板的第一預定位置處，將所述至少一個待封裝晶片貼裝於所述載板的第二預定位置處。
可選地，所述至少一個導電模組的厚度大於或等於所述至少一個待封裝晶片的厚度。
可選地，所述導電模組為多個導電凸柱構成的導電陣列，所述導電陣列通過絕緣材料封裝成一體。
可選地，所述導電陣列中間具有至少一個開口；所述導電陣列和所述至少一個封裝晶片貼裝於所述載板上時，所述至少一個封裝晶片位於所述至少一個開口中。
可選地，在形成第一包封層之前，所述方法還包括： 形成密封層，所述密封層至少包裹在所述至少一個待封裝晶片以及所述至少一個導電模組的四周。
可選地，所述形成密封層，包括： 利用半導體工藝將密封材料覆蓋在貼裝有所述至少一個待封裝晶片以及所述至少一個導電模組的所述載板上； 固化所述密封材料，形成所述密封層。
可選地，所述密封層高度低於所述至少一個待封裝晶片的高度，且所述密封層採用熱固化或紫外線固化絕緣材料。
可選地，所述密封層連續不間斷的覆蓋在所述第一包封層表面以及至少包裹在所述晶片的四周。
可選地，在形成第一包封層之後，還包括： 減薄所述第一包封層，露出所述至少一個導電模組的第二表面。
可選地，在形成第一包封層之前，還包括： 形成導熱結構，所述導熱結構包括覆蓋在所述至少一個待封裝晶片的背面、所述至少一個導電模組的第二表面以及所述至少一個待封裝晶片與所述至少一個導電模組之間的導熱材料，以及形成在導熱材料表面的導熱板。
可選地，所述導熱結構與封裝完成後切割成的單體一一對應，每個單體包括至少一個待封裝晶片和至少一個導電模組。
可選地，在形成第一包封層之後，還包括： 減薄所述第一包封層，露出所述導熱結構的導熱板表面。
可選地，在所述至少一個待封裝晶片的正面通過再佈線工藝完成封裝，包括： 形成鈍化層，以使所述至少一個待封裝晶片的正面以及所述至少一個導電模組的第一表面所在這一側平整化。
可選地，形成鈍化層之後，還包括： 在所述鈍化層上形成第一開口，所述第一開口位於所述至少一個待封裝晶片的焊墊以及所述至少一個導電模組處； 在所述鈍化層上形成第一再佈線層，所述第一再佈線層通過所述第一開口與所述待封裝晶片上的焊墊以及所述至少一個導電模組電連接。
可選地，還包括： 在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點。
可選地，在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點，包括： 在所述第一再佈線層的焊墊或連接點上形成第一導電凸柱； 在所述第一再佈線層以及露出的所述鈍化層上形成第二包封層，並露出所述第一導電凸柱；或，
在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點，包括： 在所述第一再佈線層以及露出的所述鈍化層上形成第二包封層； 在所述第二包封層上與所述第一再佈線層的焊墊或連接點對應的位置處形成第二開口； 在所述第二開口內形成第一導電凸柱。
可選地，還包括： 在第二包封層上形成第二再佈線層，所述第二再佈線層通過所述第一導電凸柱與所述第一再佈線層的焊墊或連接點電連接； 在第二再佈線層上形成第三包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點。
可選地，在第二再佈線層上形成第三包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點，包括： 在所述第二再佈線層的焊墊或連接點上形成第二導電凸柱； 在所述第二再佈線層以及露出的第二包封層上形成第三包封層，並露出所述第二導電凸柱；或， 形成第三包封層，包封所述第二再佈線層以及露出的第二包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點，包括： 在所述第二再佈線層以及露出的第二包封層上形成第三包封層； 在所述第三包封層上與所述第二再佈線層的焊墊或連接點對應的位置處形成第三開口； 在所述第三開口內形成第二導電凸柱。
可選地，在所述至少一個待封裝晶片的正面以及所述至少一個導電模組的第一表面通過再佈線工藝完成封裝之後，還包括： 進行切割，使得切割後形成的每個封裝單體包括至少一個待封裝晶片以及鄰近的至少一個導電模組。
可選地，在所述至少一個待封裝晶片的正面以及所述至少一個導電模組的第一表面通過再佈線工藝完成封裝之後，還包括： 在所述第一包封層的表面設置至少一個被動元件，所述至少一個被動元件與所述至少一個導電模組的第二表面電連接。
可選地，在所述第一包封層的表面設置至少一個被動元件之後，還包括： 進行切割，使得切割後形成的每個封裝單體包括至少一個待封裝晶片、鄰近的至少一個導電模組以及設置在所述至少一個導電模組上的至少一個被動元件。
可選地，將至少一個待封裝晶片和至少一個導電模組貼裝於載板上之前，還包括： 在待封裝晶片的正面形成保護層。
第二方面，本公開提供了一種晶片封裝結構，包括： 第一包封層，該第一包封層上設置有多個內凹的第一腔體和多個內凹的第二腔體，所述第二腔體鄰近所述第一腔體設置； 多個晶片，分別位於多個所述第一腔體內，所述晶片的背面朝向所述第一包封層； 多個導電模組，分別位於多個所述第二腔體內； 再佈線結構，形成於所述晶片的正面以及所述導電模組的第一表面，用於將所述晶片正面以及所述導電模組的焊墊引出。
第三方面，提供了一種晶片封裝結構，包括： 第一包封層，該第一包封層上設置有一個內凹的第一腔體和至少一個內凹的第二腔體； 晶片，位於所述第一腔體內，所述晶片的背面朝向所述第一包封層； 至少一個導電模組，位於所述至少一個內凹的第二腔體內； 再佈線結構，形成於所述晶片的正面以及至少一個所述導電模組的第一表面，用於將所述晶片正面以及所述導電模組的第一表面的焊墊引出。
可選地，還包括： 密封層，形成於所述第一包封層上表面以及至少包裹在所述晶片以及導電模組的四周。
可選地，所述密封層連續不間斷的形成在所述第一包封層上表面以及至少包裹在所述晶片以及所述導電模組的四周。
可選地，還包括： 保護層，形成於所述多個晶片的正面，且所述保護層上形成有第一開口，所述第一開口位於所述多個晶片正面的焊墊對應位置處。
可選地，還包括： 鈍化層，形成在所述晶片的正面、導電模組的第一表面以及露出的所述第一包封層上，或者形成在所述晶片的正面、導電模組的第一表面以及露出的所述密封層上，或者形成在所述保護層、所述導電模組的第一表面和露出的所述密封層上。
可選地，所述再佈線結構包括： 第一再佈線層，形成於所述鈍化層上，且通過所述鈍化層上的第一開口與所述晶片的焊墊電連接； 第二包封層，形成於所述第一再佈線層以及露出的所述鈍化層上，且具有第二開口，所述第二開口內設置有與所述第一再佈線層電連接的第一導電凸柱。
可選地，所述再佈線結構包括： 第一再佈線層，形成於所述保護層和露出的所述第一包封層或者所述密封層上，且通過所述第一開口與所述晶片的焊墊電連接； 第二包封層，形成於所述第一再佈線層、露出的所述保護層和所述密封層上，或者形成於所述第一再佈線層、露出的所述保護層和所述第一包封層上，且具有第二開口，所述第二開口內設置有與所述第一再佈線層電連接的第一導電凸柱。
可選地，所述再佈線結構還包括： 第二再佈線層，形成於所述第二包封層上，且通過所述第一導電凸柱與所述第一再佈線層的焊墊或連接點電連接； 第三包封層，用於包封所述第二再佈線層以及露出的第二包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點。
可選地，所述導電模組的厚度大於或等於所述晶片的厚度。
可選地，所述導電模組為多個導電凸柱構成的導電陣列，所述導電陣列通過絕緣材料封裝成一體。
可選地，所述導電陣列中間具有至少一個開口；所述導電陣列和所述晶片貼裝於所述載板上時，所述晶片位於所述至少一個開口中。
可選地，所述導電模組的第二表面從所述第一包封層表面露出；所述導電模組的第二表面與所述第一表面相對。
可選地，還包括： 導熱結構，位於所述晶片的背面以及所述導電模組的第二表面；所述導電模組的第二表面與所述第一表面相對。
可選地，所述導熱結構包括： 導熱材料，形成在所述晶片的背面、所述導電模組的第二表面以及所述晶片和導電模組之間的縫隙中； 導熱板，設置在所述導熱材料的表面。
可選地，還包括： 被動元件，設置在所述第一包封層的表面，與所述導電模組的第二表面電連接。
第四方面，提供了一種堆疊式晶片封裝結構，包括： 至少一個如第二方面或第三方面所述的第一晶片封裝結構； 至少一個第二晶片封裝結構，所述第二晶片封裝結構包括封裝好的晶片以及用於引出所述晶片正面的焊墊的再佈線結構；其中， 至少一個所述第二晶片封裝結構的再佈線結構與至少一個所述第一晶片封裝結構的導電模組的第二表面電連接，所述導電模組的第二表面與所述第一表面相對。
可選地，所述第二晶片封裝結構的再佈線結構包括再佈線層和導電凸柱，所述導電凸柱用於將再佈線層從晶片封裝結構中引出，所述導電凸柱與所述第一晶片封裝結構的導電模組的第二表面上的焊墊或連接點電連接。
可選地，所述第二晶片封裝結構為如第二方面或第三方面所述的晶片封裝結構。
為使本公開的目的、技術方案和優點更加清楚明白，以下結合具體實施例，並參照附圖，對本公開進一步詳細說明。
在封裝過程中，如果需要在封裝好的晶片四周設置金屬導電體，以便與晶片進行電連接時，通常的做法是在金屬載板上通過電鍍的製作工藝在載板的預定位置處長出需要的金屬導電體，然而這種方式會導致後續晶片的封裝工藝難度較大，且不適用於通過黏接層將晶片正面黏貼在載板上，之後再去除載板的封裝方式。
根據本公開的各個實施例，提供了一種晶片封裝方法。在封裝過程中，將待封裝晶片貼裝於載板上，同時，按照實際需求將所需的導電模組也貼裝於載板上，待封裝晶片的正面朝向所述載板，而背面朝上，即相對載板朝外；之後形成第一包封層，第一包封層覆蓋在整個所述載板上，以包封住所述待封裝晶片和導電模組。在包封完成後，將載板剝離，即去除載板，暴露出待封裝晶片的正面、導電模組的第一表面及第一包封層，之後可以在待封裝晶片的正面以及導電模組的第一表面進行再佈線工藝。本公開的上述實施方式，通過將待封裝晶片的正面及導電模組貼裝於載板上，使得後續工藝中可以直接去除載板後，在待封裝晶片正面以及導電模組的第一表面進行再佈線，降低了晶片封裝的難度，進而節省了封裝成本。
圖1是根據本公開一示例性實施例提出的晶片封裝方法的流程圖。如圖1所示，晶片封裝方法包括下述步驟101～104。其中：
在步驟101中將至少一個待封裝晶片和至少一個導電模組貼裝於載板上，所述至少一個待封裝晶片的背面朝上，正面朝向所述載板；所述至少一個導電模組鄰近所述至少一個待封裝晶片。
圖2（a）～（s）示出了本公開一示例性實施例中晶片封裝方法的工藝流程圖。
如圖2（a）所示，待封裝晶片201（圖中示出了多個待封裝晶片）和導電模組211貼裝於載板200。待封裝晶片201、導電模組211與載板200之間通過黏接層202連接。
在一實施例中，待封裝晶片201是通過對一個半導體晶圓進行減薄、切割而成，待封裝晶片201的正面是由晶片內部電路引出至晶片表面的導電電極構成，焊墊製備在這些導電電極上。在載板200上可以預先分別標示出待封裝晶片201和導電模組211的黏貼位置。
在一實施例中，導電模組211可以由金屬製成，如銅、鋅、鐵、鋁、金、銀等導電金屬。導電模組211可以是由金屬製成的金屬凸柱，每個待封裝晶片周圍可以設置一個或多個導電模組211，具體數量以及形狀等根據實際需求設定。導電模組211可以是從金屬板上切割下來的或者是從相應直徑的金屬線上截斷得到的；黏貼時可以通過捲帶包裝(Tape & Reel)的方式或者揀選(Pick & Place)的方式放置在預定位置處；導電模組211可以是任何形狀和尺寸的，例如橫截面為圓形、方形、三角形等，具體根據實際需求設定。
在一實施例中，載板200的形狀可包括：圓形、矩形或其他形狀，本公開對載板200的形狀不做限定。載板200可以是小尺寸的晶圓襯底，也可以是更大尺寸的載板，例如不鏽鋼板、聚合物基板等。利用本公開實施例的晶片封裝方法，可採用的載板尺寸能夠達到600×600 mm。
在一實施例中，待封裝晶片201和導電模組211可以通過黏接層202貼裝於載板200，且黏接層202可採用易剝離的材料，以便將載板200和背面封裝好的待封裝晶片201剝離開來，例如可採用通過加熱能夠使其失去黏性的熱分離材料。在其他實施例中，黏接層202可採用兩層結構，熱分離材料層和晶片附著層，熱分離材料層黏貼在載板200上，在加熱時會失去黏性，進而能夠從載板200上剝離下來，而晶片附著層採用具有黏性的材料層，可以用於黏貼待封裝晶片201和導電模組211；而待封裝晶片201和導電模組211從載板200剝離開來後，可以通過化學清洗方式去除其上的晶片附著層。在一實施例中，可通過層壓、印刷等方式，在載板200上形成黏接層202。
在一實施例中，在黏貼待封裝晶片201和導電模組211時，可以先在導電模組211的第一預定位置處黏貼上導電模組211，然後再在晶片的第二預定位置處黏貼上晶片201。當然可以理解的是，在其他實施例中還可以先黏貼待封裝晶片201，之後再黏貼導電模組211。形成黏接層202之前，可採用鐳射、機械刻圖、光刻等方式在載板200上預先標識出待封裝晶片的黏貼位置，而同時待封裝晶片201上也設置有對位標誌，以在黏貼時與載板200上的黏貼位置瞄準對位。可以理解的是，一次封裝過程中，待封裝晶片201可以是多個，導電模組211也可以是多個，即在載板200上同時貼裝多個待封裝晶片201和導電模組211，進行封裝，並在完成封裝後，再切割成多個封裝體；一個封裝體可以包括一個或多個晶片，一個晶片周圍可設置一個或多個導電模組，而多個晶片和導電模組的位置可以根據實際產品的需要進行自由設置。黏貼了待封裝晶片201和導電模組211之後的平面示意圖如圖2（b）所示，圖2（b）中，每個待封裝晶片周圍形成有四個凸柱形狀的導電模組211，導電模組的具體數量根據導電模組的實際用途以及封裝結構的實際需求而定。
在一實施例中，導電模組211可以是多個導電凸柱構成的導電陣列，所述導電陣列通過絕緣材料封裝成一體。
如圖2（c）所示，導電模組211還可以為多個導電凸柱2111形成的中空的陣列，即導電模組211形成的陣列中間具有一個開口2112，在黏貼於載板200上時，待封裝晶片201位於所述開口2112內，使得導電模組211中的導電凸柱2111均勻陣列分佈於帶待封裝晶片201的四周，使得一個待封裝晶片201對應一個導電模組211。導電模組211可以預先通過在其他載板上以電鍍等方式形成導電凸柱陣列，再利用絕緣材料封裝成一體後形成。當然在其他實施例中，導電模組211還可以包括其他複合體形成的陣列，如感應線圈構成的陣列結構等。導電凸柱可以是金屬柱、金屬塊等。
在步驟102中，形成第一包封層，所述第一包封層覆蓋在整個所述載板上，用於包封住所述至少一個待封裝晶片以及所述至少一個導電模組。
如圖2（d）所示，第一包封層204形成在黏貼有待封裝晶片201和導電模組211的載板200的整個表面上，用於覆蓋待封裝晶片201和導電模組211，以重新構造一平板結構，以便在將載板200剝離後，能夠繼續在重新構造的該平板結構上進行再佈線和封裝。可選地，在形成第一包封層204之前，可以執行一些前處理步驟，例如化學清洗、電漿清洗方式，將表面的雜質去除，以便第一包封層與待封裝晶片和載板之間能夠連接的更加緊密，不會出現裂開的現象。
在一實施例中，第一包封層204可採用層壓環氧樹脂膜或ABF（Ajinomoto buildup film）的方式形成，也可以通過對環氧樹脂化合物進行射出成型(Injection molding)、壓模成型(Compression molding)或轉移成型(Transfer molding)的方式形成。第一包封層204包括與載板200相對的第一表面2041，基本上呈平板狀，且與所述載板200的表面平行。第一包封層204的厚度可以通過對第一表面2041進行研磨或拋光來減薄。
在一實施例中，導電模組211的厚度大於或等於待封裝晶片201的厚度。如圖2（e）所示，第一包封層204的厚度可減薄至導電模組211的第二表面，使得導電模組211的第二表面從第一包封層204的表面露出。導電模組211的第二表面與第一表面相對。
在步驟103中，剝離所述載板，露出所述至少一個待封裝晶片的正面以及所述至少一個導電模組的第一表面。
在一實施例中，如圖2（f）所示，可直接機械的從第一包封層204、待封裝晶片201和導電模組211上剝離載板200；如果載板200與待封裝晶片201之間的黏接層202具有熱分離材料時，還可以通過加熱的方式，使得黏接層202上的熱分離材料在遇熱後降低黏性，進而剝離載板200。載板200剝離後，暴露出了朝向載板200的第一包封層204下表面、待封裝晶片201的正面和導電模組211的第一表面。當然，在有些實施例中，如果在待封裝晶片201的正面形成了保護層，或者是在晶片正面形成了繞線層（繞線層用於將晶片正面的焊墊繞線至其他位置），則暴露出的是待封裝晶片201正面的保護層或者繞線層。剝離載板200後，得到了包括至少一個待封裝晶片201、至少一個導電模組211、以及包待封裝晶片201背面和導電模組211第二表面的第一包封層204的平板結構。
在步驟104中，在所述至少一個待封裝晶片的正面以及所述至少一個導電模組的第一表面通過再佈線工藝完成封裝。
在本實施例中，在完成待封裝晶片201的背面和導電模組211第二表面的封裝，且剝離載板200露出待封裝晶片201的正面和導電模組211的第一表面後，具體可以實際應用來對待封裝晶片的正面進行再佈線等。
在一實施例中，上述晶片封裝方法還包括： 形成密封層，所述密封層至少包裹在所述至少一個待封裝晶片以及所述至少一個導電模組的四周。
如圖2（g）所示，密封層203形成在待封裝晶片201、導電模組211和露出的黏接層202上，從而將待封裝晶片201和導電模組211包裹起來。在一實施例中，密封層203可採用聚合物絕緣材料液體或糊狀體，可通過噴塗（spraying）、印刷(printing)、塗覆(Coating)、注射(Dispensing)等方式形成，且密封層203的厚度小於待封裝晶片201的厚度。
在實際操作過程中，由於聚合物絕緣材料較佳為液體或者糊狀，因此在噴塗完成後，會流向待封裝晶片201和導電模組211的四周，覆蓋整個載板200的表面，並在通過熱固化方式固化後，可以使得密封層203在待封裝晶片201和導電模組211包裹住待封裝晶片201和導電模組211，以使待封裝晶片201和導電模組211的位置固定不變。密封層203的形狀主要取決於形成在載板200上的黏接層材料的黏性、張力等特性。密封層材料須採用可固化材料，並採用高溫或紫外線等方式進行固化。本公開上述實施例，通過密封層203至少包裹在待封裝晶片201和導電模組211的四周，可避免待封裝晶片201和導電模組211在後續工藝中發生位移後，導致由於無法預估發生位移後的待封裝晶片201和導電模組211的位置而造成再佈線層與待封裝晶片201正面和導電模組211的焊墊無法電連接等的情形。可選地，在形成密封層203時，密封層材料覆蓋在整個載板200上，使得密封層203形成連續的一片，以取到最佳鎖固晶片的效果。
在一實施例中，所述形成密封層，包括： 利用半導體工藝將密封材料覆蓋在貼裝有所述至少一個待封裝晶片以及所述至少一個導電模組的所述載板上； 固化所述密封材料，形成密封層至少包裹所述至少一個待封裝晶片以及所述至少一個導電模組的四周。
該實施例中，密封層203都是連續不間斷的覆蓋在所述第一包封層表面以及至少包裹在所述晶片的四周。一些實施例中，就單獨密封層203而言，可能是連續一整片沒有任何間斷的，而其他實施例中，在噴塗密封層材料後，可以先將待封裝晶片201背面和/或導電模組211第二表面的密封層材料去除，以露出導電模組211的第二表面，使密封層203上具有多個孔，每個孔對應一個待封裝晶片201和/或導電模組211。
本公開實施例採用密封層將封裝晶片和導電模組完全包覆或者包覆在其四周，由於密封層是在無壓（或低壓）的方式下通過噴塗、印刷、塗覆、注射等方式形成的，因此不會在密封層的形成過程中造成封裝晶片和/或導電模組移位或者脫落。而在後續形成包封層時（密封層材料固化之後），由於密封層的鎖固作用，使得封裝晶片和導電模組鎖定在貼裝位置上，不易發生位移或者脫落。
在一實施例中，在形成第一包封層之後，還包括： 減薄所述第一包封層，露出所述至少一個導電模組的第二表面。
該實施例中，導電模組211如果用於與其他晶片封裝結構、被動元件或其他電性單元進行電連接，則可以通過減薄第一包封層，露出導電模組211的第二表面，圖2（h）示出了形成有密封層203的結構。可以通過機械打磨的方式將第一包封層磨薄至導電模組的第二表面。
在一實施例中，晶片封裝方法在形成第一包封層之前，還包括： 形成導熱結構，所述導熱結構包括覆蓋在所述至少一個待封裝晶片的背面、所述至少一個導電模組的第二表面以及所述至少一個待封裝晶片與所述至少一個導電模組之間的導熱材料，以及形成在導熱材料表面的導熱板。
在該實施例中，導熱結構形成在導電模組211第二表面和待封裝晶片201的背面，用於散熱。這種情況下，導電模組可以是表面面積較大的金屬塊，即所述導電模組的第一表面或第二表面的面積可以大於預定閾值，能夠起到更好的散熱效果。導熱結構包括導熱材料2113和導熱板2114，導熱材料2113形成在導電模組211第二表面和待封裝晶片背面，可以覆蓋住導電模組211的第二表面和待封裝晶片201的背面，且填充在導電模組211和待封裝晶片201之間形成的縫隙中；對於形成有密封層203的結構，導熱材料2113還形成在密封層203表面，用於將一個待封裝晶片201以及與其對應的一個或多個導電模組211封裝在導熱材料2113中。一個待封裝晶片201周圍可對應設置一個或多個導電模組211，導電模組211的數量根據導電模組211的用途確定，即需要根據實際結構需求來設定。封裝完成後，切割成的單體中包括至少一個待封裝晶片201和至少一個導電模組211，即單體封裝結構中可以包括一個晶片和一個或多個導電模組，也可以包括多個晶片和一個或多個導電模組；每個單體所包括的待封裝晶片和導電模組為一組；每一組對應一個導熱結構。導熱材料2113將每一組中的待封裝晶片201和一個或多個導電模組211連接起來，之後在導熱材料表面設置一導熱板2114，以實現導熱結構。導熱材料2113可選用糊狀材質，並且可以是可固化材料，在將糊狀的導熱材料填充至待封裝晶片201及其對應的導電模組之間以及覆蓋在兩者上表面後，能夠進行熱固化或者紫外固化。圖2（i）～2（j）示出了形成有密封層203的情況下，導熱結構製作工藝示意圖。
在一實施例中，導熱材料上可以放置導熱板；待封裝晶片201和一個或多個導電模組211構成的每一組對應一個導熱板，導熱材料完全填充了導熱板、導電模組和待封裝晶片之間的空隙，構成了通過導熱板從封裝晶片到導電模組的散熱路徑；並且導熱材料可以是糊狀材質，能夠在被固化之前彌補導電模組和待封裝晶片之間的厚度之差，並在固化後形成導熱板、導電模組和待封裝晶片的剛性支撐。導熱板可以採用傳統的捲帶包裝(Tape & Reel)的方式或者揀選(Pick & Place)的方式對準並放置在導熱材料上。
在一實施例中，在形成第一包封層之後，晶片封裝方法還包括： 減薄所述第一包封層，露出所述導熱結構的導熱板表面。
該實施例中，為了提高導熱結構散熱效率，可以把第一包封層減薄至導熱板的表面，使得導熱板表面露出，以在封裝晶片使用時更有效的導出封裝晶片所產生的熱量。
在一實施例中，步驟104，即在所述至少一個待封裝晶片的正面通過再佈線工藝完成封裝的步驟，可以進一步包括： 在所述至少一個待封裝晶片的正面以及所述至少一個導電模組的第一表面形成鈍化層。
該實施例中，載板200剝離之後，露出待封裝晶片201的正面、導電模組211的第一表面，如果沒有形成密封層203，還會露出第一包封層204表面，如果形成有密封層203，則露出密封層203的表面；載板剝離後待封裝晶片201的正面所在的一側包括待封裝晶片201、導電模組211和第一包封層204（或密封層203），為了完成再佈線工藝，可以在這一側形成鈍化層205。圖2（k）示出了形成有密封層203的情況下，形成鈍化層205的結構示意圖。
在一實施例中，形成鈍化層之後，晶片封裝方法還包括： 在所述鈍化層上形成第一開口，所述第一開口位於所述至少一個待封裝晶片的焊墊以及所述至少一個導電模組處； 在所述鈍化層上形成第一再佈線層，所述第一再佈線層通過所述第一開口與所述待封裝晶片上的焊墊以及所述至少一個導電模組電連接。
本實施例中，待封裝晶片201正面具有晶片內部電路的焊墊，通過在待封裝晶片201正面上進行再佈線，可以將這些焊墊引出，同時再佈線層還可以將導電模組上的焊墊引出（如果導電模組為一個單一的金屬柱或者金屬塊，則直接將該導電模組引出，如果導電模組為多個金屬柱或金屬塊整合的結構，則可以將每個金屬柱或金屬塊引出）。如圖2（k）所示，再佈線時，可以在露出的密封層203（如果沒有形成密封層203，則在露出的第一包封層204）以及待封裝晶片201正面形成鈍化層205，以保護待封裝晶片203正面，並為後續的工藝提供平整的表面。鈍化層205可採用聚醯亞胺或聚合物材料，通過網版印刷(Screen-printing)、噴塗(Spray-coating)、層壓(Lamination)等方式形成。可選地，鈍化層205的材料可採用高溫或紫外線固化。
在一實施例中，鈍化層205的材料可以與密封層203的材料相同。
在一實施例中，形成鈍化層205後，在鈍化層205上形成第一再佈線層206，第一再佈線層206通過鈍化層205上的第一開口2051與待封裝晶片201正面的焊墊電連接。如圖2（l）所示，可以在鈍化層205形成後，在鈍化層205上開孔的方式形成第一開口2051，使得待封裝晶片201正面的焊墊或者從焊墊引出的線路從第一開口2051暴露出來。如果鈍化層材料是雷射反應性材料，可以採用雷射圖形化的方式一次形成一個第一開口2051的方式開孔；如果鈍化層材料是光敏材料，則可以採用光刻圖形化方式，一次形成多個第一開口2051的開孔方式。
在一實施例中，如圖2（m）所示，在鈍化層205的表面上形成第一再佈線層206，第一再佈線層206採用導電材料形成，例如銅、鎳、金等金屬。第一再佈線層206包括填充在第一開口2051的連接部以及形成在鈍化層205表面的圖形化線路，連接部與待封裝晶片201表面的焊墊形成電連接，且圖形化線路與連接部形成電連接。
在一實施例中，晶片封裝方法還包括： 在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點。
如圖2（n）所示，形成第一再佈線層206之後，利用第二包封層207對其進行封裝。在封裝完成後，第一再佈線層206上的圖形化線路通過第一導電凸柱208（例如金屬柱或外突焊墊等）從第二包封層207表面露出。
在一實施例中，在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點，包括： 在所述第一再佈線層的焊墊或連接點上形成第一導電凸柱； 在所述第一再佈線層以及露出的所述鈍化層上形成第二包封層，並露出所述第一導電凸柱。
該實施例中，在第一再佈線層206的圖形化線路上通過光刻和電鍍方式形成第一導電凸柱208，之後再形成第二包封層207，使得第一導電凸柱208嵌入在第二包封層207的第二開口內。
在另一實施例中，在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點，包括： 在所述第一再佈線層以及露出的鈍化層上形成第二包封層； 在所述第二包封層上與所述第一再佈線層的焊墊或連接點對應的位置處形成第二開口； 在所述第二開口內形成第一導電凸柱。
該實施例中，可以在第一再佈線層206上形成第二包封層207，之後在第二包封層207上通過開孔形成第二開口，並在第二開口中填充導電材料形成第一導電凸柱208。
第一導電凸柱208的形狀優選為圓形，當然也可以是長方形、正方形等其他形狀，且導電凸柱208與第一再佈線層物理電連接。
在一實施例中，第二包封層207可通過層壓、模壓或網版印刷的方式形成，優選採用環氧化合物。第二包封層207覆蓋在鈍化層以及第一再線層206上，第一再佈線層206上通過第一導電凸柱208從第二包封層207表面露出。通過先形成第一導電凸柱208，再形成第二包封層207的方式包封時，可以將第二包封層207覆蓋住鈍化層205和第一再佈線層206上的所有露出表面，之後再減薄至第一導電凸柱208的表面。
在一實施例中，根據封裝的實際需求，如果僅形成一層佈線即可的話，在多個待封裝晶片201一起封裝的情況，完成第一再佈線層的封裝後，通過雷射或機械切割方式將整個封裝結構切割成多個封裝單體，每個封裝單體包括至少一個待封裝晶片201和至少一個導電模組211，即每個封裝單體可以包括一個或多個待封裝晶片201，而每個封裝單體中的每個帶封裝晶片201可以對應一個或多個導電模組211，圖2（o）示出了切割後的多個封裝單體，圖中所示的每個封裝單體包括一個待封裝晶片和多個導電模組。當然，在其他實施例中，每個封裝單體可以包括多個待封裝晶片和多個導電模組。
在另一實施例中，晶片封裝方法還包括： 在第二包封層上形成第二再佈線層，所述第二再佈線層通過所述第一導電凸柱與所述第一再佈線層的焊墊或連接點電連接； 在第二再佈線層上形成第三包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點。
本一實施例中，在第一再佈線層206上形成第二再佈線層209，第一再佈線層206與第二再佈線層209通過第一導電凸柱208電連接，而第二再佈線層209上的焊墊或連接點通過第二導電凸柱2091引出，並且第二再佈線層209以及露出的第二包封層207由第三包封層210覆蓋，第二導電凸柱2091通過第三包封層210上的第三開口引出第二再佈線層209上的焊墊或連接點。通過這種方式，可以實現多層封裝結構。形成的多層封裝晶片的結構圖如圖2（p）所示。
在一實施例中，在第二再佈線層上形成第三包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點，包括： 在所述第二再佈線層的焊墊或連接點上形成第二導電凸柱； 在所述第二再佈線層以及露出的第二包封層上形成第三包封層，並露出所述第二導電凸柱。
在另一實施例中，形成第三包封層，包封所述第二再佈線層以及露出的第二包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點，包括： 在所述第二再佈線層以及露出的第二包封層上形成第三包封層； 在所述第三包封層上與所述第二再佈線層的焊墊或連接點對應的位置處形成第三開口； 在所述第三開口內形成第二導電凸柱。
第二再佈線層的形成方式與第一再佈線層的形成方式類似，可以在第二再佈線層形成後，在第二再佈線層上形成第二導電凸柱，之後再形成第三包封層，並通過相應工藝露出所述第二導電凸柱，使得第二導電凸柱能夠將所述第二再佈線層上的焊墊或連接點引出；還可以先在第二再佈線層上形成第三包封層，然後在第三包封層上形成第三開口，並在第三開口中形成第二導電凸柱，使得第二導電凸柱能夠與第二再佈線層上的焊墊或連接點電連接。具體細節可參見上述對第一再佈線層的描述，在此不再贅述。
在一實施例中，對於多層佈線結構，在形成第二佈線層，並通過第三包封層包封以後進行切割，使得切割後形成的每個封裝單體包括至少一個待封裝晶片以及鄰近的至少一個導電模組。
在所述至少一個待封裝晶片的正面以及所述至少一個導電模組的第一表面通過再佈線工藝完成封裝之後，還包括： 在所述第一包封層的表面設置至少一個被動元件，所述至少一個被動元件與所述至少一個導電模組的第二表面電連接。
該實施例中，導電模組211的第二表面從第一包封層露出，根據封裝晶片結構的實際需求，如果需要設置被動元件，則可以完成晶片的封裝之後，在第一包封層的表面設置至少一個被動元件，被動元件與至少一個導電模組211電連接。在已有技術中，晶片封裝結構中需要設置被動元件時，通常將被動元件與晶片一起封裝在封裝單體內部，這種方式會限制被動元件的尺寸，或者是被動元件的尺寸會造成封裝結構的尺寸過大等。而通過該實施例的方式，將被動元件設置在封裝結構外部，即第一包封層的外表面，被動元件的尺寸不會對封裝結構本身的尺寸造成任何影響，且被動元件的尺寸也不受任何限制。
被動元件可以是電容、電阻、電感或者整合被動設備。被動元件包括正面和背面，正面暴露有焊墊，被動元件正面的焊墊與導電模組的表面電連接。根據實際晶片與被動元件的電路連接情況，被動元件可以與對應於晶片的一個或多個導電模組電連接。
如圖2（q）～2（r）所示，在完成再佈線工藝後，在第一包封層的表面露出的導電模組的第二表面上設置焊料2115，之後再將被動元件2116放置在焊料2115上，使得被動元件2116上的焊墊與焊料2114電連接。
在一實施例中，如圖2（s）所示，對於設置有被動元件2116的封裝結構，在形成被動元件2115之後進行切割，使得切割後形成的每個封裝單體包括至少一個待封裝晶片201、鄰近的至少一個導電模組211以及設置在所述至少一個導電模組上的至少一個被動元件2116。圖2（t）示出的結構中，切割後的每個封裝單體包括一個晶片、多個導電模組和多個被動元件。當然，在其他實施例中，每個封裝單體包括的晶片、導電模組和被動元件的數量可根據實際情況設置。需要說明的是，一個被動元件2116需要與兩個導電模組211電性連接。
在一實施例中，還可以在將至少一個待封裝晶片和至少一個導電模組貼裝於載板上之前，在待封裝晶片的正面形成保護層。
該實施例中，在半導體晶圓正面即對應待封裝晶片201正面的表面形成一保護層，之後再將形成有保護層的所述半導體晶圓沿著切割道進行切割，得到多個形成有保護層的待封裝晶片201。
保護層可以採用絕緣材料，如聚醯亞胺、環氧樹脂、ABF(Ajinomoto buildup film)以及聚苯噁唑(PBO, Polybenzoxazole)等。可選地，保護層的材料選擇絕緣，且能夠適應化學清洗、研磨等的材料。保護層可以通過層壓(Lamination)、塗覆(Coating)、印刷(Printing)等方式形成在半導體晶圓上。由於半導體晶圓再被切割之前通常會被磨薄，如磨薄到50微米，因此在操作半導體晶圓時，通過在半導體晶圓正面形成保護層，既能夠對半導體晶圓正面的電路起到保護作用，還能對超薄的半導體晶圓起到一定的支撐作用。
下面就利用本公開上述晶片封裝方法形成的多種不同的晶片封裝結構進行舉例說明。
圖3是根據本公開一示例性實施例提供的上述晶片封裝方法得到的晶片封裝結構的結構示意圖。如圖3所示，晶片封裝結構包括： 第一包封層204，該第一包封層204上設置有至少一個內凹的第一腔體和至少一個內凹的第二腔體； 至少一個待封裝晶片201，位於所述第一腔體內，所述待封裝晶片201的背面朝向所述第一包封層204； 至少一個導電模組211，位於所述第二腔體內； 再佈線結構300，形成於所述待封裝晶片201的正面和導電模組211的第一表面，用於將所述待封裝晶片201正面和所述導電模組211的第一表面的焊墊引出。
本實施例中，圖3僅示出了包括一個待封裝晶片201和多個導電模組211封裝單體形式，而實際應用中，每個封裝單體不一定僅包括一個待封裝晶片，可以包括多個待封裝晶片，而每個待封裝晶片可對應一個或多個導電模組211。
可選地，導電模組211的厚度大於或等於待封裝晶片201的厚度，第一腔體的深度小於或等於第二腔體的深度。
可選地，導電模組211的第二表面從第一包封層204的外表面露出，此時第二腔體形成貫穿第一包封層204的中空體。
在一實施例中，所述晶片封裝結構還包括： 密封層203，形成於所述第一包封層204上表面以及至少包裹在所述晶片以及導電模組的四周。
形成有密封層203的晶片封裝結構如圖4所示。從圖4中可以看出，密封層203形成在再佈線結構300與第一包封層204之間，且至少包裹在所述待封裝晶片201及導電模組211的四周。在其他實施例中，密封層203還可以覆蓋在待封裝晶片201的背面。
密封層203連續不間斷的形成在所述第一包封層204上表面以及至少包裹在所述晶片201以及所述導電模組211的四周。密封層203可以是完整的一片，也可以是露出導電模組第二表面和/或待封裝晶片背面的具有多個孔洞但依然沒有間斷的一層結構。具體細節可參見上述對晶片封裝方法的描述。
可選地，在一實施例中，上述晶片封裝結構還可以包括：保護層，形成於所述多個晶片的正面，且所述保護層上形成有第一開口，所述第一開口位於所述多個晶片正面的焊墊對應位置處。
保護層是在待封裝晶片201貼裝於載板200上之前就形成的，用於保護晶片正面的電路，以及在將晶圓切割成單個晶片之前，為晶圓起到支撐的作用。為了形成再佈線結構，保護層上可以形成多個第一開口，多個第一開口的位置與晶片上的焊墊位置對應，第一開口可以在形成保護層之後，將晶片貼裝於載板之前形成，也可以在剝離載板之後再形成，具體根據實際情況選擇。
在一實施例中，上述晶片封裝結構還包括鈍化層205，形成在所述晶片的正面、導電模組的第一表面以及露出的所述第一包封層上，或者形成在所述晶片的正面、導電模組的第一表面以及露出的所述密封層上，或者形成在所述保護層、所述導電模組的第一表面和露出的所述密封層上。
鈍化層205是在形成再佈線結構300之前形成，用於為再佈線層提供平整且材質一致的表面。具體細節可參見上述對晶片封裝方法的描述。
在一實施例中，所述再佈線結構300包括： 第一再佈線層206，形成於所述鈍化層205上，且通過所述鈍化層205上的第一開口與所述晶片201的焊墊電連接； 第二包封層207，形成於所述第一再佈線層206以及露出的所述鈍化層205上，且具有第二開口，所述第二開口內設置有與所述第一再佈線層206電連接的第一導電凸柱208。
圖5（a）和（b）示出了再佈線結構包括第一佈線層206和第二包封層207時的晶片封裝結構。其中，圖5（a）中示出了沒有形成密封層的情況下的晶片封裝結構，圖5（b）示出了形成有密封層的情況下的晶片封裝結構。圖5（a）和（b）示意性示出了單個封裝結構中僅包括一個晶片和多個導電模組的結構，可以理解的是，在其他實施例中，單個封裝結構可以包括多個晶片和多個導電模組。
在一實施例中，在形成有保護層、而沒有形成密封層和鈍化層的情況下，所述再佈線結構包括： 第一再佈線層，形成於所述保護層和露出的所述第一包封層，且通過所述第一開口與所述晶片的焊墊電連接； 第二包封層，形成於所述第一再佈線層、露出的所述保護層和所述第一包封層上，且具有第二開口，所述第二開口內設置有與所述第一再佈線層電連接的第一導電凸柱。
在一實施例中，在形成有保護層和密封層，而沒有形成鈍化層的情況下，所述再佈線結構包括： 第一再佈線層，形成於所述保護層和露出的所述密封層上，且通過所述第一開口與所述晶片的焊墊電連接； 第二包封層，形成於所述第一再佈線層、露出的所述保護層和所述密封層上，且具有第二開口，所述第二開口內設置有與所述第一再佈線層電連接的第一導電凸柱。
對於多層封裝結構，在圖5以及上述兩種不同情況的基礎上，所述再佈線結構300還包括： 第二再佈線層209，形成於所述第二包封層207上，且通過所述第一導電凸柱208與所述第一再佈線層206的焊墊或連接點電連接； 第三包封層210，用於包封所述第二再佈線層209以及露出的第二包封層207，並通過第二導電凸柱2091引出所述第二再佈線層209的焊墊或連接點。
圖6（a）和（b）示出了在圖5基礎上再佈線結構300還包括第二再佈線層和第三包封層的結構示意圖；其中，圖6（a）中示出了沒有形成密封層的情況下的晶片封裝結構，圖6（b）示出了形成有密封層的情況下的晶片封裝結構。圖6（a）和（b）示意性示出了單個封裝結構中僅包括一個晶片和多個導電模組的結構，可以理解的是，在其他實施例中，單個封裝結構可以包括多個晶片和多個導電模組。
在一實施例中，所述晶片封裝結構，還包括： 導熱結構，位於所述晶片的背面以及所述導電模組的第二表面；所述導電模組的第二表面與所述第一表面相對。
所述導熱結構位於待封裝晶片201的背面以及導電模組211的第二表面，用於在使用過程中，通過導電模組211將待封裝晶片201產生的熱量散發出去。
可選地，所述導熱結構包括： 導熱材料，形成在所述晶片的背面、所述導電模組的第二表面以及所述晶片和導電模組之間的縫隙中； 導熱板，設置在所述導熱材料的表面。
圖7（a）～（b）示出了包括有導熱結構的單層晶片封裝結構，且一個封裝單體中只包括一個待封裝晶片和一個導電模組，當然可以理解的是，在此基礎上還可以形成多層晶片封裝結構。其中，圖7（a）示出了形成有密封層203的單層晶片封裝結構，圖7（b）示出了不包括密封層的單層晶片封裝結構。導熱結構包括導熱材料2113和導熱板2114。從結構上看，一個待封裝晶片201對應一個導電模組211，導熱結構形成在一個待封裝結構201及其對應的一個導電模組211上。導熱結構可以與待封裝晶片201一一對應。具體細節可參見上述晶片封裝方法的描述。圖7（a）～（b）所示的結構中，第一包封層204包封住了導熱結構，且導熱板2114的表面未從第一包封層204的表面露出。在其他實施例中，導熱板2114的表面還可以從第一包封層204的表面露出。
在一實施例中，上述晶片封裝結構還包括： 被動元件，設置在所述第一包封層的表面，與所述導電模組的第二表面電連接。
圖8（a）～（b）示出了包括被動元件的單層晶片封裝結構，且一個封裝單體中只包括一個待封裝晶片和一個導電模組，當然可以理解的是，在此基礎上還可以形成多層晶片封裝結構。圖8（a）～（b）示出的單層晶片封裝結構中不包括密封層203，可以理解的是，在其他實施例中，還可以形成密封層，具體細節參見上述其他實施例，在此不再贅述。其中，圖8（a）示出的結構中，每個被動元件與多個導電模組211電連接；而圖8（b）示出的結構中，每個被動元件與一個導電模組211電連接，而導電模組211為包括多個導電凸柱的複合體。
上述晶片封裝結構可以通過上述晶片封裝方法以及圖2（a）～（t）所示的工藝流程得到，具體細節可參見上述對晶片封裝方法以及工藝流程的詳細介紹，在此不再贅述。
本公開實施例還提出了一種堆疊式晶片封裝結構，包括： 至少一個如前所述的第一晶片封裝結構； 至少一個第二晶片封裝結構，所述第二晶片封裝結構包括封裝好的晶片以及用於引出所述晶片正面的焊墊的再佈線結構；其中， 至少一個所述第二晶片封裝結構的再佈線結構與至少一個所述第一晶片封裝結構的導電模組的第二表面電連接，所述導電模組的第二表面與所第一晶片封裝結構可以是利用上述晶片封裝方法製成的包括導電模組的上述晶片封裝結構；而第二晶片封裝結構可以為普通的晶片封裝結構，包括封裝好的晶片和形成在晶片正面的再佈線結構。當然可以理解的是，第二晶片封裝結構也可以為利用上述晶片封裝方法製成的包括導電模組的上述晶片封裝結構。為了實現堆疊，第二晶片封裝結構的再佈線結構與第一晶片封裝結構的導電模組的第二表面電性連接。第二晶片封裝結構的再佈線結構包括至少一個再佈線層以及用於引出最外層再佈線層的導電凸柱。導電凸柱可以通過焊料與第一晶片封裝結構中的導電模組的第二表面電性連接。
圖9（a）和（b）示出了堆疊式晶片封裝結構的一種示意圖，其中第一晶片封裝結構901和第二晶片封裝結構902均為單層封裝結構（即僅包括一層再佈線層），第二晶片封裝結構901中不包括導電模組，但是可以理解的是，第二晶片封裝結構901中也可以封裝上導電模組，以便於與其他晶片封裝結構疊加，或者設置被動元件，或者設置導熱結構等。其中，圖9（a）中，第一晶片封裝結構901對應於待封裝晶片設置有多個導電模組211，每個導電模組211為單獨的金屬柱或金屬塊；圖9（b）中，第一晶片封裝結構901中對應於待封裝晶片201設置有多個導電模組211，每個導電模組為包括多個金屬柱或金屬塊的陣列複合結構。第一晶片封裝結構901中的導電模組上的焊墊通過焊料903與第二晶片封裝結構902中的第一導電凸柱208電性連接。可選地，第二晶片封裝結構902的第一導電凸柱上設置有焊料904，還可以用於與其他晶片封裝結構進行堆疊。
以上所述的具體實施例，對本公開的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本公開的具體實施例而已，並不用於限制本公開，凡在本公開的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本公開的保護範圍之內。
101～104‧‧‧步驟
200‧‧‧載板
201‧‧‧晶片
202‧‧‧黏接層
203‧‧‧密封層
204‧‧‧第一包封層
2041‧‧‧第一表面
205‧‧‧鈍化層
2051‧‧‧第一開口
206‧‧‧第一再佈線層
207‧‧‧第二包封層
208‧‧‧第一導電凸柱
209‧‧‧第二再佈線層
2091‧‧‧第二導電凸柱
210‧‧‧第三包封層
211‧‧‧導電模組
2111‧‧‧導電凸柱
2112‧‧‧開口
2113‧‧‧導熱材料
2114‧‧‧導熱板
2115‧‧‧焊料
2116‧‧‧被動元件
300‧‧‧再佈線結構
901‧‧‧第一晶片封裝結構
902‧‧‧第二晶片封裝結構
903‧‧‧焊料
904‧‧‧焊料
圖1是根據本公開一示例性實施例提出的晶片封裝方法的流程圖。 圖2（a）～（s）是本公開一示例性實施例中晶片封裝方法的工藝流程圖。 圖3是根據本公開一示例性實施例中上述晶片封裝方法得到的晶片封裝結構的結構示意圖。 圖4是根據本公開一示例性實施例中上述晶片封裝方法得到的包括密封層的晶片封裝結構的結構示意圖。 圖5（a）～（b）是根據本公開一示例性實施例中上述晶片封裝方法得到的單層晶片封裝結構的結構示意圖。 圖6（a）～（b）是根據本公開一示例性實施例中上述晶片封裝方法得到的多層晶片封裝結構的結構示意圖。 圖7（a）～（b）是根據本公開一示例性實施例中上述晶片封裝方法得到的包括導熱結構的晶片封裝結構的結構示意圖。 圖8（a）～（b）是根據本公開一示例性實施例中上述晶片封裝方法得到的形成有被動元件的晶片封裝結構的結構示意圖。 圖9（a）～（b）是根據本公開一示例性實施例中上述晶片封裝方法得到的堆疊式晶片封裝結構的結構示意圖。

Claims (42)

  1. 一種晶片封裝方法，包括：將至少一個待封裝晶片和至少一個導電模組貼裝於載板上，所述至少一個待封裝晶片的背面朝上，正面朝向所述載板；所述至少一個導電模組鄰近所述至少一個待封裝晶片；形成密封層，所述密封層至少包裹在所述至少一個待封裝晶片的四周；形成第一包封層，所述第一包封層覆蓋在整個所述載板上，用於包封住所述至少一個待封裝晶片以及所述至少一個導電模組；剝離所述載板，露出所述至少一個待封裝晶片的正面以及所述至少一個導電模組的第一表面；在所述至少一個待封裝晶片的正面以及所述至少一個導電模組的第一表面通過再佈線工藝完成封裝。
  2. 如請求項1所述的方法，其中，所述將至少一個待封裝晶片以及至少一個導電模組貼裝於載板上，包括：在所述載板上形成黏接層；通過所述黏接層將所述至少一個導電模組貼裝於所述載板的第一預定位置處，將所述至少一個待封裝晶片貼裝於所述載板的第二預定位置處。
  3. 如請求項1所述的方法，其中，所述至少一個導電模組的厚度大於或等於所述至少一個待封裝晶片的厚度。
  4. 如請求項1所述的方法，其中，所述導電模組為多個導電凸柱構成的導電陣列，所述導電陣列通過絕緣材料封裝成一體。
  5. 如請求項4所述的方法，其中，所述導電陣列中間具有至少一個開口；所述導電陣列和所述至少一個封裝晶片貼裝於所述載板上時，所述至少一個封裝晶片位於所述至少一個開口中。
  6. 如請求項1所述的方法，其中，所述密封層還至少包裹在所述至少一個導電模組的四周。
  7. 如請求項1所述的方法，其中，所述形成密封層，包括：將密封材料覆蓋在貼裝有所述至少一個待封裝晶片以及所述至少一個導電模組的所述載板上；固化所述密封材料，形成所述密封層。
  8. 如請求項7所述的方法，其中，所述密封層高度低於所述至少一個待封裝晶片的高度，且所述密封層採用熱固化或紫外線固化的絕緣材料。
  9. 如請求項7所述的方法，其中，所述密封層連續不間斷的覆蓋在所述第一包封層表面以及至少包裹在所述晶片的四周。
  10. 如請求項1所述的方法，其中，在形成第一包封層之後，還包括：減薄所述第一包封層，露出所述至少一個導電模組的第二表面。
  11. 一種晶片封裝方法，包括：將至少一個待封裝晶片和至少一個導電模組貼裝於載板上，所述至少一個待封裝晶片的背面朝上，正面朝向所述載板；所述至少一個導電模組鄰近所述至少一個待封裝晶片；形成導熱結構，所述導熱結構包括覆蓋在所述至少一個待封裝晶片的背面、所述至少一個導電模組的第二表面以及所述至少一個待封裝晶片與所述至少一個導電模組之間的導熱材料，以及形成在導熱材料上的導熱板；形成第一包封層，所述第一包封層覆蓋在整個所述載板上，用於包封住所述至少一個待封裝晶片、所述至少一個導電模組以及所述導熱結構；剝離所述載板，露出所述至少一個待封裝晶片的正面以及所述至少一個導電模組的第一表面；在所述至少一個待封裝晶片的正面以及所述至少一個導電模組的第一表面通過再佈線工藝完成封裝。
  12. 如請求項11所述的方法，其中，所述導熱結構與封裝完成後切割成的單體一一對應，每個單體包括至少一個待封裝晶片和至少一個導電模組。
  13. 如請求項11所述的方法，其中，在形成第一包封層之後，還包括：減薄所述第一包封層，露出所述導熱結構的導熱板表面。
  14. 如請求項1或11所述的方法，其中，在所述至少一個待封裝晶片的正面通過再佈線工藝完成封裝，包括：形成鈍化層，以使所述至少一個待封裝晶片的正面以及所述至少一個導電模組的第一表面所在這一側平整化。
  15. 如請求項14所述的方法，形成鈍化層之後，還包括：在所述鈍化層上形成第一開口，所述第一開口位於所述至少一個待封裝晶片的焊墊以及所述至少一個導電模組處；在所述鈍化層上形成第一再佈線層，所述第一再佈線層通過所述第一開口與所述待封裝晶片上的焊墊以及所述至少一個導電模組電連接。
  16. 如請求項15所述的方法，還包括：在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點。
  17. 如請求項16所述的方法，其中，在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點，包括：在所述第一再佈線層的焊墊或連接點上形成第一導電凸柱；在所述第一再佈線層以及露出的所述鈍化層上形成第二包封層，並露出所述第一導電凸柱；或，在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點，包括：在所述第一再佈線層以及露出的所述鈍化層上形成第二包封層；在所述第二包封層上與所述第一再佈線層的焊墊或連接點對應的位置處形成第二開口；在所述第二開口內形成第一導電凸柱。
  18. 如請求項16所述的方法，還包括：在第二包封層上形成第二再佈線層，所述第二再佈線層通過所述第一導電凸柱與所述第一再佈線層的焊墊或連接點電連接；在第二再佈線層上形成第三包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點。
  19. 如請求項18所述的方法，其中，在第二再佈線層上形成第三包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點，包括：在所述第二再佈線層的焊墊或連接點上形成第二導電凸柱；在所述第二再佈線層以及露出的第二包封層上形成第三包封層，並露出所述第二導電凸柱；或，形成第三包封層，包封所述第二再佈線層以及露出的第二包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點，包括：在所述第二再佈線層以及露出的第二包封層上形成第三包封層；在所述第三包封層上與所述第二再佈線層的焊墊或連接點對應的位置處形成第三開口；在所述第三開口內形成第二導電凸柱。
  20. 如請求項1或11所述的方法，其中，在所述至少一個待封裝晶片的正面以及所述至少一個導電模組的第一表面通過再佈線工藝完成封裝之後，還包括：進行切割，使得切割後形成的每個封裝單體包括至少一個待封裝晶片以及鄰近的至少一個導電模組。
  21. 如請求項15所述的方法，其中，在所述至少一個待封裝晶片的正面以及所述至少一個導電模組的第一表面通過再佈線工藝完成封裝之後，還包括：在所述第一包封層的表面設置至少一個被動元件，所述至少一個被動元件與所述至少一個導電模組的第二表面電連接。
  22. 如請求項21所述的方法，其中，在所述第一包封層的表面設置至少一個被動元件之後，還包括：進行切割，使得切割後形成的每個封裝單體包括至少一個待封裝晶片、鄰近的至少一個導電模組以及設置在所述至少一個導電模組上的至少一個被動元件。
  23. 如請求項1或11所述的方法，其中，將至少一個待封裝晶片和至少一個導電模組貼裝於載板上之前，還包括：在待封裝晶片的正面形成保護層。
  24. 如請求項1或11所述的方法，其中，還包括：在所述保護層上形成至少一個開口，所述保護層的至少一個開口位於所述待封裝晶片正面的焊墊對應位置處。
  25. 一種晶片封裝結構，包括：第一包封層，該第一包封層上設置有一個內凹的第一腔體和至少一個內凹的第二腔體；至少一個晶片，位於所述第一腔體內，所述晶片的背面朝向所述第一包封層；至少一個導電模組，位於所述至少一個內凹的第二腔體內；密封層，形成於所述第一包封層上表面以及至少包裹在所述晶片的四周；再佈線結構，形成於所述晶片的正面以及至少一個所述導電模組的第一表面，用於將所述晶片正面以及所述導電模組的第一表面的焊墊引出。
  26. 如請求項25所述的晶片封裝結構，其中，所述密封層還至少包裹在所述至少一個導電模組的四周。
  27. 如請求項25所述的晶片封裝結構，其中，還包括：多個所述晶片，分別位於多個所述第一腔體內；多個導電模組，分別位於多個所述第二腔體內；所述密封層連續不間斷的形成在所述第一包封層上表面以及至少包裹在所述多個晶片以及所述多個導電模組的四周。
  28. 如請求項25或27所述的晶片封裝結構，其中，還包括：保護層，形成於所述晶片的正面，且所述保護層上形成有第一開口，所述保護層的第一開口位於所述晶片正面的焊墊對應位置處。
  29. 如請求項28所述的晶片封裝結構，其中，還包括：鈍化層，形成在所述保護層、所述導電模組的第一表面和露出的所述密封層上。
  30. 如請求項25或27所述的晶片封裝結構，其中，還包括：鈍化層，形成在所述晶片的正面以及所述導電模組的第一表面上；第一再佈線層，形成於所述鈍化層上，且通過所述鈍化層上的第一開口與所述晶片的焊墊電連接；第二包封層，形成於所述第一再佈線層以及露出的所述鈍化層上，且具有第二開口，所述第二開口內設置有與所述第一再佈線層電連接的第一導電凸柱。
  31. 如請求項28所述的晶片封裝結構，其中，所述再佈線結構包括：第一再佈線層，形成於所述保護層和露出的所述第一包封層或者所述密封層上，且通過所述保護層的第一開口與所述晶片的焊墊電連接；第二包封層，形成於所述第一再佈線層、露出的所述保護層和所述密封層上，或者形成於所述第一再佈線層、露出的所述保護層和所述第一包封層上，且具有第二開口，所述第二開口內設置有與所述第一再佈線層電連接的第一導電凸柱。
  32. 如請求項30所述的晶片封裝結構，其中，所述再佈線結構還包括：第二再佈線層，形成於所述第二包封層上，且通過所述第一導電凸柱與所述第一再佈線層的焊墊或連接點電連接；第三包封層，用於包封所述第二再佈線層以及露出的第二包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點。
  33. 如請求項25或27所述的晶片封裝結構，其中，所述導電模組的厚度大於或等於所述晶片的厚度。
  34. 如請求項25或27所述的晶片封裝結構，其中，所述導電模組為多個導電凸柱構成的導電陣列，所述導電陣列通過絕緣材料封裝成一體。
  35. 如請求項34所述的晶片封裝結構，其中，所述導電陣列中間具有至少一個開口；所述導電陣列和所述晶片貼裝於所述載板上時，所述晶片位於所述至少一個開口中。
  36. 如請求項25或27所述的晶片封裝結構，其中，所述導電模組的第二表面從所述第一包封層表面露出。
  37. 如請求項25或27所述的晶片封裝結構，其中，還包括：導熱結構，位於所述晶片的背面以及所述導電模組的第二表面。
  38. 如請求項37所述的晶片封裝結構，其中，所述導熱結構包括：導熱材料，形成在所述晶片的背面、所述導電模組的第二表面以及所述晶片和導電模組之間的縫隙中；導熱板，設置在所述導熱材料上。
  39. 如請求項36所述的晶片封裝結構，其中，還包括：被動元件，設置在所述第一包封層的表面，與所述導電模組的第二表面電連接。
  40. 一種堆疊式晶片封裝結構，包括：至少一個如請求項36所述的第一晶片封裝結構；至少一個第二晶片封裝結構，所述第二晶片封裝結構包括封裝好的晶片以及用於引出所述晶片正面的焊墊的再佈線結構；其中，至少一個所述第二晶片封裝結構的再佈線結構與至少一個所述第一晶片封裝結構的導電模組的第二表面電連接，所述導電模組的第二表面與所述第一表面相對。
  41. 如請求項40所述的晶片封裝結構，其中，所述第二晶片封裝結構的再佈線結構包括再佈線層和導電凸柱，所述導電凸柱用於將再佈線層從晶片封裝結構中引出，所述導電凸柱與所述第一晶片封裝結構的導電模組的第二表面上的焊墊或連接點電連接。
  42. 如請求項40所述的晶片封裝結構，其中，所述第二晶片封裝結構不同於所述第一晶片封裝結構。
TW106141647A 2016-11-29 2017-11-29 晶片封裝方法及封裝結構 TWI666740B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SG10201610034W 2016-11-29
SG10201610034W 2016-11-29

Publications (2)

Publication Number Publication Date
TW201820552A TW201820552A (zh) 2018-06-01
TWI666740B true TWI666740B (zh) 2019-07-21

Family

ID=62189974

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106141647A TWI666740B (zh) 2016-11-29 2017-11-29 晶片封裝方法及封裝結構

Country Status (3)

Country Link
US (1) US10431477B2 (zh)
CN (2) CN108172551B (zh)
TW (1) TWI666740B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108172551B (zh) * 2016-11-29 2022-04-29 Pep创新私人有限公司 芯片封装方法及封装结构
CN106601627A (zh) * 2016-12-21 2017-04-26 江苏长电科技股份有限公司 先封后蚀电镀铜柱导通三维封装结构的工艺方法
KR102561987B1 (ko) * 2017-01-11 2023-07-31 삼성전기주식회사 반도체 패키지와 그 제조 방법
US11114315B2 (en) 2017-11-29 2021-09-07 Pep Innovation Pte. Ltd. Chip packaging method and package structure
US11610855B2 (en) 2017-11-29 2023-03-21 Pep Innovation Pte. Ltd. Chip packaging method and package structure
US11232957B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and package structure
US11233028B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and chip structure
US10622321B2 (en) * 2018-05-30 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structures and methods of forming the same
CN109346416A (zh) * 2018-09-26 2019-02-15 广西桂芯半导体科技有限公司 一种芯片封装方法
CN111199922A (zh) 2018-11-20 2020-05-26 奥特斯科技(重庆)有限公司 部件承载件及其制造方法
US11069604B2 (en) * 2018-12-18 2021-07-20 Alpha And Omega Semiconductor (Cayman) Ltd. Grand Semiconductor package and method of making the same
CN109786261A (zh) * 2018-12-29 2019-05-21 华进半导体封装先导技术研发中心有限公司 一种集成被动元件的封装方法及结构
CN111668108B (zh) * 2019-03-08 2022-05-31 矽磐微电子(重庆)有限公司 半导体封装方法
CN111863772B (zh) * 2019-04-29 2022-09-27 矽磐微电子(重庆)有限公司 定位方法、封装组件及封装结构
CN111916361A (zh) * 2019-05-10 2020-11-10 中芯长电半导体（江阴）有限公司 一种塑封模具及塑封方法
CN112117202B (zh) * 2019-06-20 2023-01-24 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN112117194B (zh) * 2019-06-20 2022-07-01 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN112349603B (zh) * 2019-08-07 2024-04-12 天芯互联科技有限公司 一种功率器件的制作方法、功率器件和电子设备
CN112397400B (zh) * 2019-08-16 2022-07-01 矽磐微电子(重庆)有限公司 半导体封装方法
CN111739810B (zh) * 2020-06-22 2022-09-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体装置
CN112490184A (zh) * 2020-11-25 2021-03-12 通富微电子股份有限公司 多芯片封装方法
CN113436979B (zh) * 2021-06-15 2024-02-27 矽磐微电子(重庆)有限公司 半导体封装方法
CN113594052B (zh) * 2021-07-29 2024-02-27 矽磐微电子(重庆)有限公司 半导体封装方法
CN114267598B (zh) * 2021-12-07 2022-10-11 宜确半导体（苏州）有限公司 一种射频前端集成电路的封装结构以及封装方法
CN114361047B (zh) * 2022-01-05 2022-12-30 长电集成电路(绍兴)有限公司 一种集成电路封装模块及其制备方法、光电处理模组

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100006988A1 (en) * 2008-07-09 2010-01-14 Jinbang Tang Integrated Conformal Shielding Method and Process Using Redistributed Chip Packaging
US20160276307A1 (en) * 2015-03-17 2016-09-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming POP Semiconductor Device with RDL Over Top Package

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307465B1 (ko) * 1992-10-20 2001-12-15 야기 추구오 파워모듈
US8193034B2 (en) * 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US8153057B2 (en) * 2007-07-24 2012-04-10 Nalco Company Method and device for preventing corrosion in hot water systems
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US8064458B2 (en) * 2009-06-23 2011-11-22 Nortel Networks Limited Method and apparatus for simulating IP multinetting
US8558392B2 (en) * 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
US8941222B2 (en) * 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US8848380B2 (en) * 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
CN103383927A (zh) * 2012-05-03 2013-11-06 三星电子株式会社 半导体封装及其形成方法
TWI574355B (zh) * 2012-08-13 2017-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
WO2015076457A1 (ko) * 2013-11-21 2015-05-28 주식회사 동부하이텍 씨오에프형 반도체 패키지 및 그 제조 방법
KR102187809B1 (ko) * 2014-02-21 2020-12-07 삼성전자주식회사 자기 차폐부를 가지는 반도체 패키지 제조방법
KR101677322B1 (ko) * 2014-04-16 2016-11-17 주식회사 동부하이텍 반도체 패키지 및 이를 제조하는 방법
CN104241218A (zh) * 2014-06-25 2014-12-24 中国科学院微电子研究所 一种带有散热结构的倒装芯片塑封结构及制造方法
KR20160066311A (ko) * 2014-12-02 2016-06-10 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조방법
CN204560108U (zh) * 2015-04-28 2015-08-12 东莞市零度导热材料有限公司 一种紧密贴合发热芯片的导热垫片
US9875970B2 (en) * 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
CN106098654B (zh) * 2016-06-20 2018-12-14 绍兴杭铭饰品有限公司 一种散热优化的集成电路封装
CN108172551B (zh) * 2016-11-29 2022-04-29 Pep创新私人有限公司 芯片封装方法及封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100006988A1 (en) * 2008-07-09 2010-01-14 Jinbang Tang Integrated Conformal Shielding Method and Process Using Redistributed Chip Packaging
US20160276307A1 (en) * 2015-03-17 2016-09-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming POP Semiconductor Device with RDL Over Top Package

Also Published As

Publication number Publication date
CN208014673U (zh) 2018-10-26
US20180151392A1 (en) 2018-05-31
TW201820552A (zh) 2018-06-01
US10431477B2 (en) 2019-10-01
CN108172551A (zh) 2018-06-15
CN108172551B (zh) 2022-04-29

Similar Documents

Publication Publication Date Title
TWI666740B (zh) 晶片封裝方法及封裝結構
TWI756311B (zh) 晶片封裝方法及封裝結構
TWI670819B (zh) 晶片封裝方法及封裝結構
US11776935B2 (en) Semiconductor device and method of manufacture
TWI654726B (zh) 具有虛設連接器的半導體封裝及其形成方法
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US10103132B2 (en) Semiconductor device and method of manufactures
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
TWI576927B (zh) 半導體裝置及其製造方法
US8729714B1 (en) Flip-chip wafer level package and methods thereof
US20200335447A1 (en) Method for fabricating electronic package
US10276545B1 (en) Semiconductor package and manufacturing method thereof
TWI796522B (zh) 半導體器件封裝方法及半導體器件
TWM589895U (zh) 晶片封裝結構
TW200939428A (en) Multi-chip package structure and method of fabricating the same
WO2018171099A1 (zh) 集成有功率传输芯片的封装结构的封装方法
US9953963B2 (en) Integrated circuit process having alignment marks for underfill
US10586763B2 (en) Semiconductor device and method of manufacture
CN111952190B (zh) 半导体封装方法
CN112133695B (zh) 系统级封装结构及其制作方法
TWI841586B (zh) 晶片封裝方法
JP2011243800A (ja) 半導体装置の製造方法
CN114446797A (zh) 半导体封装方法及半导体封装结构