CN108172551B - 芯片封装方法及封装结构 - Google Patents

芯片封装方法及封装结构 Download PDF

Info

Publication number
CN108172551B
CN108172551B CN201711227091.2A CN201711227091A CN108172551B CN 108172551 B CN108172551 B CN 108172551B CN 201711227091 A CN201711227091 A CN 201711227091A CN 108172551 B CN108172551 B CN 108172551B
Authority
CN
China
Prior art keywords
layer
chip
conductive
packaged
conductive module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711227091.2A
Other languages
English (en)
Other versions
CN108172551A (zh
Inventor
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pep Innovation Pte Ltd
Original Assignee
Pep Innovation Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pep Innovation Pte Ltd filed Critical Pep Innovation Pte Ltd
Publication of CN108172551A publication Critical patent/CN108172551A/zh
Application granted granted Critical
Publication of CN108172551B publication Critical patent/CN108172551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本公开实施例公开了一种芯片封装方法及封装结构。所述芯片封装方法包括：将至少一个待封装芯片和至少一个导电模块贴装于载板上，至少一个待封装芯片的背面朝上，正面朝向所述载板；至少一个导电模块邻近所述至少一个待封装芯片；形成第一包封层，第一包封层覆盖在整个所述载板上，用于包封住所述至少一个待封装芯片以及所述至少一个导电模块；剥离所述载板，露出至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面；在至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面通过再布线工艺完成封装。本公开通过将待封装芯片的正面及导电模块贴装于载板上降低了芯片封装的难度，进而节省了封装成本。

Description

芯片封装方法及封装结构
技术领域
本公开涉及半导体技术领域，尤其涉及一种芯片封装方法及封装结构。
背景技术
已有技术中，一种常见的芯片封装技术主要包含下述工艺过程：首先将芯片正面通过胶带粘接在衬底晶圆上，进行晶圆级塑封，将衬底晶圆剥离，然后在芯片正面进行再布线，形成再布线层，并植焊锡球，最后将封装体切成单颗。
发明内容
第一方面，本公开提供了一种芯片封装方法，包括：
将至少一个待封装芯片和至少一个导电模块贴装于载板上，所述至少一个待封装芯片的背面朝上，正面朝向所述载板；所述至少一个导电模块邻近所述至少一个待封装芯片；
形成第一包封层，所述第一包封层覆盖在整个所述载板上，用于包封住所述至少一个待封装芯片以及所述至少一个导电模块；
剥离所述载板，露出所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面；
在所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面通过再布线工艺完成封装。
可选地，所述将至少一个待封装芯片以及至少一个导电模块贴装于载板上，包括：
在所述载板上形成粘接层；
通过所述粘接层将所述至少一个导电模块贴装于所述载板的第一预定位置处，将所述至少一个待封装芯片贴装于所述载板的第二预定位置处。
可选地，所述至少一个导电模块的厚度大于或等于所述至少一个待封装芯片的厚度。
可选地，所述导电模块为多个导电凸柱构成的导电阵列，所述导电阵列通过绝缘材料封装成一体。
可选地，所述导电阵列中间具有至少一个开口；所述导电阵列和所述至少一个封装芯片贴装于所述载板上时，所述至少一个封装芯片位于所述至少一个开口中。
可选地，在形成第一包封层之前，所述方法还包括：
形成密封层，所述密封层至少包裹在所述至少一个待封装芯片以及所述至少一个导电模块的四周。
可选地，所述形成密封层，包括：
利用半导体工艺将密封材料覆盖在贴装有所述至少一个待封装芯片以及所述至少一个导电模块的所述载板上；
固化所述密封材料，形成所述密封层。
可选地，所述密封层高度低于所述至少一个待封装芯片的高度，且所述密封层采用热固化或紫外线固化绝缘材料。
可选地，所述密封层连续不间断的覆盖在所述第一包封层表面以及至少包裹在所述芯片的四周。
可选地，在形成第一包封层之后，还包括：
减薄所述第一包封层，露出所述至少一个导电模块的第二表面。
可选地，在形成第一包封层之前，还包括：
形成导热结构，所述导热结构包括覆盖在所述至少一个待封装芯片的背面、所述至少一个导电模块的第二表面以及所述至少一个待封装芯片与所述至少一个导电模块之间的导热材料，以及形成在导热材料表面的导热板。
可选地，所述导热结构与封装完成后切割成的单体一一对应，每个单体包括至少一个待封装芯片和至少一个导电模块。
可选地，在形成第一包封层之后，还包括：
减薄所述第一包封层，露出所述导热结构的导热板表面。
可选地，在所述至少一个待封装芯片的正面通过再布线工艺完成封装，包括：
形成钝化层，以使所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面所在这一侧平整化。
可选地，形成钝化层之后，还包括：
在所述钝化层上形成第一开口，所述第一开口位于所述至少一个待封装芯片的焊垫以及所述至少一个导电模块处；
在所述钝化层上形成第一再布线层，所述第一再布线层通过所述第一开口与所述待封装芯片上的焊垫以及所述至少一个导电模块电连接。
可选地，还包括：
在所述第一再布线层上形成第二包封层，并通过第一导电凸柱引出所述第一再布线层的焊垫或连接点。
可选地，在所述第一再布线层上形成第二包封层，并通过第一导电凸柱引出所述第一再布线层的焊垫或连接点，包括：
在所述第一再布线层的焊垫或连接点上形成第一导电凸柱；
在所述第一再布线层以及露出的所述钝化层上形成第二包封层，并露出所述第一导电凸柱；或，
在所述第一再布线层上形成第二包封层，并通过第一导电凸柱引出所述第一再布线层的焊垫或连接点，包括：
在所述第一再布线层以及露出的所述钝化层上形成第二包封层；
在所述第二包封层上与所述第一再布线层的焊垫或连接点对应的位置处形成第二开口；
在所述第二开口内形成第一导电凸柱。
可选地，还包括：
在第二包封层上形成第二再布线层，所述第二再布线层通过所述第一导电凸柱与所述第一再布线层的焊垫或连接点电连接；
在第二再布线层上形成第三包封层，并通过第二导电凸柱引出所述第二再布线层的焊垫或连接点。
可选地，在第二再布线层上形成第三包封层，并通过第二导电凸柱引出所述第二再布线层的焊垫或连接点，包括：
在所述第二再布线层的焊垫或连接点上形成第二导电凸柱；
在所述第二再布线层以及露出的第二包封层上形成第三包封层，并露出所述第二导电凸柱；或，
形成第三包封层，包封所述第二再布线层以及露出的第二包封层，并通过第二导电凸柱引出所述第二再布线层的焊垫或连接点，包括：
在所述第二再布线层以及露出的第二包封层上形成第三包封层；
在所述第三包封层上与所述第二再布线层的焊垫或连接点对应的位置处形成第三开口；
在所述第三开口内形成第二导电凸柱。
可选地，在所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面通过再布线工艺完成封装之后，还包括：
进行切割，使得切割后形成的每个封装单体包括至少一个待封装芯片以及邻近的至少一个导电模块。
可选地，在所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面通过再布线工艺完成封装之后，还包括：
在所述第一包封层的表面设置至少一个被动元件，所述至少一个被动元件与所述至少一个导电模块的第二表面电连接。
可选地，在所述第一包封层的表面设置至少一个被动元件之后，还包括：
进行切割，使得切割后形成的每个封装单体包括至少一个待封装芯片、邻近的至少一个导电模块以及设置在所述至少一个导电模块上的至少一个被动元件。
可选地，将至少一个待封装芯片和至少一个导电模块贴装于载板上之前，还包括：
在待封装芯片的正面形成保护层。
第二方面，本公开提供了一种芯片封装结构，包括：
第一包封层，该第一包封层上设置有多个内凹的第一腔体和多个内凹的第二腔体，所述第二腔体邻近所述第一腔体设置；
多个芯片，分别位于多个所述第一腔体内，所述芯片的背面朝向所述第一包封层；
多个导电模块，分别位于多个所述第二腔体内；
再布线结构，形成于所述芯片的正面以及所述导电模块的第一表面，用于将所述芯片正面以及所述导电模块的焊垫引出。
第三方面，提供了一种芯片封装结构，包括：
第一包封层，该第一包封层上设置有一个内凹的第一腔体和至少一个内凹的第二腔体；
芯片，位于所述第一腔体内，所述芯片的背面朝向所述第一包封层；
至少一个导电模块，位于所述至少一个内凹的第二腔体内；
再布线结构，形成于所述芯片的正面以及至少一个所述导电模块的第一表面，用于将所述芯片正面以及所述导电模块的第一表面的焊垫引出。
可选地，还包括：
密封层，形成于所述第一包封层上表面以及至少包裹在所述芯片以及导电模块的四周。
可选地，所述密封层连续不间断的形成在所述第一包封层上表面以及至少包裹在所述芯片以及所述导电模块的四周。
可选地，还包括：
保护层，形成于所述多个芯片的正面，且所述保护层上形成有第一开口，所述第一开口位于所述多个芯片正面的焊垫对应位置处。
可选地，还包括：
钝化层，形成在所述芯片的正面、导电模块的第一表面以及露出的所述第一包封层上，或者形成在所述芯片的正面、导电模块的第一表面以及露出的所述密封层上，或者形成在所述保护层、所述导电模块的第一表面和露出的所述密封层上。
可选地，所述再布线结构包括：
第一再布线层，形成于所述钝化层上，且通过所述钝化层上的第一开口与所述芯片的焊垫电连接；
第二包封层，形成于所述第一再布线层以及露出的所述钝化层上，且具有第二开口，所述第二开口内设置有与所述第一再布线层电连接的第一导电凸柱。
可选地，所述再布线结构包括：
第一再布线层，形成于所述保护层和露出的所述第一包封层或者所述密封层上，且通过所述第一开口与所述芯片的焊垫电连接；
第二包封层，形成于所述第一再布线层、露出的所述保护层和所述密封层上，或者形成于所述第一再布线层、露出的所述保护层和所述第一包封层上，且具有第二开口，所述第二开口内设置有与所述第一再布线层电连接的第一导电凸柱。
可选地，所述再布线结构还包括：
第二再布线层，形成于所述第二包封层上，且通过所述第一导电凸柱与所述第一再布线层的焊垫或连接点电连接；
第三包封层，用于包封所述第二再布线层以及露出的第二包封层，并通过第二导电凸柱引出所述第二再布线层的焊垫或连接点。
可选地，所述导电模块的厚度大于或等于所述芯片的厚度。
可选地，所述导电模块为多个导电凸柱构成的导电阵列，所述导电阵列通过绝缘材料封装成一体。
可选地，所述导电阵列中间具有至少一个开口；所述导电阵列和所述芯片贴装于所述载板上时，所述芯片位于所述至少一个开口中。
可选地，所述导电模块的第二表面从所述第一包封层表面露出；所述导电模块的第二表面与所述第一表面相对。
可选地，还包括：
导热结构，位于所述芯片的背面以及所述导电模块的第二表面；所述导电模块的第二表面与所述第一表面相对。
可选地，所述导热结构包括：
导热材料，形成在所述芯片的背面、所述导电模块的第二表面以及所述芯片和导电模块之间的缝隙中；
导热板，设置在所述导热材料的表面。
可选地，还包括：
被动元件，设置在所述第一包封层的表面，与所述导电模块的第二表面电连接。
第四方面，提供了一种堆叠式芯片封装结构，包括：
至少一个如第二方面或第三方面所述的第一芯片封装结构；
至少一个第二芯片封装结构，所述第二芯片封装结构包括封装好的芯片以及用于引出所述芯片正面的焊垫的再布线结构；其中，
至少一个所述第二芯片封装结构的再布线结构与至少一个所述第一芯片封装结构的导电模块的第二表面电连接，所述导电模块的第二表面与所述第一表面相对。
可选地，所述第二芯片封装结构的再布线结构包括再布线层和导电凸柱，所述导电凸柱用于将再布线层从芯片封装结构中引出，所述导电凸柱与所述第一芯片封装结构的导电模块的第二表面上的焊垫或连接点电连接。
可选地，所述第二芯片封装结构为如第二方面或第三方面所述的芯片封装结构。
附图说明
图1是根据本公开一示例性实施例提出的芯片封装方法的流程图。
图2(a)～(s)是本公开一示例性实施例中芯片封装方法的工艺流程图。
图3是根据本公开一示例性实施例中上述芯片封装方法得到的芯片封装结构的结构示意图。
图4是根据本公开一示例性实施例中上述芯片封装方法得到的包括密封层的芯片封装结构的结构示意图。
图5(a)-(b)是根据本公开一示例性实施例中上述芯片封装方法得到的单层芯片封装结构的结构示意图。
图6(a)-(b)是根据本公开一示例性实施例中上述芯片封装方法得到的多层芯片封装结构的结构示意图。
图7(a)-(b)是根据本公开一示例性实施例中上述芯片封装方法得到的包括导热结构的芯片封装结构的结构示意图。
图8(a)-(b)是根据本公开一示例性实施例中上述芯片封装方法得到的形成有被动元件的芯片封装结构的结构示意图。
图9(a)-(b)是根据本公开一示例性实施例中上述芯片封装方法得到的堆叠式芯片封装结构的结构示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
在封装过程中，如果需要在封装好的芯片四周设置金属导电体，以便与芯片进行电连接时，通常的做法是在金属载板上通过电镀的制作工艺在载板的预定位置处长出需要的金属导电体，然而这种方式会导致后续芯片的封装工艺难度较大，且不适用于通过粘接层将芯片正面粘贴在载板上，之后再去除载板的封装方式。
根据本公开的各个实施例，提供了一种芯片封装方法。在封装过程中，将待封装芯片贴装于载板上，同时，按照实际需求将所需的导电模块也贴装于载板上，待封装芯片的正面朝向所述载板，而背面朝上，即相对载板朝外；之后形成第一包封层，第一包封层覆盖在整个所述载板上，以包封住所述待封装芯片和导电模块。在包封完成后，将载板剥离，即去除载板，暴露出待封装芯片的正面、导电模块的第一表面及第一包封层，之后可以在待封装芯片的正面以及导电模块的第一表面进行再布线工艺。本公开的上述实施方式，通过将待封装芯片的正面及导电模块贴装于载板上，使得后续工艺中可以直接去除载板后，在待封装芯片正面以及导电模块的第一表面进行再布线，降低了芯片封装的难度，进而节省了封装成本。
图1是根据本公开一示例性实施例提出的芯片封装方法的流程图。如图1所示，芯片封装方法包括下述步骤101-104。其中：
在步骤101中将至少一个待封装芯片和至少一个导电模块贴装于载板上，所述至少一个待封装芯片的背面朝上，正面朝向所述载板；所述至少一个导电模块邻近所述至少一个待封装芯片。
图2(a)～(s)示出了本公开一示例性实施例中芯片封装方法的工艺流程图。
如图2(a)所示，待封装芯片201(图中示出了多个待封装芯片)和导电模块211贴装于载板200。待封装芯片201、导电模块211与载板200之间通过粘接层202连接。
在一实施例中，待封装芯片201是通过对一个半导体晶圆进行减薄、切割而成，待封装芯片201的正面是由芯片内部电路引出至芯片表面的导电电极构成，焊垫制备在这些导电电极上。在载板200上可以预先分别标示出待封装芯片201和导电模块211的粘贴位置。
在一实施例中，导电模块211可以由金属制成，如铜、锌、铁、铝、金、银等导电金属。导电模块211可以是由金属制成的金属凸柱，每个待封装芯片周围可以设置一个或多个导电模块211，具体数量以及形状等根据实际需求设定。导电模块211可以是从金属板上切割下来的或者是从相应直径的金属线上截断得到的；粘贴时可以通过编带包装(Tape&Reel)的方式或者拣选(Pick&Place)的方式放置在预定位置处；导电模块211可以是任何形状和尺寸的，例如横截面为圆形、方形、三角形等，具体根据实际需求设定。
在一实施例中，载板200的形状可包括：圆形、矩形或其他形状，本公开对载板200的形状不做限定。载板200可以是小尺寸的晶圆衬底，也可以是更大尺寸的载板，例如不锈钢板、聚合物基板等。利用本公开实施例的芯片封装方法，可采用的载板尺寸能够达到600*600mm。
在一实施例中，待封装芯片201和导电模块211可以通过粘接层202贴装于载板200，且粘接层202可采用易剥离的材料，以便将载板200和背面封装好的待封装芯片201剥离开来，例如可采用通过加热能够使其失去粘性的热分离材料。在其他实施例中，粘接层202可采用两层结构，热分离材料层和芯片附着层，热分离材料层粘贴在载板200上，在加热时会失去粘性，进而能够从载板200上剥离下来，而芯片附着层采用具有粘性的材料层，可以用于粘贴待封装芯片201和导电模块211；而待封装芯片201和导电模块211从载板200剥离开来后，可以通过化学清洗方式去除其上的芯片附着层。在一实施例中，可通过层压、印刷等方式，在载板200上形成粘接层202。
在一实施例中，在粘贴待封装芯片201和导电模块211时，可以先在导电模块211的第一预定位置处粘贴上导电模块211，然后再在芯片的第二预定位置处粘贴上芯片201。当然可以理解的是，在其他实施例中还可以先粘贴待封装芯片201，之后再粘贴导电模块211。形成粘接层202之前，可采用激光、机械刻图、光刻等方式在载板200上预先标识出待封装芯片的粘贴位置，而同时待封装芯片201上也设置有对位标志，以在粘贴时与载板200上的粘贴位置瞄准对位。可以理解的是，一次封装过程中，待封装芯片201可以是多个，导电模块211也可以是多个，即在载板200上同时贴装多个待封装芯片201和导电模块211，进行封装，并在完成封装后，再切割成多个封装体；一个封装体可以包括一个或多个芯片，一个芯片周围可设置一个或多个导电模块，而多个芯片和导电模块的位置可以根据实际产品的需要进行自由设置。粘贴了待封装芯片201和导电模块211之后的平面示意图如图2(b)所示，图2(b)中，每个待封装芯片周围形成有四个凸柱形状的导电模块211，导电模块的具体数量根据导电模块的实际用途以及封装结构的实际需求而定。
在一实施例中，导电模块211可以是多个导电凸柱构成的导电阵列，所述导电阵列通过绝缘材料封装成一体。
如图2(c)所示，导电模块211还可以为多个导电凸柱2111形成的中空的阵列，即导电模块211形成的阵列中间具有一个开口2112，在粘贴于载板200上时，待封装芯片201位于所述开口2112内，使得导电模块211中的导电凸柱2111均匀阵列分布于带待封装芯片201的四周，使得一个待封装芯片201对应一个导电模块211。导电模块211可以预先通过在其他载板上以电镀等方式形成导电凸柱阵列，再利用绝缘材料封装成一体后形成。当然在其他实施例中，导电模块211还可以包括其他复合体形成的阵列，如感应线圈构成的阵列结构等。导电凸柱可以是金属柱、金属块等。
在步骤102中，形成第一包封层，所述第一包封层覆盖在整个所述载板上，用于包封住所述至少一个待封装芯片以及所述至少一个导电模块。
如图2(d)所示，第一包封层204形成在粘贴有待封装芯片201和导电模块211的载板200的整个表面上，用于覆盖待封装芯片201和导电模块211，以重新构造一平板结构，以便在将载板200剥离后，能够继续在重新构造的该平板结构上进行再布线和封装。可选地，在形成第一包封层204之前，可以执行一些前处理步骤，例如化学清洗、等离子清洗方式，将表面的杂质去除，以便第一包封层与待封装芯片和载板之间能够连接的更加密切，不会出现开裂的现象。
在一实施例中，第一包封层204可采用层压环氧树脂膜或ABF(Ajinomoto buildupfilm)的方式形成，也可以通过对环氧树脂化合物进行注塑成型(Injection molding)、压模成型(Compression molding)或转移成型(Transfer molding)的方式形成。第一包封层204包括与载板200相对的第一表面2041，基本上呈平板状，且与所述载板200的表面平行。第一包封层204的厚度可以通过对第一表面2041进行研磨或抛光来减薄。
在一实施例中，导电模块211的厚度大于或等于待封装芯片201的厚度。如图2(e)所示，第一包封层204的厚度可减薄至导电模块211的第二表面，使得导电模块211的第二表面从第一包封层204的表面露出。导电模块211的第二表面与第一表面相对。
在步骤103中，剥离所述载板，露出所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面。
在一实施例中，如图2(f)所示，可直接机械的从第一包封层204、待封装芯片201和导电模块211上剥离载板200；如果载板200与待封装芯片201之间的粘接层202具有热分离材料时，还可以通过加热的方式，使得粘接层202上的热分离材料在遇热后降低粘性，进而剥离载板200。载板200剥离后，暴露出了朝向载板200的第一包封层204下表面、待封装芯片201的正面和导电模块211的第一表面。当然，在有些实施例中，如果在待封装芯片201的正面形成了保护层，或者是在芯片正面形成了绕线层(绕线层用于将芯片正面的焊垫绕线至其他位置)，则暴露出的是待封装芯片201正面的保护层或者绕线层。剥离载板200后，得到了包括至少一个待封装芯片201、至少一个导电模块211、以及包待封装芯片201背面和导电模块211第二表面的第一包封层204的平板结构。
在步骤104中，在所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面通过再布线工艺完成封装。
在本实施例中，在完成待封装芯片201的背面和导电模块211第二表面的封装，且剥离载板200露出待封装芯片201的正面和导电模块211的第一表面后，具体可以实际应用来对待封装芯片的正面进行再布线等。
在一实施例中，上述芯片封装方法还包括：
形成密封层，所述密封层至少包裹在所述至少一个待封装芯片以及所述至少一个导电模块的四周。
如图2(g)所示，密封层203形成在待封装芯片201、导电模块211和露出的粘接层202上，从而将待封装芯片201和导电模块211包裹起来。在一实施例中，密封层203可采用聚合物绝缘材料液体或糊状体，可通过喷涂(spraying)、印刷(printing)、涂覆(Coating)、注射(Dispensing)等方式形成，且密封层203的厚度小于待封装芯片201的厚度。
在实际操作过程中，由于聚合物绝缘材料较佳为液体或者糊状，因此在喷涂完成后，会流向待封装芯片201和导电模块211的四周，覆盖整个载板200的表面，并在通过热固化方式固化后，可以使得密封层203在待封装芯片201和导电模块211包裹住待封装芯片201和导电模块211，以锁止待封装芯片201和导电模块211的位置固定不变。密封层203的形状主要取决于形成在载板200上的粘接层材料的粘性、张力等特性。密封层材料须采用可固化材料，并采用高温或紫外线等方式进行固化。本公开上述实施例，通过密封层203至少包裹在待封装芯片201和导电模块211的四周，可避免待封装芯片201和导电模块211在后续工艺中发生位移后，导致由于无法预估发生位移后的待封装芯片201和导电模块211的位置而造成再布线层与待封装芯片201正面和导电模块211的焊垫无法电连接等的情形。可选地，在形成密封层203时，密封层材料覆盖在整个载板200上，使得密封层203形成连续的一片，以取到最佳锁固芯片的效果。
在一实施例中，所述形成密封层，包括：
利用半导体工艺将密封材料覆盖在贴装有所述至少一个待封装芯片以及所述至少一个导电模块的所述载板上；
固化所述密封材料，形成密封层至少包裹所述至少一个待封装芯片以及所述至少一个导电模块的四周。
该实施例中，密封层203都是连续不间断的覆盖在所述第一包封层表面以及至少包裹在所述芯片的四周。一些实施例中，就单独密封层203而言，可能是连续一整片没有任何间断的，而其他实施例中，在喷涂密封层材料后，可以先将待封装芯片201背面和/或导电模块211第二表面的密封层材料去除，以露出导电模块211的第二表面，使密封层203上具有多个孔，每个孔对应一个待封装芯片201和/或导电模块211。
本公开实施例采用密封层将封装芯片和导电模块完全包覆或者包覆在其四周，由于密封层是在无压(或低压)的方式下通过喷涂、印刷、涂覆、注射等方式形成的，因此不会在密封层的形成过程中造成封装芯片和/或导电模块移位或者脱落。而在后续形成包封层时(密封层材料固化之后)，由于密封层的锁固作用，使得封装芯片和导电模块锁定在贴装位置上，不易发生位移或者脱落。
在一实施例中，在形成第一包封层之后，还包括：
减薄所述第一包封层，露出所述至少一个导电模块的第二表面。
该实施例中，导电模块211如果用于与其他芯片封装结构、被动元件或其他电性单元进行电连接，则可以通过减薄第一包封层，露出导电模块211的第二表面，图2(h)示出了形成有密封层203的结构。可以通过机械打磨的方式将第一包封层磨薄至导电模块的第二表面。
在一实施例中，芯片封装方法在形成第一包封层之前，还包括：
形成导热结构，所述导热结构包括覆盖在所述至少一个待封装芯片的背面、所述至少一个导电模块的第二表面以及所述至少一个待封装芯片与所述至少一个导电模块之间的导热材料，以及形成在导热材料表面的导热板。
在该实施例中，导热结构形成在导电模块211第二表面和待封装芯片201的背面，用于散热。这种情况下，导电模块可以是表面面积较大的金属块，即所述导电模块的第一表面或第二表面的面积可以大于预定阈值，能够起到更好的散热效果。导热结构包括导热材料2113和导热板2114，导热材料2113形成在导电模块211第二表面和待封装芯片背面，可以覆盖住导电模块211的第二表面和待封装芯片201的背面，且填充在导电模块211和待封装芯片201之间形成的缝隙中；对于形成有密封层203的结构，导热材料2113还形成在密封层203表面，用于将一个待封装芯片201以及与其对应的一个或多个导电模块211封装在导热材料2113中。一个待封装芯片201周围可对应设置一个或多个导电模块211，导电模块211的数量根据导电模块211的用途确定，即需要根据实际结构需求来设定。封装完成后，切割成的单体中包括至少一个待封装芯片201和至少一个导电模块211，即单体封装结构中可以包括一个芯片和一个或多个导电模块，也可以包括多个芯片和一个或多个导电模块；每个单体所包括的待封装芯片和导电模块为一组；每一组对应一个导热结构。导热材料2113将每一组中的待封装芯片201和一个或多个导电模块211连接起来，之后在导热材料表面设置一导热板2114，以实现导热结构。导热材料2113可选用糊状材质，并且可以是可固化材料，在将糊状的导热材料填充至待封装芯片201及其对应的导电模块之间以及覆盖在两者上表面后，能够进行热固化或者紫外固化。图2(i)-2(j)示出了形成有密封层203的情况下，导热结构制作工艺示意图。
在一实施例中，导热材料上可以放置导热板；待封装芯片201和一个或多个导电模块211构成的每一组对应一个导热板，导热材料完全填充了导热板、导电模块和待封装芯片之间的空隙，构成了通过导热板从封装芯片到导电模块的散热路径；并且导热材料可以是糊状材质，能够在被固化之前弥补导电模块和待封装芯片之间的厚度之差，并在固化后形成导热板、导电模块和待封装芯片的刚性支撑。导热板可以采用传统的编带包装(Tape&Reel)的方式或者拣选(Pick&Place)的方式方式对准并放置在导热材料上。
在一实施例中，在形成第一包封层之后，芯片封装方法还包括：
减薄所述第一包封层，露出所述导热结构的导热板表面。
该实施例中，为了提高导热结构散热效率，可以把第一包封层减薄至导热板的表面，使得导热板表面露出，以在封装芯片使用时更有效的导出封装芯片所产生的热量。
在一实施例中，步骤104，即在所述至少一个待封装芯片的正面通过再布线工艺完成封装的步骤，可以进一步包括：
在所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面形成钝化层。
该实施例中，载板200剥离之后，露出待封装芯片201的正面、导电模块211的第一表面，如果没有形成密封层203，还会露出第一包封层204表面，如果形成有密封层203，则露出密封层203的表面；载板剥离后待封装芯片201的正面所在的一侧包括待封装芯片201、导电模块211和第一包封层204(或密封层203)，为了完成再布线工艺，可以在这一侧形成钝化层205。图2(k)示出了形成有密封层203的情况下，形成钝化层205的结构示意图。
在一实施例中，形成钝化层之后，芯片封装方法还包括：
在所述钝化层上形成第一开口，所述第一开口位于所述至少一个待封装芯片的焊垫以及所述至少一个导电模块处；
在所述钝化层上形成第一再布线层，所述第一再布线层通过所述第一开口与所述待封装芯片上的焊垫以及所述至少一个导电模块电连接。
本实施例中，待封装芯片201正面具有芯片内部电路的焊垫，通过在待封装芯片201正面上进行再布线，可以将这些焊垫引出，同时再布线层还可以将导电模块上的焊垫引出(如果导电模块为一个单一的金属柱或者金属块，则直接将该导电模块引出，如果导电模块为多个金属柱或金属块集成的结构，则可以将每个金属柱或金属块引出)。如图2(k)所示，再布线时，可以在露出的密封层203(如果没有形成密封层203，则在露出的第一包封层204)以及待封装芯片201正面形成钝化层205，以保护待封装芯片203正面，并为后续的工艺提供平整的表面。钝化层205可采用聚酰亚胺或聚合物材料，通过丝网印刷(Screen-printing)、喷涂(Spray-coating)、层压(Lamination)等方式形成。可选地，钝化层205的材料可采用高温或紫外线固化。
在一实施例中，钝化层205的材料可以与密封层203的材料相同。
在一实施例中，形成钝化层205后，在钝化层205上形成第一再布线层206，第一再布线层206通过钝化层205上的第一开口2051与待封装芯片201正面的焊垫电连接。如图2(l)所示，可以在钝化层205形成后，在钝化层205上开孔的方式形成第一开口2051，使得待封装芯片201正面的焊垫或者从焊垫引出的线路从第一开口2051暴露出来。如果钝化层材料是激光反应性材料，可以采用激光图形化的方式一次形成一个第一开口2051的方式开孔；如果钝化层材料是光敏材料，则可以采用光刻图形化方式，一次形成多个第一开口2051的开孔方式。
在一实施例中，如图2(m)所示，在钝化层205的表面上形成第一再布线层206，第一再布线层206采用导电材料形成，例如铜、镍、金等金属。第一再布线层206包括填充在第一开口2051的连接部以及形成在钝化层205表面的图形化线路，连接部与待封装芯片201表面的焊垫形成电连接，且图形化线路与连接部形成电连接。
在一实施例中，芯片封装方法还包括：
在所述第一再布线层上形成第二包封层，并通过第一导电凸柱引出所述第一再布线层的焊垫或连接点。
如图2(n)所示，形成第一再布线层206之后，利用第二包封层207对其进行封装。在封装完成后，第一再布线层206上的图形化线路通过第一导电凸柱208(例如金属柱或外突焊垫等)从第二包封层207表面露出。
在一实施例中，在所述第一再布线层上形成第二包封层，并通过第一导电凸柱引出所述第一再布线层的焊垫或连接点，包括：
在所述第一再布线层的焊垫或连接点上形成第一导电凸柱；
在所述第一再布线层以及露出的所述钝化层上形成第二包封层，并露出所述第一导电凸柱。
该实施例中，在第一再布线层206的图形化线路上通过光刻和电镀方式形成第一导电凸柱208，之后再形成第二包封层207，使得第一导电凸柱208嵌入在第二包封层207的第二开口内。
在另一实施例中，在所述第一再布线层上形成第二包封层，并通过第一导电凸柱引出所述第一再布线层的焊垫或连接点，包括：
在所述第一再布线层以及露出的钝化层上形成第二包封层；
在所述第二包封层上与所述第一再布线层的焊垫或连接点对应的位置处形成第二开口；
在所述第二开口内形成第一导电凸柱。
该实施例中，可以在第一再布线层206上形成第二包封层207，之后在第二包封层207上通过开孔形成第二开口，并在第二开口中填充导电材料形成第一导电凸柱208。
第一导电凸柱208的形状优选为圆形，当然也可以是长方形、正方形等其他形状，且导电凸柱208与第一再布线层物理电连接。
在一实施例中，第二包封层207可通过层压、模压或丝网印刷的方式形成，优选采用环氧化合物。第二包封层207覆盖在钝化层以及第一再线层206上，第一再布线层206上通过第一导电凸柱208从第二包封层207表面露出。通过先形成第一导电凸柱208，再形成第二包封层207的方式包封时，可以将第二包封层207覆盖住钝化层205和第一再布线层206上的所有露出表面，之后再减薄至第一导电凸柱208的表面。
在一实施例中，根据封装的实际需求，如果仅形成一层布线即可的话，在多个待封装芯片201一起封装的情况，完成第一再布线层的封装后，通过激光或机械切割方式将整个封装结构切割成多个封装单体，每个封装单体包括至少一个待封装芯片201和至少一个导电模块211，即每个封装单体可以包括一个或多个待封装芯片201，而每个封装单体中的每个带封装芯片201可以对应一个或多个导电模块211，图2(o)示出了切割后的多个封装单体，图中所示的每个封装单体包括一个待封装芯片和多个导电模块。当然，在其他实施例中，每个封装单体可以包括多个待封装芯片和多个导电模块。
在另一实施例中，芯片封装方法还包括：
在第二包封层上形成第二再布线层，所述第二再布线层通过所述第一导电凸柱与所述第一再布线层的焊垫或连接点电连接；
在第二再布线层上形成第三包封层，并通过第二导电凸柱引出所述第二再布线层的焊垫或连接点。
本一实施例中，在第一再布线层206上形成第二再布线层209，第一再布线层206与第二再布线层209通过第一导电凸柱208电连接，而第二再布线层209上的焊垫或连接点通过第二导电凸柱2091引出，并且第二再布线层209以及露出的第二包封层207由第三包封层210覆盖，第二导电凸柱2091通过第三包封层210上的第三开口引出第二再布线层209上的焊垫或连接点。通过这种方式，可以实现多层封装结构。形成的多层封装芯片的结构图如图2(p)所示。
在一实施例中，在第二再布线层上形成第三包封层，并通过第二导电凸柱引出所述第二再布线层的焊垫或连接点，包括：
在所述第二再布线层的焊垫或连接点上形成第二导电凸柱；
在所述第二再布线层以及露出的第二包封层上形成第三包封层，并露出所述第二导电凸柱。
在另一实施例中，形成第三包封层，包封所述第二再布线层以及露出的第二包封层，并通过第二导电凸柱引出所述第二再布线层的焊垫或连接点，包括：
在所述第二再布线层以及露出的第二包封层上形成第三包封层；
在所述第三包封层上与所述第二再布线层的焊垫或连接点对应的位置处形成第三开口；
在所述第三开口内形成第二导电凸柱。
第二再布线层的形成方式与第一再布线层的形成方式类似，可以在第二再布线层形成后，在第二再布线层上形成第二导电凸柱，之后再形成第三包封层，并通过相应工艺漏出所述第二导电凸柱，使得第二导电凸柱能够将所述第二再布线层上的焊垫或连接点引出；还可以先在第二再布线层上形成第三包封层，然后在第三包封层上形成第三开口，并在第三开口中形成第二导电凸柱，使得第二导电凸柱能够与第二再布线层上的焊垫或连接点电连接。具体细节可参见上述对第一再布线层的描述，在此不再赘述。
在一实施例中，对于多层布线结构，在形成第二布线层，并通过第三包封层包封以后进行切割，使得切割后形成的每个封装单体包括至少一个待封装芯片以及邻近的至少一个导电模块。
在所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面通过再布线工艺完成封装之后，还包括：
在所述第一包封层的表面设置至少一个被动元件，所述至少一个被动元件与所述至少一个导电模块的第二表面电连接。
该实施例中，导电模块211的第二表面从第一包封层露出，根据封装芯片结构的实际需求，如果需要设置被动元件，则可以完成芯片的封装之后，在第一包封层的表面设置至少一个被动元件，被动元件与至少一个导电模块211电连接。在已有技术中，芯片封装结构中需要设置被动元件时，通常将被动元件与芯片一起封装在封装单体内部，这种方式会限制被动元件的尺寸，或者是被动元件的尺寸会造成封装结构的尺寸过大等。而通过该实施例的方式，将被动元件设置在封装结构外部，即第一包封层的外表面，被动元件的尺寸不会对封装结构本身的尺寸造成任何影响，且被动元件的尺寸也不受任何限制。
被动元件可以是电容、电阻、电感或者集成被动设备。被动元件包括正面和背面，正面暴露有焊垫，被动元件正面的焊垫与导电模块的表面电连接。根据实际芯片与被动元件的电路连接情况，被动元件可以与对应于芯片的一个或多个导电模块电连接。
如图2(q)-2(r)所示，在完成再布线工艺后，在第一包封层的表面露出的导电模块的第二表面上设置焊料2115，之后再将被动元件2116放置在焊料2115上，使得被动元件2116上的焊垫与焊料2114电连接。
在一实施例中，如图2(s)所示，对于设置有被动元件2116的封装结构，在形成被动元件2115之后进行切割，使得切割后形成的每个封装单体包括至少一个待封装芯片201、邻近的至少一个导电模块211以及设置在所述至少一个导电模块上的至少一个被动元件2116。图2(s)示出的结构中，切割后的每个封装单体包括一个芯片、多个导电模块和多个被动元件。当然，在其他实施例中，每个封装单体包括的芯片、导电模块和被动元件的数量可根据实际情况设置。需要说明的是，一个被动元件2116需要与两个导电模块211电性连接。
在一实施例中，还可以在将至少一个待封装芯片和至少一个导电模块贴装于载板上之前，在待封装芯片的正面形成保护层。
该实施例中，在半导体晶圆正面即对应待封装芯片201正面的表面形成一保护层，之后再将形成有保护层的所述半导体晶圆沿着切割道进行切割，得到多个形成有保护层的待封装芯片201。
保护层可以采用绝缘材料，如聚酰亚胺、环氧树脂、ABF(Ajinomoto buildupfilm)以及PBO(Polybenzoxazole)等。可选地，保护层的材料选择绝缘，且能够适应化学清洗、研磨等的材料。保护层可以通过层压(Lamination)、涂覆(Coating)、印刷(Printing)等方式形成在半导体晶圆上。由于半导体晶圆再被切割之前通常会被磨薄，如磨薄到50微米，因此在操作半导体晶圆时，通过在半导体晶圆正面形成保护层，既能够对半导体晶圆正面的电路起到保护作用，还能对超薄的半导体晶圆起到一定的支撑作用。
下面就利用本公开上述芯片封装方法形成的多种不同的芯片封装结构进行举例说明。
图3是根据本公开一示例性实施例提供的上述芯片封装方法得到的芯片封装结构的结构示意图。如图3所示，芯片封装结构包括：
第一包封层204，该第一包封层204上设置有至少一个内凹的第一腔体和至少一个内凹的第二腔体；
至少一个待封装芯片201，位于所述第一腔体内，所述待封装芯片201的背面朝向所述第一包封层204；
至少一个导电模块211，位于所述第二腔体内；
再布线结构300，形成于所述待封装芯片201的正面和导电模块211的第一表面，用于将所述待封装芯片201正面和所述导电模块211的第一表面的焊垫引出。
本实施例中，图3仅示出了包括一个待封装芯片201和多个导电模块211封装单体形式，而实际应用中，每个封装单体不一定仅包括一个待封装芯片，可以包括多个待封装芯片，而每个待封装芯片可对应一个或多个导电模块211。
可选地，导电模块211的厚度大于或等于待封装芯片201的厚度，第一腔体的深度小于或等于第二腔体的深度。
可选地，导电模块211的第二表面从第一包封层204的外表面露出，此时第二腔体形成贯穿第一包封层204的中空体。
在一实施例中，所述芯片封装结构还包括：
密封层203，形成于所述第一包封层204上表面以及至少包裹在所述芯片以及导电模块的四周。
形成有密封层203的芯片封装结构如图4所示。从图4中可以看出，密封层203形成在再布线结构300与第一包封层204之间，且至少包裹在所述待封装芯片201及导电模块211的四周。在其他实施例中，密封层203还可以覆盖在待封装芯片201的背面。
密封层203密封层连续不间断的形成在所述第一包封层204上表面以及至少包裹在所述芯片201以及所述导电模块211的四周。密封层203可以是完整的一片，也可以是露出导电模块第二表面和/或待封装芯片背面的具有多个孔洞但依然没有间断的一层结构。具体细节可参见上述对芯片封装方法的描述。
可选地，在一实施例中，上述芯片封装结构还可以包括：保护层，形成于所述多个芯片的正面，且所述保护层上形成有第一开口，所述第一开口位于所述多个芯片正面的焊垫对应位置处。
保护层是在待封装芯片201贴装于载板200上之前就形成的，用于保护芯片正面的电路，以及在将晶圆切割成单个芯片之前，为晶圆起到支撑的作用。为了形成再布线结构，保护层上可以形成多个第一开口，多个第一开口的位置与芯片上的焊垫位置对应，第一开口可以在形成保护层之后，将芯片贴装于载板之前形成，也可以在剥离载板之后再形成，具体根据实际情况选择。
在一实施例中，上述芯片封装结构还包括钝化层205，形成在所述芯片的正面、导电模块的第一表面以及露出的所述第一包封层上，或者形成在所述芯片的正面、导电模块的第一表面以及露出的所述密封层上，或者形成在所述保护层、所述导电模块的第一表面和露出的所述密封层上。
钝化层205是在形成再布线结构300之前形成，用于为再布线层提供平整且材质一致的表面。具体细节可参见上述对芯片封装方法的描述。
在一实施例中，所述再布线结构300包括：
第一再布线层206，形成于所述钝化层205上，且通过所述钝化层205上的第一开口与所述芯片201的焊垫电连接；
第二包封层207，形成于所述第一再布线层206以及露出的所述钝化层205上，且具有第二开口，所述第二开口内设置有与所述第一再布线层206电连接的第一导电凸柱208。
图5(a)和(b)示出了再布线结构包括第一布线层206和第二包封层207时的芯片封装结构。其中，图5(a)中示出了没有形成密封层的情况下的芯片封装结构，图5(b)示出了形成有密封层的情况下的芯片封装结构。图5(a)和(b)示意性示出了单个封装结构中仅包括一个芯片和多个导电模块的结构，可以理解的是，在其他实施例中，单个封装结构可以包括多个芯片和多个导电模块。
在一实施例中，在形成有保护层、而没有形成密封层和钝化层的情况下，所述再布线结构包括：
第一再布线层，形成于所述保护层和露出的所述第一包封层，且通过所述第一开口与所述芯片的焊垫电连接；
第二包封层，形成于所述第一再布线层、露出的所述保护层和所述第一包封层上，且具有第二开口，所述第二开口内设置有与所述第一再布线层电连接的第一导电凸柱。
在一实施例中，在形成有保护层和密封层，而没有形成钝化层的情况下，所述再布线结构包括：
第一再布线层，形成于所述保护层和露出的所述密封层上，且通过所述第一开口与所述芯片的焊垫电连接；
第二包封层，形成于所述第一再布线层、露出的所述保护层和所述密封层上，且具有第二开口，所述第二开口内设置有与所述第一再布线层电连接的第一导电凸柱。
对于多层封装结构，在图5以及上述两种不同情况的基础上，所述再布线结构300还包括：
第二再布线层209，形成于所述第二包封层207上，且通过所述第一导电凸柱208与所述第一再布线层206的焊垫或连接点电连接；
第三包封层210，用于包封所述第二再布线层209以及露出的第二包封层207，并通过第二导电凸柱2091引出所述第二再布线层209的焊垫或连接点。
图6(a)和(b)示出了在图5基础上再布线结构300还包括第二再布线层和第三包封层的结构示意图；其中，图6(a)中示出了没有形成密封层的情况下的芯片封装结构，图6(b)示出了形成有密封层的情况下的芯片封装结构。图6(a)和(b)示意性示出了单个封装结构中仅包括一个芯片和多个导电模块的结构，可以理解的是，在其他实施例中，单个封装结构可以包括多个芯片和多个导电模块。
在一实施例中，所述芯片封装结构，还包括：
导热结构，位于所述芯片的背面以及所述导电模块的第二表面；所述导电模块的第二表面与所述第一表面相对。
所述导热结构位于待封装芯片201的背面以及导电模块211的第二表面，用于在使用过程中，通过导电模块211将待封装芯片201产生的热量散发出去。
可选地，所述导热结构包括：
导热材料，形成在所述芯片的背面、所述导电模块的第二表面以及所述芯片和导电模块之间的缝隙中；
导热板，设置在所述导热材料的表面。
图7(a)～(b)示出了包括有导热结构的单层芯片封装结构，且一个封装单体中只包括一个待封装芯片和一个导电模块，当然可以理解的是，在此基础上还可以形成多层芯片封装结构。其中，图7(a)示出了形成有密封层203的单层芯片封装结构，图7(b)示出了不包括密封层的单层芯片封装结构。导热结构包括导热材料2113和导热板2114。从结构上看，一个待封装芯片201对应一个导电模块211，导热结构形成在一个待封装结构201及其对应的一个导电模块211上。导热结构可以与待封装芯片201一一对应。具体细节可参见上述芯片封装方法的描述。图7(a)～(b)所示的结构中，第一包封层204包封住了导热结构，且导热板2114的表面未从第一包封层204的表面露出。在其他实施例中，导热板2114的表面还可以从第一包封层204的表面露出。
在一实施例中，上述芯片封装结构还包括：
被动元件，设置在所述第一包封层的表面，与所述导电模块的第二表面电连接。
图8(a)-(b)示出了包括被动元件的单层芯片封装结构，且一个封装单体中只包括一个待封装芯片和一个导电模块，当然可以理解的是，在此基础上还可以形成多层芯片封装结构。图8(a)-(b)示出的单层芯片封装结构中不包括密封层203，可以理解的是，在其他实施例中，还可以形成密封层，具体细节参见上述其他实施例，在此不再赘述。其中，图8(a)示出的结构中，每个被动元件与多个导电模块211电连接；而图8(b)示出的结构中，每个被动元件与一个导电模块211电连接，而导电模块211为包括多个导电凸柱的复合体。
上述芯片封装结构可以通过上述芯片封装方法以及图2(a)～(s)所示的工艺流程得到，具体细节可参见上述对芯片封装方法以及工艺流程的详细介绍，在此不再赘述。
本公开实施例还提出了一种堆叠式芯片封装结构，包括：
至少一个如前所述的第一芯片封装结构；
至少一个第二芯片封装结构，所述第二芯片封装结构包括封装好的芯片以及用于引出所述芯片正面的焊垫的再布线结构；其中，
至少一个所述第二芯片封装结构的再布线结构与至少一个所述第一芯片封装结构的导电模块的第二表面电连接，所述导电模块的第二表面与所第一芯片封装结构可以是利用上述芯片封装方法制成的包括导电模块的上述芯片封装结构；而第二芯片封装结构可以为普通的芯片封装结构，包括封装好的芯片和形成在芯片正面的再布线结构。当然可以理解的是，第二芯片封装结构也可以为利用上述芯片封装方法制成的包括导电模块的上述芯片封装结构。为了实现堆叠，第二芯片封装结构的再布线结构与第一芯片封装结构的导电模块的第二表面电性连接。第二芯片封装结构的再布线结构包括至少一个再布线层以及用于引出最外层再布线层的导电凸柱。导电凸柱可以通过焊料与第一芯片封装结构中的导电模块的第二表面电性连接。
图9(a)和(b)示出了堆叠式芯片封装结构的一种示意图，其中第一芯片封装结构901和第二芯片封装结构902均为单层封装结构(即仅包括一层再布线层)，第二芯片封装结构901中不包括导电模块，但是可以理解的是，第二芯片封装结构901中也可以封装上导电模块，以便于与其他芯片封装结构叠加，或者设置被动元件，或者设置导热结构等。其中，图9(a)中，第一芯片封装结构901对应于待封装芯片设置有多个导电模块211，每个导电模块211为单独的金属柱或金属块；图9(b)中，第一芯片封装结构901中对应于待封装芯片201设置有多个导电模块211，每个导电模块为包括多个金属柱或金属块的阵列复合结构。第一芯片封装结构901中的导电模块上的焊垫通过焊料903与第二芯片封装结构902中的第一导电凸柱208电性连接。可选地，第二芯片封装结构902的第一导电凸柱上设置有焊料904，还可以用于与其他芯片封装结构进行堆叠。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (29)

1.一种芯片封装方法，包括：
将至少一个待封装芯片和至少一个导电模块贴装于载板上，所述至少一个待封装芯片的背面朝上，正面朝向所述载板；所述至少一个导电模块邻近所述至少一个待封装芯片，所述至少一个导电模块由金属导电凸柱构成，并且具有第一表面和第二表面，所述至少一个导电模块的厚度大于所述至少一个待封装芯片的厚度；
形成密封层，所述密封层至少包裹在所述至少一个待封装芯片以及所述至少一个导电模块的四周；
形成第一包封层，所述第一包封层覆盖在整个所述载板上，用于包封住所述至少一个待封装芯片以及所述至少一个导电模块，其中，所述密封层连续不间断的覆盖在所述第一包封层表面以及至少包裹在所述待封装芯片的四周；
减薄所述第一包封层，使得所述第一包封层的上表面与所述至少一个导电模块的第二表面齐平，从而露出所述至少一个导电模块的第二表面；
剥离所述载板，露出所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面，得到一平板结构；
在所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面通过再布线工艺完成封装。
2.如权利要求1所述的方法，其中，所述将至少一个待封装芯片以及至少一个导电模块贴装于载板上，包括：
在所述载板上形成粘接层；
通过所述粘接层将所述至少一个导电模块贴装于所述载板的第一预定位置处，将所述至少一个待封装芯片贴装于所述载板的第二预定位置处。
3.如权利要求1所述的方法，其中，所述导电模块为多个导电凸柱构成的导电阵列，所述导电阵列通过绝缘材料封装成一体。
4.如权利要求3所述的方法，其中，所述导电阵列中间具有至少一个开口；所述导电阵列和所述至少一个封装芯片贴装于所述载板上时，所述至少一个封装芯片位于所述至少一个开口中。
5.如权利要求1所述的方法，其中，所述形成密封层，包括：
将密封材料覆盖在贴装有所述至少一个待封装芯片以及所述至少一个导电模块的所述载板上；
固化所述密封材料。
6.如权利要求1或5所述的方法，其中，所述密封层采用热固化或紫外线固化的绝缘材料。
7.如权利要求1所述的方法，其中，在所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面通过再布线工艺完成封装之后，还包括：
在所述第一包封层的表面设置至少一个被动元件，所述至少一个被动元件与所述至少一个导电模块的第二表面电连接。
8.如权利要求7所述的方法，其中，在所述第一包封层的表面设置至少一个被动元件之后，还包括：
进行切割，使得切割后形成的每个封装单体包括至少一个待封装芯片、邻近的至少一个导电模块以及至少一个被动元件。
9.一种芯片封装方法，包括：
将至少一个待封装芯片和至少一个导电模块贴装于载板上，所述至少一个待封装芯片的背面朝上，正面朝向所述载板；所述至少一个导电模块邻近所述至少一个待封装芯片；
形成导热结构，所述导热结构包括覆盖在所述至少一个待封装芯片的背面、所述至少一个导电模块的第二表面以及所述至少一个待封装芯片与所述至少一个导电模块之间的导热材料，以及形成在导热材料上的导热板；
形成第一包封层，所述第一包封层覆盖在整个所述载板上，用于包封住所述至少一个待封装芯片、所述至少一个导电模块以及所述的导热结构；
减薄所述第一包封层，露出所述导热结构的导热板表面；
剥离所述载板，露出所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面；
在所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面通过再布线工艺完成封装。
10.如权利要求9所述的方法，其中，所述导热结构与封装完成后切割成的单体一一对应，每个单体包括至少一个待封装芯片和至少一个导电模块。
11.如权利要求1或9所述的方法，其中，在所述至少一个待封装芯片的正面通过再布线工艺完成封装，包括：
形成钝化层，以使所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面所在这一侧平整化。
12.如权利要求11所述的方法，形成钝化层之后，还包括：
在所述钝化层上形成钝化层开口，所述钝化层开口位于所述至少一个待封装芯片的焊垫以及所述至少一个导电模块处；
在所述钝化层上形成第一再布线层，所述第一再布线层通过所述钝化层开口与所述待封装芯片上的焊垫以及所述至少一个导电模块电连接。
13.如权利要求12所述的方法，还包括：
在所述第一再布线层上形成第二包封层，并通过第一导电凸柱引出所述第一再布线层的焊垫或连接点。
14.如权利要求13所述的方法，其中，在所述第一再布线层上形成第二包封层，并通过第一导电凸柱引出所述第一再布线层的焊垫或连接点，包括：
在所述第一再布线层的焊垫或连接点上形成第一导电凸柱；
在所述第一再布线层以及露出的所述钝化层上形成第二包封层，并露出所述第一导电凸柱；或，
在所述第一再布线层上形成第二包封层，并通过第一导电凸柱引出所述第一再布线层的焊垫或连接点，包括：
在所述第一再布线层以及露出的所述钝化层上形成第二包封层；
在所述第二包封层上与所述第一再布线层的焊垫或连接点对应的位置处形成第二开口；
在所述第二开口内形成第一导电凸柱。
15.如权利要求13所述的方法，还包括：
在第二包封层上形成第二再布线层，所述第二再布线层通过所述第一导电凸柱与所述第一再布线层的焊垫或连接点电连接；
在第二再布线层上形成第三包封层，并通过第二导电凸柱引出所述第二再布线层的焊垫或连接点。
16.如权利要求15所述的方法，其中，在第二再布线层上形成第三包封层，并通过第二导电凸柱引出所述第二再布线层的焊垫或连接点，包括：
在所述第二再布线层的焊垫或连接点上形成第二导电凸柱；
在所述第二再布线层以及露出的第二包封层上形成第三包封层，并露出所述第二导电凸柱；或，
形成第三包封层，包封所述第二再布线层以及露出的第二包封层，并通过第二导电凸柱引出所述第二再布线层的焊垫或连接点，包括：
在所述第二再布线层以及露出的第二包封层上形成第三包封层；
在所述第三包封层上与所述第二再布线层的焊垫或连接点对应的位置处形成第三开口；
在所述第三开口内形成第二导电凸柱。
17.如权利要求1或9所述的方法，其中，在所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面通过再布线工艺完成封装之后，还包括：
进行切割，使得切割后形成的每个封装单体包括至少一个待封装芯片以及邻近的至少一个导电模块。
18.如权利要求1或9所述的方法，其中，将至少一个待封装芯片和至少一个导电模块贴装于载板上之前，还包括：
在待封装芯片的正面形成保护层；
在所述保护层形成保护层开口，所述保护层开口位于所述至少一个待封装芯片正面的焊垫对应位置处。
19.一种芯片封装结构，包括：
第一包封层，该第一包封层上设置有至少一个内凹的第一腔体和至少一个内凹的第二腔体，所述第二腔体邻近所述第一腔体设置；
至少一个芯片，位于所述第一腔体内，所述芯片的背面朝向所述第一包封层；
至少一个导电模块，由金属导电凸柱构成，并且具有第一表面和第二表面，位于所述第二腔体内，所述导电模块的厚度大于所述芯片的厚度，所述导电模块的第二表面从所述第一包封层露出；
密封层，至少包裹在所述芯片以及所述导电模块的四周，其中，所述密封层连续不间断的形成在所述第一包封层表面以及至少包裹在所述芯片以及所述导电模块的四周；
再布线结构，形成于所述芯片的正面以及所述导电模块的第一表面，用于将所述芯片的正面和所述导电模块的第一表面的焊垫引出。
20.如权利要求19所述的芯片封装结构，其中，还包括：
被动元件，设置在所述第一包封层的表面，与所述导电模块的第二表面电连接。
21.一种芯片封装结构，包括：
第一包封层，该第一包封层上设置有至少一个内凹的第一腔体；
至少一个芯片，位于所述第一腔体内；
至少一个导电模块，具有第一表面和第二表面，位于所述第一腔体内；
至少一个导热结构，位于所述第一腔体内，所述导热结构包括覆盖在所述芯片的背面、所述导电模块的第二表面以及所述芯片与所述导电模块之间的导热材料，以及形成在导热材料上的导热板；
再布线结构，形成于所述芯片的正面以及所述导电模块的第一表面，用于将所述芯片的正面和所述导电模块的第一表面的焊垫引出；其中，所述导热结构的所述导热板表面从所述第一包封层露出。
22.如权利要求19或21所述的芯片封装结构，其中，还包括：
保护层，形成于所述芯片的正面，且所述保护层上形成有保护层开口，所述保护层开口位于所述芯片正面的焊垫对应位置处，所述再布线结构通过所述保护层开口与所述芯片的焊垫电连接。
23.如权利要求19或21所述的芯片封装结构，其中，还包括：
钝化层，形成在所述芯片的正面以及所述导电模块的第一表面上，且所述钝化层上形成有钝化层开口，所述钝化层开口位于所述芯片正面的焊垫对应位置处，所述再布线结构通过所述钝化层开口与所述芯片的焊垫电连接。
24.如权利要求19或21所述的芯片封装结构，其中，所述再布线结构包括：
第一再布线层，形成于所述芯片的正面以及所述导电模块的第一表面上，且与所述芯片的焊垫电连接；
第二包封层，用于包封所述第一再布线层，且具有第二开口，所述第二开口内设置有与所述第一再布线层电连接的第一导电凸柱。
25.如权利要求24所述的芯片封装结构，其中，所述再布线结构还包括：
第二再布线层，形成于所述第二包封层上，且通过所述第一导电凸柱与所述第一再布线层的焊垫或连接点电连接；
第三包封层，用于包封所述第二再布线层以及露出的第二包封层，并通过第二导电凸柱引出所述第二再布线层的焊垫或连接点。
26.如权利要求19或21所述的芯片封装结构，其中，所述导电模块为多个导电凸柱构成的导电阵列，所述导电阵列通过绝缘材料封装成一体。
27.如权利要求26所述的芯片封装结构，其中，所述导电阵列中间具有至少一个导电阵列开口；所述芯片位于所述至少一个导电阵列开口中。
28.一种堆叠式芯片封装结构，包括：
至少一个如权利要求19所述的芯片封装结构；
第二芯片封装结构，所述第二芯片封装结构包括封装好的芯片以及用于引出所述芯片正面的焊垫的再布线结构；其中，
所述第二芯片封装结构的再布线结构与如权利要求19所述的芯片封装结构的导电模块的第二表面电连接。
29.如权利要求28所述的芯片封装结构，其中，所述第二芯片封装结构为如权利要求19所述的芯片封装结构。
CN201711227091.2A 2016-11-29 2017-11-29 芯片封装方法及封装结构 Active CN108172551B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SG10201610034W 2016-11-29
SG10201610034W 2016-11-29

Publications (2)

Publication Number Publication Date
CN108172551A CN108172551A (zh) 2018-06-15
CN108172551B true CN108172551B (zh) 2022-04-29

Family

ID=62189974

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201721628088.7U Active CN208014673U (zh) 2016-11-29 2017-11-29 芯片封装结构
CN201711227091.2A Active CN108172551B (zh) 2016-11-29 2017-11-29 芯片封装方法及封装结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201721628088.7U Active CN208014673U (zh) 2016-11-29 2017-11-29 芯片封装结构

Country Status (3)

Country Link
US (1) US10431477B2 (zh)
CN (2) CN208014673U (zh)
TW (1) TWI666740B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208014673U (zh) * 2016-11-29 2018-10-26 Pep创新私人有限公司 芯片封装结构
CN106601627A (zh) * 2016-12-21 2017-04-26 江苏长电科技股份有限公司 先封后蚀电镀铜柱导通三维封装结构的工艺方法
KR102561987B1 (ko) * 2017-01-11 2023-07-31 삼성전기주식회사 반도체 패키지와 그 제조 방법
US11114315B2 (en) 2017-11-29 2021-09-07 Pep Innovation Pte. Ltd. Chip packaging method and package structure
US11232957B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and package structure
US11233028B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and chip structure
US11610855B2 (en) 2017-11-29 2023-03-21 Pep Innovation Pte. Ltd. Chip packaging method and package structure
US10622321B2 (en) * 2018-05-30 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structures and methods of forming the same
CN109346416A (zh) * 2018-09-26 2019-02-15 广西桂芯半导体科技有限公司 一种芯片封装方法
CN111199922A (zh) * 2018-11-20 2020-05-26 奥特斯科技(重庆)有限公司 部件承载件及其制造方法
US11069604B2 (en) * 2018-12-18 2021-07-20 Alpha And Omega Semiconductor (Cayman) Ltd. Grand Semiconductor package and method of making the same
CN109786261A (zh) * 2018-12-29 2019-05-21 华进半导体封装先导技术研发中心有限公司 一种集成被动元件的封装方法及结构
CN111668108B (zh) * 2019-03-08 2022-05-31 矽磐微电子(重庆)有限公司 半导体封装方法
CN111863772B (zh) * 2019-04-29 2022-09-27 矽磐微电子(重庆)有限公司 定位方法、封装组件及封装结构
CN111916361A (zh) * 2019-05-10 2020-11-10 中芯长电半导体（江阴）有限公司 一种塑封模具及塑封方法
CN112117194B (zh) * 2019-06-20 2022-07-01 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN112117202B (zh) * 2019-06-20 2023-01-24 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
KR102683202B1 (ko) * 2019-07-08 2024-07-10 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
CN112349603B (zh) * 2019-08-07 2024-04-12 天芯互联科技有限公司 一种功率器件的制作方法、功率器件和电子设备
CN112397400B (zh) * 2019-08-16 2022-07-01 矽磐微电子(重庆)有限公司 半导体封装方法
CN111739810B (zh) * 2020-06-22 2022-09-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体装置
CN112490184B (zh) * 2020-11-25 2024-07-05 通富微电子股份有限公司 多芯片封装方法
CN113436979B (zh) * 2021-06-15 2024-02-27 矽磐微电子(重庆)有限公司 半导体封装方法
CN113594052B (zh) * 2021-07-29 2024-02-27 矽磐微电子(重庆)有限公司 半导体封装方法
CN114267598B (zh) * 2021-12-07 2022-10-11 宜确半导体（苏州）有限公司 一种射频前端集成电路的封装结构以及封装方法
CN114361047B (zh) * 2022-01-05 2022-12-30 长电集成电路(绍兴)有限公司 一种集成电路封装模块及其制备方法、光电处理模组

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1086373A (zh) * 1992-10-20 1994-05-04 富士通株式会社 电源模块
CN103383927A (zh) * 2012-05-03 2013-11-06 三星电子株式会社 半导体封装及其形成方法
CN104241218A (zh) * 2014-06-25 2014-12-24 中国科学院微电子研究所 一种带有散热结构的倒装芯片塑封结构及制造方法
CN104823276A (zh) * 2013-11-21 2015-08-05 东部Hitek株式会社 覆晶薄膜型半导体封装及其制造方法
CN204560108U (zh) * 2015-04-28 2015-08-12 东莞市零度导热材料有限公司 一种紧密贴合发热芯片的导热垫片
CN105023886A (zh) * 2014-04-16 2015-11-04 东部Hitek株式会社 半导体封装及制造该半导体封装的方法
CN106098654A (zh) * 2016-06-20 2016-11-09 东莞市联洲知识产权运营管理有限公司 一种散热优化的集成电路封装
CN208014673U (zh) * 2016-11-29 2018-10-26 Pep创新私人有限公司 芯片封装结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193034B2 (en) * 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US8153057B2 (en) * 2007-07-24 2012-04-10 Nalco Company Method and device for preventing corrosion in hot water systems
US7981730B2 (en) * 2008-07-09 2011-07-19 Freescale Semiconductor, Inc. Integrated conformal shielding method and process using redistributed chip packaging
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US8064458B2 (en) * 2009-06-23 2011-11-22 Nortel Networks Limited Method and apparatus for simulating IP multinetting
US8558392B2 (en) * 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
US8941222B2 (en) * 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US8848380B2 (en) * 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
TWI574355B (zh) * 2012-08-13 2017-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
KR102187809B1 (ko) * 2014-02-21 2020-12-07 삼성전자주식회사 자기 차폐부를 가지는 반도체 패키지 제조방법
KR20160066311A (ko) * 2014-12-02 2016-06-10 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조방법
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
US9875970B2 (en) * 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1086373A (zh) * 1992-10-20 1994-05-04 富士通株式会社 电源模块
CN103383927A (zh) * 2012-05-03 2013-11-06 三星电子株式会社 半导体封装及其形成方法
CN104823276A (zh) * 2013-11-21 2015-08-05 东部Hitek株式会社 覆晶薄膜型半导体封装及其制造方法
CN105023886A (zh) * 2014-04-16 2015-11-04 东部Hitek株式会社 半导体封装及制造该半导体封装的方法
CN104241218A (zh) * 2014-06-25 2014-12-24 中国科学院微电子研究所 一种带有散热结构的倒装芯片塑封结构及制造方法
CN204560108U (zh) * 2015-04-28 2015-08-12 东莞市零度导热材料有限公司 一种紧密贴合发热芯片的导热垫片
CN106098654A (zh) * 2016-06-20 2016-11-09 东莞市联洲知识产权运营管理有限公司 一种散热优化的集成电路封装
CN208014673U (zh) * 2016-11-29 2018-10-26 Pep创新私人有限公司 芯片封装结构

Also Published As

Publication number Publication date
TWI666740B (zh) 2019-07-21
CN108172551A (zh) 2018-06-15
US20180151392A1 (en) 2018-05-31
CN208014673U (zh) 2018-10-26
US10431477B2 (en) 2019-10-01
TW201820552A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
CN108172551B (zh) 芯片封装方法及封装结构
TWI756311B (zh) 晶片封裝方法及封裝結構
TWI670819B (zh) 晶片封裝方法及封裝結構
US10276545B1 (en) Semiconductor package and manufacturing method thereof
CN111883442A (zh) 半导体封装方法及半导体封装结构
CN111952190B (zh) 半导体封装方法
CN113471086A (zh) 半导体封装方法及半导体封装结构
CN111933534B (zh) 半导体封装方法及半导体封装结构
CN113725102A (zh) 半导体封装方法及半导体封装结构
CN113451161B (zh) 半导体封装方法及半导体封装结构
CN113725098B (zh) 半导体封装方法及半导体封装结构
CN111668123B (zh) 半导体封装方法
CN112133695B (zh) 系统级封装结构及其制作方法
CN111668111B (zh) 半导体封装方法
CN111883438B (zh) 半导体封装方法及半导体封装结构
CN114446796A (zh) 半导体封装方法及半导体封装结构
CN113725101B (zh) 半导体封装方法及半导体封装结构
CN113725099B (zh) 半导体封装方法及半导体封装结构
CN115483119A (zh) 半导体封装方法
CN115483118A (zh) 半导体封装方法
CN114446797A (zh) 半导体封装方法及半导体封装结构
CN115483115A (zh) 半导体封装方法及半导体产品
CN114446799A (zh) 半导体封装方法及半导体封装结构
CN116487272A (zh) 基于晶圆的半导体结构的板级制造方法
CN113725095A (zh) 半导体封装方法及半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant