CN109346416A - 一种芯片封装方法 - Google Patents
一种芯片封装方法 Download PDFInfo
- Publication number
- CN109346416A CN109346416A CN201811126340.3A CN201811126340A CN109346416A CN 109346416 A CN109346416 A CN 109346416A CN 201811126340 A CN201811126340 A CN 201811126340A CN 109346416 A CN109346416 A CN 109346416A
- Authority
- CN
- China
- Prior art keywords
- chip
- packaged
- packaging method
- carrier
- envelope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 52
- 239000010410 layer Substances 0.000 claims abstract description 14
- 239000012790 adhesive layer Substances 0.000 claims abstract description 8
- 238000005538 encapsulation Methods 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 13
- 239000011241 protective layer Substances 0.000 claims description 9
- 239000012530 fluid Substances 0.000 claims description 6
- 238000012856 packing Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000843 powder Substances 0.000 claims description 3
- 239000000565 sealant Substances 0.000 claims description 3
- 238000007711 solidification Methods 0.000 claims description 3
- 230000008023 solidification Effects 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 238000012536 packaging technology Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002365 multiple layer Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本申请公开了一种芯片的封装方法，其特征在于，所述封装方法包括：提供至少一个待封装芯片，具有相对设置的第一表面以及第二表面；提供一载体，具有相对设置的第一表面和第二表面，在载体的第一表面形成粘合层；将芯片的第二表面贴装在载体的第一表面形成的粘合层上；在载体表面形成封料层，所述封料层包裹在至少一个待封装芯片的四周；形成第一包封层，所述第一包封层覆盖在整个载板上；剥离载体，露出至少一个待封装芯片的第二表面；在所述至少一个待封装芯片的第二表面通过再布线工艺完成封装。本发明的封装方法采用特殊保护工艺，提高了产品的良品率，减少对芯片的损伤，简化了封装工艺，降低了产品的封装成本，具备较好的市场应用前景。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种芯片封装方法。
背景技术
随着科学技术的不断发展，越来越多的电子设备被广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们生活不可或缺的重要工具。电子设备实现各种预设功能的主要部件是各式各样的芯片。为了避免芯片收到外部环境的影响，保证芯片使用寿命以及稳定性，芯片一般需要进行封装保护。
目前的封装方法的缺点有：1、现有技术对芯片进行封装过程中，一些工艺过程需要在较高温度下进行，这样会对芯片的功能结构产生不良影响，从而影响芯片的性能。2、工艺速度慢，效率低，步骤多，包括表面清洗、上胶、贴盖板、烘烤等步骤；3、工艺不稳定，良率低；如粘接剂的厚度不稳定，导致最终产品表面不平整；如封装材料的热膨胀系数大于基板的热膨胀系数大于芯片的热膨胀系数导致芯片高度不稳定，封装表面产生内凹翘曲，在贴合硬质盖板前需要先进磨平。
因此，如何提供一种芯片优化的封装方法，减少封装工艺流程，提高封装效率，降低生产成本，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
本发明的目的是提供一种芯片的封装方法， 该封装方法采用特殊保护工艺，提高了产品的良品率，减少对芯片的损伤，简化了封装工艺，降低了产品的封装成本，提高了生产效率，具备较好的市场应用前景。
本发明是这样实现的：
一种芯片的封装方法，其特征在于，所述封装方法包括：
提供至少一个待封装芯片，具有相对设置的第一表面以及第二表面，所述第一表面包括多个功能区域；
提供一载体，具有相对设置的第一表面和第二表面，在载体的第一表面形成粘合层；
将芯片的第二表面贴装在载体的第一表面形成的粘合层上；
在载体表面形成封料层，所述封料层包裹在至少一个待封装芯片的四周；
形成第一包封层，所述第一包封层覆盖在整个载板上，用于包封住至少一个待封装芯片以及密封层；
剥离载体，露出至少一个待封装芯片的第二表面；
在所述至少一个待封装芯片的第二表面通过再布线工艺完成封装。
作为本发明的一种优选技术方案，还包括在形成封料层之后，去除载体，形成待处理衬底，对待处理衬底进行切割，形成若干独立的封装结构。
作为本发明的一种优选技术方案，将对待处理衬底进行切割之前，还包括在待处理衬底上与至少一个待封装芯片的焊垫相对应的位置处形成保护层开口。
作为本发明的一种优选技术方案，在所述保护层开口中填充导电介质，使得导电介质与待封装芯片的焊垫电连接。
作为本发明的一种优选技术方案，在至少一个待封装芯片的第二表面通过再布线工艺形成第一再布线层，所述第一再布线层通过保护层开口与待封装芯片上的焊垫电连接。
作为本发明的一种优选技术方案，所述封料层为感光干膜、非感光干膜或者塑封材料膜。
作为本发明的一种优选技术方案，所述封料层的填充材料是芯片在封装时由熔融的流体固化形成的，所述封料层的热膨胀系数小于15ppm/℃。
作为本发明的一种优选技术方案，所述填充材料为单一或混合封装料的粉末或颗粒，在芯片封装时熔融为流体再固化。
作为本发明的一种优选技术方案，所述封料层为利用半导体工艺将封料材料覆盖在贴装有至少一个待封装芯片的载体上，固化封料材料，形成封料层。
作为本发明的一种优选技术方案，所述待封装芯片的数量为一个或多个，当所述待封装芯片的数量为多个时，若干待封装芯片位于同一层或者多层重叠。
本发明突出的实质性特点和显著的进步是：
本发明的芯片封装方法采用特殊保护工艺，在待封装芯片封料后再进行包封，封料层的稳定性更佳，能够避免因多层封料层而发生的分层或开裂问题；提高了产品的良品率，减少对芯片的损伤，简化了封装工艺，封装工艺可靠性高，降低了产品的封装成本，提高了生产效率，免去了在传统方式中封装之后繁琐的表面清洗、贴盖板、烘烤等工艺步骤，大大减少了工艺步骤降低了生产成本、并缩短了工艺流程时间，具备较好的市场应用前景。
具体实施方式
实施例1
一种芯片的封装方法，所述封装方法包括：
提供至少一个待封装芯片，具有相对设置的第一表面以及第二表面，所述第一表面包括多个功能区域；
提供一载体，具有相对设置的第一表面和第二表面，在载体的第一表面形成粘合层；
将芯片的第二表面贴装在载体的第一表面形成的粘合层上；
在载体表面形成封料层，所述封料层包裹在至少一个待封装芯片的四周；
形成第一包封层，所述第一包封层覆盖在整个载板上，用于包封住至少一个待封装芯片以及密封层；
剥离载体，露出至少一个待封装芯片的第二表面；
在所述至少一个待封装芯片的第二表面通过再布线工艺完成封装。
还包括在形成封料层之后，去除载体，形成待处理衬底，对待处理衬底进行切割，形成若干独立的封装结构。
将对待处理衬底进行切割之前，还包括在待处理衬底上与至少一个待封装芯片的焊垫相对应的位置处形成保护层开口。
在所述保护层开口中填充导电介质，使得导电介质与待封装芯片的焊垫电连接。
在至少一个待封装芯片的第二表面通过再布线工艺形成第一再布线层，所述第一再布线层通过保护层开口与待封装芯片上的焊垫电连接。
所述封料层为感光干膜、非感光干膜或者塑封材料膜。
所述封料层的填充材料是芯片在封装时由熔融的流体固化形成的，所述封料层的热膨胀系数小于15ppm/℃。
所述填充材料为单一或混合封装料的粉末或颗粒，在芯片封装时熔融为流体再固化。
所述封料层为利用半导体工艺将封料材料覆盖在贴装有至少一个待封装芯片的载体上，固化封料材料，形成封料层。
Claims (10)
1.一种芯片的封装方法，其特征在于，所述封装方法包括：
提供至少一个待封装芯片，具有相对设置的第一表面以及第二表面，所述第一表面包括多个功能区域；
提供一载体，具有相对设置的第一表面和第二表面，在载体的第一表面形成粘合层；
将芯片的第二表面贴装在载体的第一表面形成的粘合层上；
在载体表面形成封料层，所述封料层包裹在至少一个待封装芯片的四周；
形成第一包封层，所述第一包封层覆盖在整个载板上，用于包封住至少一个待封装芯片以及密封层；
剥离载体，露出至少一个待封装芯片的第二表面；
在所述至少一个待封装芯片的第二表面通过再布线工艺完成封装。
2.根据权利要求1所述的一种芯片的封装方法，其特征在于：还包括在形成封料层之后，去除载体，形成待处理衬底，对待处理衬底进行切割，形成若干独立的封装结构。
3.根据权利要求2所述的一种芯片的封装方法，其特征在于：将对待处理衬底进行切割之前，还包括在待处理衬底上与至少一个待封装芯片的焊垫相对应的位置处形成保护层开口。
4.根据权利要求3所述的一种芯片的封装方法，其特征在于：在所述保护层开口中填充导电介质，使得导电介质与待封装芯片的焊垫电连接。
5.根据权利要求3所述的一种芯片的封装方法，其特征在于：在至少一个待封装芯片的第二表面通过再布线工艺形成第一再布线层，所述第一再布线层通过保护层开口与待封装芯片上的焊垫电连接。
6.根据权利要求1所述的一种芯片的封装方法，其特征在于：所述封料层为感光干膜、非感光干膜或者塑封材料膜。
7.根据权利要求1所述的一种芯片的封装方法，其特征在于：所述封料层的填充材料是芯片在封装时由熔融的流体固化形成的，所述封料层的热膨胀系数小于15ppm/℃。
8.根据权利要求7所述的一种芯片的封装方法，其特征在于：所述填充材料为单一或混合封装料的粉末或颗粒，在芯片封装时熔融为流体再固化。
9.根据权利要求1所述的一种芯片的封装方法，其特征在于：所述封料层为利用半导体工艺将封料材料覆盖在贴装有至少一个待封装芯片的载体上，固化封料材料，形成封料层。
10.根据权利要求1所述的一种芯片的封装方法，其特征在于：所述待封装芯片的数量为一个或多个，当所述待封装芯片的数量为多个时，若干待封装芯片位于同一层或者多层重叠。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811126340.3A CN109346416A (zh) | 2018-09-26 | 2018-09-26 | 一种芯片封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811126340.3A CN109346416A (zh) | 2018-09-26 | 2018-09-26 | 一种芯片封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109346416A true CN109346416A (zh) | 2019-02-15 |
Family
ID=65306556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811126340.3A Pending CN109346416A (zh) | 2018-09-26 | 2018-09-26 | 一种芯片封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109346416A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111668108A (zh) * | 2019-03-08 | 2020-09-15 | 矽磐微电子(重庆)有限公司 | 半导体封装方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104835808A (zh) * | 2015-03-16 | 2015-08-12 | 苏州晶方半导体科技股份有限公司 | 芯片封装方法及芯片封装结构 |
| CN108172551A (zh) * | 2016-11-29 | 2018-06-15 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
| CN108231700A (zh) * | 2016-12-21 | 2018-06-29 | 苏州迈瑞微电子有限公司 | 芯片封装结构和方法 |
| CN108231607A (zh) * | 2016-11-29 | 2018-06-29 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
| CN108231606A (zh) * | 2016-11-29 | 2018-06-29 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
-
2018
- 2018-09-26 CN CN201811126340.3A patent/CN109346416A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104835808A (zh) * | 2015-03-16 | 2015-08-12 | 苏州晶方半导体科技股份有限公司 | 芯片封装方法及芯片封装结构 |
| CN108172551A (zh) * | 2016-11-29 | 2018-06-15 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
| CN108231607A (zh) * | 2016-11-29 | 2018-06-29 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
| CN108231606A (zh) * | 2016-11-29 | 2018-06-29 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
| CN108231700A (zh) * | 2016-12-21 | 2018-06-29 | 苏州迈瑞微电子有限公司 | 芯片封装结构和方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111668108A (zh) * | 2019-03-08 | 2020-09-15 | 矽磐微电子(重庆)有限公司 | 半导体封装方法 |
| CN111668108B (zh) * | 2019-03-08 | 2022-05-31 | 矽磐微电子(重庆)有限公司 | 半导体封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208045473U (zh) | 芯片封装结构 | |
| CN208014673U (zh) | 芯片封装结构 | |
| CN107369671B (zh) | 半导体封装及其制造方法 | |
| CN108231607A (zh) | 芯片封装方法及封装结构 | |
| CN107845625A (zh) | 芯片封装结构 | |
| CN103972170A (zh) | 半导体器件及其生产方法 | |
| CN101533783B (zh) | 薄型四侧扁平无引脚封装方法 | |
| CN101924042A (zh) | 裸片堆叠密封结构的形成方法 | |
| TWI735733B (zh) | 半導體封裝件之製造方法 | |
| CN105762084A (zh) | 倒装芯片的封装方法及封装装置 | |
| TWI335645B (en) | Method and system for flip chip packaging | |
| CN106449549A (zh) | 表面传感晶片封装结构及其制作方法 | |
| CN103794587A (zh) | 一种高散热芯片嵌入式重布线封装结构及其制作方法 | |
| CN109712966A (zh) | 芯片封装结构及其形成方法 | |
| TW201239998A (en) | Method for mold array process to prevent peripheries of substrate exposed | |
| CN106301279A (zh) | 一种薄膜体声波滤波器封装结构及封装方法 | |
| CN101101881A (zh) | 散热型封装结构及其制法 | |
| CN109346416A (zh) | 一种芯片封装方法 | |
| CN106373896A (zh) | 芯片封装制程及芯片封装体 | |
| CN105140138A (zh) | 一种电磁屏蔽封装方法及其封装结构 | |
| WO2023103964A1 (zh) | 封装结构及其制作方法 | |
| CN206864451U (zh) | 一种双面铜箔封装基板的防裂开槽结构 | |
| CN104485319B (zh) | 用于感光芯片的封装结构及工艺方法 | |
| CN206976319U (zh) | 半导体封装 | |
| TW200805600A (en) | Heat-dissipating package structure and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190215 |