CN105140138A - 一种电磁屏蔽封装方法及其封装结构 - Google Patents

一种电磁屏蔽封装方法及其封装结构 Download PDF

Info

Publication number
CN105140138A
CN105140138A CN201510587907.7A CN201510587907A CN105140138A CN 105140138 A CN105140138 A CN 105140138A CN 201510587907 A CN201510587907 A CN 201510587907A CN 105140138 A CN105140138 A CN 105140138A
Authority
CN
China
Prior art keywords
dry film
metallic stuffing
electromagnetic shielding
substrate
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510587907.7A
Other languages
English (en)
Other versions
CN105140138B (zh
Inventor
王杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201510587907.7A priority Critical patent/CN105140138B/zh
Publication of CN105140138A publication Critical patent/CN105140138A/zh
Application granted granted Critical
Publication of CN105140138B publication Critical patent/CN105140138B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种电磁屏蔽封装方法及其封装结构，所述结构包括基板（1），所述基板（1）正面贴装有射频芯片（2）和多个电子器件，所述射频芯片（2）和多个电子器件上覆盖有一层干膜（5），所述射频芯片（2）和多个电子器件周围的干膜（5）区域通过曝光显影开设有填充槽（6），所述填充槽（6）内设置有金属填料（7），所述干膜（5）和金属填料（7）上表面设置有一层金属层（8）。本发明一种电磁屏蔽封装方法及其封装结构，解决了传统工艺中包封和镭射开槽存在的缺陷问题。

Description

一种电磁屏蔽封装方法及其封装结构
技术领域
本发明涉及一种电磁屏蔽封装方法及封装结构，属于半导体封装技术领域。
背景技术
传统的电磁屏蔽封装结构如图8所示，其工艺主要通过以下制程实现：贴元件，塑封，镭射开槽，金属填充，抛光，溅镀。
上述传统封装工艺存在以下缺点：
1、由于基板贴装的电子器件较多，集成度高，器件之间相互间隔小，且包封面积大，回包现象更明显，在包封过程中容易造成空洞现象，进而对产品可靠性能造成一定影响；
2、由于传统工艺使用镭射开槽，对镭射精度要求很高，稍有偏差容易损伤器件，镭射能量也需要控制在适当范围，否则将对基板造成不同程度损伤。
发明内容
本发明的目的在于克服上述不足，提供一种电磁屏蔽封装方法及其封装结构，解决了传统工艺中包封和镭射开槽存在的缺陷问题。
本发明的目的是这样实现的：一种电磁屏蔽封装方法，所述方法包括如下步骤：
步骤一、表面贴装
取一基板，利用表面贴装的方式将芯片和各类电子器件贴装于基板上；
步骤二、真空压膜
在芯片和各电子器件上利用真空压合机贴合可曝光显影的干膜；
步骤三、除去部分干膜
利用曝光显影设备将步骤二完成真空压膜作业的基板表面进行图形曝光、显影，除去部分干膜，形成填充槽，以露出后续需要电磁屏蔽的区域，之后将干膜进行固化处理；
步骤四、填充金属填料
在步骤三中形成的填充槽内填充金属填料；
步骤五、抛光
对步骤四填充的金属填料表面进行抛光处理，使金属填料上表面与固化后的干膜上表面处于在同一水平面上；
步骤六、溅镀金属层
在步骤五抛光后的金属填料上表面和干膜上表面上溅镀一层金属层。
所述金属填料可采用液铜。
一种电磁屏蔽封装结构，它包括基板，所述基板正面贴装有射频芯片和多个电子器件，所述射频芯片和多个电子器件上覆盖有一层干膜，所述射频芯片周围的干膜区域通过曝光显影开设有填充槽，所述填充槽内设置有金属填料，所述金属填料上表面与干膜上表面齐平，所述干膜和金属填料上表面设置有一层金属层。
与现有技术相比，本发明具有以下有益效果：
1、通过压膜的方式取代大面积的包封，有效解决包封遇到的空洞问题；
2、通过显影取代镭射开槽，不需要担心因镭射精度、能量等问题而造成电子器件、基板的损伤。
附图说明
图1~图6为本发明一种电磁屏蔽封装方法的各工序示意图。
图7为本发明一种电磁屏蔽封装结构的示意图。
图8为传统的电磁屏蔽封装结构的示意图。
其中：
基板1
射频芯片2
第一电子器件3
第二电子器件4
干膜5
填充槽6
金属填料7
金属层8
塑封料9。
具体实施方式
参见图7，本发明一种电磁屏蔽封装结构，它包括基板1，所述基板1正面贴装有射频芯片2、第一电子器件3和第二电子器件4，所述射频芯片2、第一电子器件3和第二电子器件4上覆盖有一层干膜5，所述射频芯片2周围的干膜5区域通过曝光显影开设有填充槽6，所述填充料6内填充有金属填料7，所述金属填料7上表面与干膜5上表面齐平，所述干膜5和金属填料7上表面溅镀有一层金属层8，所述金属填料7和溅镀的金属层8形成电磁屏蔽结构。
所述金属填料7可采用液铜，也可采用金属薄膜代替。
其工艺方法如下：
步骤一、表面贴装
参见图1，取一条正常做系统模组的基板，利用表面贴装的方式将芯片和各类电子器件贴装于基板上，并进行正常的回流、去助焊剂、检验、烘烤等工序；
步骤二、真空压膜
参见图2，在芯片和各电子器件上利用真空压合机贴合可曝光显影的干膜，同时此干膜还能保护电子器件；
步骤三、除去部分干膜
参见图3，利用曝光显影设备将步骤二完成真空压膜作业的基板表面进行图形曝光、显影，除去部分干膜，形成填充槽，以露出后续需要电磁屏蔽的区域，之后将干膜进行固化处理，达到保护电子器件的目的；
步骤四、填充金属填料
参见图4，在步骤三中形成的填充槽内填充金属填料；
步骤五、抛光
参见图5，对步骤四填充的金属填料表面进行抛光处理，使金属填料上表面与固化后的干膜上表面处于在同一水平面上；
步骤六、溅镀金属层
参见图6，在步骤五抛光后的金属填料上表面和干膜上表面上溅镀一层金属层。

Claims (3)

1.一种电磁屏蔽封装方法，其特征在于所述方法包括如下步骤：
步骤一、表面贴装
取一基板，利用表面贴装的方式将芯片和各类电子器件贴装于基板上；
步骤二、真空压膜
在芯片和各电子器件上利用真空压合机贴合可曝光显影的干膜；
步骤三、除去部分干膜
利用曝光显影设备将步骤二完成真空压膜作业的基板表面进行图形曝光、显影，除去部分干膜，形成填充槽，以露出后续需要电磁屏蔽的区域，之后将干膜进行固化处理；
步骤四、填充金属填料
在步骤三中形成的填充槽内填充金属填料；
步骤五、抛光
对步骤四填充的金属填料表面进行抛光处理，使金属填料上表面与固化后的干膜上表面处于在同一水平面上；
步骤六、溅镀金属层
在步骤五抛光后的金属填料上表面和干膜上表面上溅镀一层金属层。
2.根据权利要求1所述的一种电磁屏蔽封装方法，其特征在于：所述金属填料（7）采用液铜。
3.一种电磁屏蔽封装结构，其特征在于：它包括基板（1），所述基板（1）正面贴装有射频芯片（2）和多个电子器件，所述射频芯片（2）和多个电子器件上覆盖有一层干膜（5），所述射频芯片（2）周围的干膜（5）区域通过曝光显影开设有填充槽（6），所述填充槽（6）内设置有金属填料（7），所述金属填料（7）上表面与干膜（5）上表面齐平，所述干膜（5）和金属填料（7）上表面设置有一层金属层（8）。
CN201510587907.7A 2015-09-16 2015-09-16 一种电磁屏蔽封装方法及其封装结构 Active CN105140138B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510587907.7A CN105140138B (zh) 2015-09-16 2015-09-16 一种电磁屏蔽封装方法及其封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510587907.7A CN105140138B (zh) 2015-09-16 2015-09-16 一种电磁屏蔽封装方法及其封装结构

Publications (2)

Publication Number Publication Date
CN105140138A true CN105140138A (zh) 2015-12-09
CN105140138B CN105140138B (zh) 2017-10-27

Family

ID=54725441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510587907.7A Active CN105140138B (zh) 2015-09-16 2015-09-16 一种电磁屏蔽封装方法及其封装结构

Country Status (1)

Country Link
CN (1) CN105140138B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010507A (zh) * 2019-04-04 2019-07-12 中电海康无锡科技有限公司 Sip模块分区电磁屏蔽封装方法
CN110610906A (zh) * 2019-09-24 2019-12-24 深圳佰维存储科技股份有限公司 半导体电磁屏蔽结构及其制作方法
CN110993508A (zh) * 2019-11-22 2020-04-10 青岛歌尔智能传感器有限公司 封装结构及其制作方法、以及电子设备
WO2020253148A1 (zh) * 2019-06-18 2020-12-24 潍坊歌尔微电子有限公司 一种电路单元封装方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378420A (zh) * 2001-03-16 2002-11-06 松下电器产业株式会社 高频模块及其制造方法
US20060220222A1 (en) * 2005-03-29 2006-10-05 Zhao-Chong Zeng Chip embedded package structure and fabrication method thereof
US20110121432A1 (en) * 2008-05-28 2011-05-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Holes In Substrate to Interconnect Top Shield and Ground Shield
US20120133032A1 (en) * 2010-11-26 2012-05-31 Siliconware Precision Industries Co., Ltd. Package having esd and emi preventing functions and fabrication method thereof
CN102858092A (zh) * 2011-06-27 2013-01-02 富葵精密组件(深圳)有限公司 电路板及其制作方法
JP5321592B2 (ja) * 2008-10-07 2013-10-23 株式会社村田製作所 電子部品モジュールの製造方法
CN103493198A (zh) * 2012-09-11 2014-01-01 华为终端有限公司 电子器件及电子器件制造方法
CN103617991A (zh) * 2013-11-20 2014-03-05 华进半导体封装先导技术研发中心有限公司 半导体封装电磁屏蔽结构及制作方法
CN104091796A (zh) * 2014-07-23 2014-10-08 苏州日月新半导体有限公司 电子芯片屏蔽层结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378420A (zh) * 2001-03-16 2002-11-06 松下电器产业株式会社 高频模块及其制造方法
US20060220222A1 (en) * 2005-03-29 2006-10-05 Zhao-Chong Zeng Chip embedded package structure and fabrication method thereof
US20110121432A1 (en) * 2008-05-28 2011-05-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Holes In Substrate to Interconnect Top Shield and Ground Shield
JP5321592B2 (ja) * 2008-10-07 2013-10-23 株式会社村田製作所 電子部品モジュールの製造方法
US20120133032A1 (en) * 2010-11-26 2012-05-31 Siliconware Precision Industries Co., Ltd. Package having esd and emi preventing functions and fabrication method thereof
CN102858092A (zh) * 2011-06-27 2013-01-02 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN103493198A (zh) * 2012-09-11 2014-01-01 华为终端有限公司 电子器件及电子器件制造方法
CN103617991A (zh) * 2013-11-20 2014-03-05 华进半导体封装先导技术研发中心有限公司 半导体封装电磁屏蔽结构及制作方法
CN104091796A (zh) * 2014-07-23 2014-10-08 苏州日月新半导体有限公司 电子芯片屏蔽层结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010507A (zh) * 2019-04-04 2019-07-12 中电海康无锡科技有限公司 Sip模块分区电磁屏蔽封装方法
WO2020253148A1 (zh) * 2019-06-18 2020-12-24 潍坊歌尔微电子有限公司 一种电路单元封装方法
CN110610906A (zh) * 2019-09-24 2019-12-24 深圳佰维存储科技股份有限公司 半导体电磁屏蔽结构及其制作方法
CN110993508A (zh) * 2019-11-22 2020-04-10 青岛歌尔智能传感器有限公司 封装结构及其制作方法、以及电子设备

Also Published As

Publication number Publication date
CN105140138B (zh) 2017-10-27

Similar Documents

Publication Publication Date Title
CN105140138A (zh) 一种电磁屏蔽封装方法及其封装结构
CN103594451B (zh) 多层多芯片扇出结构及制作方法
CN104838737A (zh) 用于适形屏蔽的方法和装置
CN105637635A (zh) 半导体封装器件的电磁干扰屏蔽处理工艺
CN103904057A (zh) PoP封装结构及制造工艺
CN105810666A (zh) 一种具有电磁屏蔽功能的封装结构的制作方法
WO2011150879A2 (zh) 半导体器件封装方法及其结构
CN103531560A (zh) 芯片的封装结构及其制造方法
CN102593090B (zh) 具有安装在隔离引线的基座上的管芯的引线框封装
CN105529308B (zh) 一种垫块加底部填充的指纹芯片封装结构及制造方法
CN101114624A (zh) 散热型半导体封装件及其散热结构
CN103531549A (zh) 半导体芯片封装结构和封装方法
CN104465551B (zh) 机械压合方式实现电性和散热的封装结构及工艺方法
CN104576406B (zh) 一种封装基板的制作方法及所对应的封装基板
CN104241144A (zh) 一种芯片塑封结构的制造方法
CN205645791U (zh) 集成电路器件
CN104241216A (zh) 一种封装高度可控的扇出型封装结构及制造方法
CN102956547B (zh) 半导体封装结构及其制作方法
CN104617002A (zh) 一种半导体封装方法及结构
CN105321867A (zh) 一种互联载板的制作方法
CN104064557B (zh) 一种芯片背面裸露的重构晶圆结构及制造方法
CN105990155A (zh) 芯片封装基板、芯片封装结构及其制作方法
Zhang et al. Low cost high performance bare die PoP with embedded trace coreless technology and “coreless cored” build up substrate manufacture process
CN206250189U (zh) 一种无基岛框架封装结构
CN109346416A (zh) 一种芯片封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant