CN105637635A - 半导体封装器件的电磁干扰屏蔽处理工艺 - Google Patents

Abstract

本发明涉及一种半导体封装器件的电磁干扰屏蔽处理工艺，其特征在于，包括：胶带粘贴步骤，通过在框架的底面粘贴胶带的边缘，在框架的内部形成胶带层；切割步骤，在上述胶带中按照一定间隔形成小孔；半导体封装器件粘贴安装步骤，将半导体封装器件的底面边缘粘贴到胶带的上侧面并使在半导体封装器件的底面形成的凸起被嵌入到胶带的小孔中，从而在胶带的上侧面按照一定间隔粘贴安装上述半导体封装器件；涂层步骤，在上述胶带的上侧部进行涂层操作，对粘贴在胶带上侧面的半导体封装器件和胶带的上侧面进行涂层处理；借此在除半导体封装器件的底面之外的其他五个面同时形成涂层。

Description

半导体封装器件的电磁干扰屏蔽处理工艺

技术领域

本发明涉及一种半导体封装器件的电磁干扰屏蔽处理工艺，尤其是一种能够通过单次的涂层操作，对按照一定间隔粘贴在胶带上侧面的多个半导体封装器件同时进行涂层处理，而且即使是在半导体封装器件的底面形成凸起的状态下，也能够通过将半导体封装器件的底面边缘粘贴到胶带中并使凸起部分被插入安装到小孔中，从而在进行涂层处理时能够在除了形成有凸起的半导体封装器件底面之外的其他五个面同时形成涂层，从而降低制造成本并提高其生产性能的半导体封装器件的电磁干扰屏蔽处理工艺。

背景技术

近来伴随着电子设备的小型化、薄型化、多功能化，需要能够快速处理大量信息的高密度集成的半导体芯片。因此，最近出现了能够解决上述问题的BGA半导体封装器件。

这种BGA半导体封装器件为了对细间距表面组装技术和高密度集成技术限制下的功能和品质进行完善，兼备传统的防引脚(Lead)损伤、体积及大小最小化、优秀的电气功能特性及热学特性、封装器件的投入产出比率、基板组装的投入产出比率、其他多芯片模块的扩展以及从设计到生产的周期最小化等优点。

此外，伴随高密度集成BGA半导体封装器件的品质可靠性的提升，其可应用领域越来越广泛，而且还能够适用于要求超小型的各类电子周边器械中，其价格竞争力较高，能够获得高附加价值。

为了能够内置更多的高密度集成回路，这种BGA半导体封装器件采用如下所述的基本结构，即在回路基板中配备回路图案以及用于粘贴半导体芯片的芯片搭载部，在半导体芯片的回路与回路基板的回路图案之间利用线缆进行连接结合，并利用化合物材质对包含半导体芯片和线缆以及一部分回路图案的封装成型部区域进行封装，同时在回路基板的金属层溶解固定小球，使半导体芯片的回路与小球实现键合。

此外，上述回路基板的内部包含平面层(PlaneLayer)、平面层外部的环氧树脂层、环氧树脂层外部的信号层、信号层外部的阻焊层，形成厚度较薄的薄板形态。

除此之外，最近为了保护电子产品的使用者免受使用过程中所产生的电磁干扰的影响，各个国家都在积极推荐或强制推行半导体电子装置的电磁干扰(electromagneticinterference)防护手段，而利用这种电磁干扰防护的电磁干扰屏蔽结构可以通过注册专利通报第10-0258351号“半导体封装器件”进行确认。

发明内容

技术课题

但是，如上所述的这种现有的电磁干扰防护手段，是采取一种向形成有开放部的屏蔽手段填充化合物材质的结构，而这种方式不仅有难以逐个适用于小型半导体封装器件的问题，还有生产性能低下且工程费用较高的问题，同时其电磁干扰的屏蔽效果也不尽人意。

因此，本申请人通过开发出半导体封装器件的电磁干扰屏蔽处理工艺，使得半导体封装器件的电磁干扰防护更加容易实现。

用于解决课题的手段

本发明的目的在于提供一种半导体封装器件的电磁干扰屏蔽处理工艺，使其能够通过单次的涂层操作，对按照一定间隔粘贴在胶带上侧面的多个半导体封装器件同时进行涂层处理，而且即使是在半导体封装器件的底面形成凸起的状态下，也能够通过将半导体封装器件的底面边缘粘贴到胶带中并使凸起部分被插入安装到小孔中，从而在进行涂层处理时能够在除了形成有凸起的半导体封装器件底面之外的其他五个面同时形成涂层，从而降低制造成本并提高其生产性能。

为了实现上述目的，适用本发明的半导体封装器件的电磁干扰屏蔽处理工艺的特征在于，包括：胶带粘贴步骤，通过在框架的底面粘贴胶带的边缘，在框架的内部形成胶带层；切割步骤，在上述胶带中按照一定间隔形成小孔；半导体封装器件粘贴安装步骤，将半导体封装器件的底面边缘粘贴到胶带的上侧面并使在半导体封装器件的底面形成的凸起被嵌入到胶带的小孔中，从而在胶带的上侧面按照一定间隔粘贴安装上述半导体封装器件；涂层步骤，在上述胶带的上部进行涂层操作，从而在粘贴在胶带上侧面中的半导体封装器件和胶带的上侧面形成涂层；借此在除半导体封装器件的底面之外的其他五个面同时形成涂层。

发明效果

适用本发明的半导体封装器件的电磁干扰屏蔽处理工艺，尤其是一种能够通过单次的涂层操作，对按照一定间隔粘贴在胶带上侧面的多个半导体封装器件同时进行涂层处理，而且即使在半导体封装器件的底面形成凸起的状态下，也可以通过将半导体封装器件的底面边缘粘贴到胶带中并使凸起部分被插入安装到小孔中，从而在进行涂层处理时能够在除了形成有凸起的半导体封装器件底面之外的其他五个面同时形成涂层，从而降低制造成本并提高其生产性能的半导体封装器件的电磁干扰屏蔽处理工艺。

附图说明

图1是适用本发明的半导体封装器件的电磁干扰屏蔽处理工艺顺序图。

图2是本发明中的胶带粘贴步骤斜视图。

图3是本发明中的半导体封装器件粘贴步骤斜视图。

图4是本发明中的涂层步骤截面图。

图5是图4中的A部分放大图。

图6是图4中的B部分放大图。

图7是本发明中的胶带切割步骤斜视图。

图8是本发明中将形成有凸起的半导体封装器件粘贴到形成有小孔的胶带中的半导体封装器件粘贴步骤的底面斜视图。

图9是在本发明中对形成有凸起的半导体封装器件进行涂层处理的涂层步骤截面图。

图10是图9中的A部分放大图。

图11是图9中的B部分放大图。

*符号说明*

D1,D2：宽度

1：框架

10：胶带

11：小孔

20：半导体封装器件

21：凸起

30：涂层

具体实施方式

为了解决上述问题，本发明采取如下所述的结构。

如图1至图11所示，本发明涉及一种通过对半导体封装器件进行涂层处理而实现电磁干扰屏蔽效果的半导体封装器件的电磁干扰屏蔽处理工艺，其特征在于，包括：胶带粘贴步骤S10，通过在框架1的底面粘贴胶带10的边缘，在框架1的内部形成胶带10层；半导体封装器件粘贴安装步骤S20，将半导体封装器件20按照一定间隔粘贴安装到胶带10的上侧面；涂层步骤S30，在上述胶带10的上部进行涂层操作，从而对粘贴在胶带10上侧面中的半导体封装器件20和胶带10的上侧面进行涂层处理；借此在除半导体封装器件20的底面之外的其他五面同时形成涂层30。接下来，将对其进行详细说明。

第一，胶带粘贴步骤S10如图1至图2所示，是在内部形成凹陷的中空型框架1中粘贴胶带10，从而在上述框架1的内部形成胶带10层的阶段，需要将胶带10的边缘部分粘贴到框架1的底面。

其中在粘贴上述胶带10时，虽然也可以首先将胶带10预先切割成与框架1对应的大小之后再按照其位置对齐粘贴，但首先以填满框架10内部的方式粘贴胶带10之后再按照框架1的大小对胶带10的轮廓进行切割处理为宜。

第二，半导体封装器件粘贴安装步骤S20如图1或图3所示，是按照一定间隔将半导体封装器件20粘贴到胶带10中，从而将半导体封装器件20的底面粘贴安装到胶带10上侧面的阶段，利用如众所周知的拣选装置等常规的移送装置(未图示)按照一定间隔自动配置为宜。

第三，涂层步骤S30如图1或图4至图6所示，是对粘贴在胶带10上侧面的半导体封装器件20进行涂层30处理的阶段，在胶带10的上侧部进行涂层操作。

因此通过上述涂层步骤S30，不仅在胶带10的上侧面，还可以在半导体封装器件20的前、后、左、右、上侧面等五个面同时形成涂层30，而框架的一部分或整体也会形成涂层30。即，除了粘贴在胶带10中的半导体封装器件20的底面之外，所有的面都将形成涂层。

在上述涂层步骤S30，通过真空电镀等传统的电镀方式形成涂层30为宜，但也可以利用如浸泡、无电解镀金等各种不同的镀金方式。

通过适用本发明进行涂层处理方法，可以通过单次涂层处理在所有部位形成涂层30，所以经过电磁干扰屏蔽处理的半导体封装器件20的制造将变得更加容易，不仅可以节省制造成本，还可以提升其生产性能。

此外，通过适用本发明还可以对底面形成有凸起21的半导体封装器件20进行涂层处理，此时如图1或图7所示，在上述胶带粘贴步骤S10和半导体封装器件粘贴安装步骤S20之间，还包括：胶带切割步骤S15，在胶带10中按照一定间隔形成用于插入凸起21的小孔11。

此外，此时的半导体封装器件粘贴安装步骤S20如图8所示，利用如众所周知的拣选装置等常规的移送装置(未图示)，以将凸起21插入到胶带10中的小孔11的方式，将半导体封装器件20的底面边缘自动配置到胶带10的上侧面为宜。在半导体封装器件20通过上述过程配置到正确的位置之后，胶带10上侧面的粘合性质，会使得与上述胶带10贴合的半导体封装器件20的边缘部分被粘贴安装到胶带10中。

此时如图9至图11所示，当在上述胶带10的上侧部进行涂层操作时，不仅在胶带10的上侧面，还可以在半导体封装器件20的前、后、左、右、上侧面等五个面同时形成涂层30，半导体封装器件20中除了形成有凸起21的底面之外的其他五个面都将形成涂层。

此外，上述胶带切割步骤S15如图1或图7所示，是形成用于插入半导体封装器件20底部凸起的小孔11的阶段，为了在利用如众所周知的拣选装置等移动装置(未图示)按照一定间隔移动配置半导体封装器件20时更加易于粘贴安装而相隔一定的距离形成，且根据半导体封装器件20的大小或形状而有所不同。

此时为了使上述小孔11的形成过程更加简单准确，使用激光切割方式形成为宜，但也可以采取利用模具等的冲压加工方式。

此外如图10所示，为了使半导体封装器件20的下侧边缘能够被粘贴安装到胶带10的上侧面，上述小孔11的大小应大于在半导体封装器件20的底部形成的凸起21的分布宽度D1且小于半导体封装器件20的宽度D2。

此外在上述半导体封装20的底部，除了凸起21之外还可以粘贴安装小球(未图示)。当半导体封装器件20的底部安装有上述小球时也可以适用相同的工艺，因此可以认为本发明中所述的凸起21代表向半导体封装器件20的下侧凸起的所有结构。

如上所述，通过适用本发明的半导体封装器件的电磁干扰屏蔽处理工艺，不仅可以在半导体封装器件20的前、后、左、右、上侧面等五个面同时形成涂层，还能够通过单次涂层操作对粘贴在胶带10上侧面中的所有半导体封装器件20完成涂层处理，因此可以节省制造成本并提升生产性能。

Claims (3)

1.一种半导体封装器件的电磁干扰屏蔽处理工艺，其特征在于，包括：

胶带粘贴步骤(S10)，通过在框架(1)的底面粘贴胶带(10)的边缘，在框架(1)的内部形成胶带(10)层；

胶带切割步骤(S15)，在胶带(10)中按照一定间隔形成小孔(11)；

半导体封装器件粘贴安装步骤(S20)，以将半导体封装器件(20)的底面形成的凸起(21)插入到胶带(10)中的小孔(11)的方式，将半导体封装器件(20)的底面边缘配置到胶带(10)的上侧面，从而将上述半导体封装器件(20)按照一定间隔粘贴安装到胶带(10)的上侧面；

涂层步骤(S30)，在上述胶带(10)的上部进行涂层操作，从而对粘贴在胶带(10)上侧面中的半导体封装器件(20)和胶带(10)的上侧面进行涂层(30)处理；

借此在除半导体封装器件(20)的底面之外的其他五个面同时形成涂层(30)。

2.根据权利要求1所述的一种半导体封装器件的电磁干扰屏蔽处理工艺，其特征在于：在上述胶带切割步骤(S15)，小孔(11)是通过激光切割或冲压方式形成，上述小孔(11)的大小大于凸起(21)形成的分布宽度(D1)且小于半导体封装器件(20)的宽度(D2)。

3.根据权利要求1所述的一种半导体封装器件的电磁干扰屏蔽处理工艺，其特征在于：在上述涂层步骤(S30)，涂层(30)处理是通过真空电镀或无电解镀金方式完成。