KR101712187B1 - 반도체 패키지의 일괄 처리 방법 및 장치 - Google Patents
반도체 패키지의 일괄 처리 방법 및 장치 Download PDFInfo
- Publication number
- KR101712187B1 KR101712187B1 KR1020150155078A KR20150155078A KR101712187B1 KR 101712187 B1 KR101712187 B1 KR 101712187B1 KR 1020150155078 A KR1020150155078 A KR 1020150155078A KR 20150155078 A KR20150155078 A KR 20150155078A KR 101712187 B1 KR101712187 B1 KR 101712187B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor packages
- semiconductor package
- tray
- film
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 297
- 238000000034 method Methods 0.000 title claims abstract description 194
- 238000010923 batch production Methods 0.000 title description 2
- 238000012545 processing Methods 0.000 claims abstract description 10
- 230000008021 deposition Effects 0.000 claims description 75
- 238000001179 sorption measurement Methods 0.000 claims description 67
- 239000002313 adhesive film Substances 0.000 claims description 28
- 238000012546 transfer Methods 0.000 claims description 25
- 239000012790 adhesive layer Substances 0.000 claims description 23
- 239000010977 jade Substances 0.000 claims description 22
- 229910000679 solder Inorganic materials 0.000 claims description 22
- 238000003825 pressing Methods 0.000 claims description 18
- 239000010410 layer Substances 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 36
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 238000005137 deposition process Methods 0.000 abstract description 5
- 238000011179 visual inspection Methods 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 description 64
- 230000001070 adhesive effect Effects 0.000 description 10
- 230000001965 increasing effect Effects 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 238000011109 contamination Methods 0.000 description 5
- 230000004438 eyesight Effects 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- IJJWOSAXNHWBPR-HUBLWGQQSA-N 5-[(3as,4s,6ar)-2-oxo-1,3,3a,4,6,6a-hexahydrothieno[3,4-d]imidazol-4-yl]-n-(6-hydrazinyl-6-oxohexyl)pentanamide Chemical compound N1C(=O)N[C@@H]2[C@H](CCCCC(=O)NCCCCCC(=O)NN)SC[C@@H]21 IJJWOSAXNHWBPR-HUBLWGQQSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000005060 rubber Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H01L21/203—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/6773—Conveying cassettes, containers or carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
본 발명은 반도체 패키지에 전자파 차폐막 (EMI shielding)을 형성하기 위한 스퍼터링 증착 공정을 수행할 때 안착막이 마련된 공정 트레이(process tray) 위에 반도체 패키지를 진공 흡착 모듈을 이용해서 일괄로딩(batch loading)하고 전자파차폐막(EMI Shield)이 형성된 후에 진공흡착모듈을 이용해서 일괄언로딩(batch unloading)함으로써, 반도체 패키지의 로딩 및 언로딩을 간단하고 빠르게 처리함으로써 생산성을 향상시키고, 반도체 패키지 핸드링 장치의 수량을 획기적으로 줄일 수 있어 제조장비 투자비용을 줄여 원가 경쟁력에 기여하고, 소정 간격으로 일괄 처리함으로서 패키지 위치 결정 정도를 높일 수 있으며, 반도체 패키지의 외관을 검사하는 기능을 포함하여 공정 동선을 줄여 생산기술을 향상 시킬 수 있다.
Description
본 발명은 반도체 패키지의 처리에 관한 것으로서, 보다 상세하게는 스퍼터링 증착에 의하여 전자파 차폐막(EMI shielding layer)을 형성하기 위하여 반도체 패키지들을 공정 트레이(Process Tray)로 로딩하는 것과 상기한 스퍼터링 증착에 의하여 전자파 차폐막이 형성된 반도체 패키지들을 공정 트레이에서 언로딩하는 것을 일괄 방식으로 개선한 반도체 패키지의 일괄 처리 방법 및 장치에 관한 것이다.
반도체 패키지는 스마트폰, 디스플레이, 가전기기, 자동차, 산업기기 및 의료기기 등 다양한 분야에 적용되고 있다. 반도체 패키지는 다기능, 네트워크, 고용량 및 고속화 요구를 충족시킬수록 전자기파의 방출량이 증가된다. 그러므로, 반도체 패키지에 대한 전자파 차폐의 중요성이 더욱 커지고 있다.
이에 부응하여 전자파 차폐를 위한 대책들이 다양하게 제안되고 있다. 대표적으로, 스퍼터링 증착에 의하여 반도체 패키지에 차폐막을 형성하는 방법이 주목받고 있다. 스퍼터링 증착에 의한 차폐막은 막질이 우수하여 종래의 차폐막에 대한 제안 방식 대비 1/5~1/10 이하의 두께로도 전자파 차폐 기능이 동등하거나 우수하고, 패키지 몰드와 밀착력이 뛰어나며, 환경 문제에도 우수하고, 그리고 균일한 두께로 형성될 수 있다.
반도체 패키지에는 기판의 전극과 접촉할 수 있도록 하면에 랜드(land) 형태의 금속 전극을 구비한 LGA(Land Grid Array) 패키지와 기판의 전극과 접촉할 수 있도록 하면에 솔더볼(solderball)을 구비한 BGA(Ball Grid Array) 패키지가 있다. 이러한 반도체 패키지에 대한 제품의 품질 향상, 생산 수율 향상 및 생산성의 증대를 위한 연구 개발이 활발하게 이루어지고 있다.
반도체 패키지에 전자파를 차폐하는 차폐막을 형성하는데 있어서 스퍼터링 증착 공정은 필수적인 공정 중 하나이다.
차폐막의 스퍼터링 증착을 위하여 반도체 패키지들을 공정 트레이에 로딩하는 전(前)처리 공정이 필요하다. 여기에서, 공정 트레이는 디스크 형태 또는 프레임 형태로 제작될 수 있으며, 원형 등 다양한 평면 형상을 갖도록 제작될 수 있다. 공정 트레이는 스퍼터링 증착을 위한 반도체 패키지를 스퍼터링 설비에 투입하기 위하여 로딩되거나 스퍼터링 증착에 의하여 스퍼터링 증착에 의하여 차폐막이 형성된 반도체 패키지를 스퍼터링 설비에서 회수하기 위하여 언로딩하기 위한 것이다.
상기한 전처리 공정을 위하여, 공정 트레이에 접착성을 갖는 안착막이 마련되어야 하고, 반도체 패키지들이 픽 앤 플레이스(Pick and Place)를 위한 피커를 사용한 진공 흡착에 의하여 제덱(JEDEC : Joint Electron Device Engineering Council) 트레이에서 공정 트레이의 안착막 상에 개별적으로 로딩되어야 한다.
여기에서, 제덱 트레이는 복수 개의 반도체 패키지를 보관하고 이송하기 위하여 제덱에서 규격화한 사양을 만족하는 트레이를 의미한다. 제덱 트레이는 전처리 공정에 로딩하기 위하여 반도체 패키지들을 공정 트레이에 로딩하거나, 공정을 완료한 공정 트레이 상의 반도체 패키지를 언로딩하거나 또는 비전 검사(Vision Test) 등과 같은 검사 공정을 수행하기 위하여 반도체 패키지들을 수용하는 용도로 사용될 수 있다.
또한, 스퍼터링 증착에 의하여 차페막이 형성된 반도체 패키지들을 처리하기 위하여, 차폐막이 형성된 반도체 패키지들을 공정 트레이에서 분리하고 분리된 반도체 패키지를 공정 트레이에서 제덱 트레이로 언로딩하는 후(後)처리 공정도 필요하다.
상기한 후처리 공정에 의하여, 차폐막이 형성된 공정 트레이 상의 반도체 패키지들이 픽 앤 플레이스(Pick and Place)를 위한 피커(Picker)를 사용한 진공 흡착에 의하여 공정 트레이에서 분리되고, 분리된 반도체 패키지들은 피커를 사용하여 공정 트레이에서 제텍 트레이에 개별적으로 언로딩되어야 한다.
상기와 같이 차폐막을 형성하기 위한 반도체 패키지들의 로딩과 차폐막을 형성한 반도체 패키지들의 언로딩이 공정 트레이 또는 제덱 트레이의 반도체 패키지들에 대하여 개별적으로 이루어진다. 그러므로, 하나의 제덱 트레이에 수용되는 많은 수의 반도체 패키지를 공정 트레이로 로딩하거나 공정 트레이 상의 많은 수의 반도체 패키지를 제덱 트레이로 언로딩하기 위하여, 많은 시간이 소요되며, 그 만큼 생산성이 저하된다.
특히 반도체 패키지 크기가 작을수록 제덱 트레이와 공정 트레이에 수용되는 반도체 패키지들의 수량이 증가하므로, 반도체 패키지들을 스퍼터링 증착 공정 전 또는 후에 공정 트레이로 로딩하거나 제덱 트레이로 언로딩하는데 소요되는 시간이 더 많이 소요되며, 그 만큼 생산성 저하가 증가된다.
상기한 문제를 해소하기 위해서 픽 앤 플레이스 장비의 수량을 기하급수적으로 증가하는 것이 고려될 수 있으나, 이는 설비투자 비용을 증가시키고 원가 경쟁력을 저하시키는 원인으로 작용한다.
한편, 전자파를 차폐하기 위하여 반도체 패키지에 형성되는 차폐막은 적게는 수 um에서 많게는 수십 um 두께로 형성되어 단단한 고정막으로 작용한다. 그러므로, 차폐막이 형성된 후 반도체 패키지가 공정 트레이 안착막으로부터 분리되기 어렵다. 반도체 패키지를 안착막에서 무리하게 분리하는 경우, 차폐막의 손상으로 인하여 반도체 패키지의 품질이 떨어지고 반도체 패키지의 불량률이 상승될 수 있다.
또한, 반도체 패키지에 차폐막은 랜드나 솔더볼이 형성된 면을 제외한 5 면들에만 제한적으로 형성되어야 한다. 그러므로, 랜드나 솔더볼이 형성된 반도체 패키지의 저면이 스퍼터링 증착에 의하여 오염되는 것이 방지되어야 한다.
이를 위하여 랜드나 솔더볼이 형성된 반도체 패키지의 하면은 공정 트레이의 안착막에 밀착되어야 한다. 그리고, 반도체 패키지의 하면과 공정 트레이의 안착막 간의 밀착 상태를 향상시키기 위하여 반도체 패키지를 눌러주는 공정이 추가로 필요할 수 있다.
그러나, 상기와 같이 반도체 패키지들이 공정 트레이에 개별적으로 로딩되므로, 반도체 패키지를 눌러주는 공정은 반도체 패키지의 개별적인 로딩에 대응하여 각 반도체 패키지에 대하여 개별적으로 일일이 진행되어야 한다. 그러므로, 반도체 패키지를 개별적으로 눌러주는 공정이 추가되는 만큼 생산 시간이 더욱 더 늘어나는 문제점이 있다.
또한, 최근에는 반도체 패키지의 품질 규격이 엄격하고 까다로워지므로, 상기한 품질 규격을 만족시키기 위하여 반도체 패키지를 제조하는 공정 시간이 증가된다. 그러므로, 반도체 패키지에 상기한 차폐막을 형성하는데 소요되는 공정 시간을 증가하는 것을 해소할 수 있는 기술의 개발이 절실히 요구된다.
본 발명이 해결하고자 하는 과제는 반도체 패키지에 전자파 차폐(EMI shielding)를 위한 차폐막을 형성하는 스퍼터링 증착 공정을 수행할 때, 스퍼터링 증착 공정을 수행하기 위한 반도체 패키지를 점착성을 갖는 안착막이 마련된 공정 트레이에 일괄 로딩하고 차폐막이 형성된 반도체 패키지를 공정 트레이에서 일괄 언로딩하는 반도체 패키지의 일괄 처리 방법 및 장치를 제공함에 있다.
또한, 본 발명이 해결하고자 하는 과제는 진공 흡착 모듈을 이용해서 상기 일괄 로딩(batch loading)과 상기 일괄 언로딩을 수행함으로써 차폐막을 형성하기 위한 스퍼터링 증착 전과 후에 공정 트레이에 대한 반도체 패키지들의 로딩 및 언로딩을 시간을 단축함으로써 반도체 패키지들에 각각 차폐막을 형성하는 공정시간을 단축하는 반도체 패키지의 일괄 처리 방법 및 장치를 제공함에 있다.
또한, 본 발명이 해결하고자 하는 과제는 진공 흡착 모듈을 이용해서 상기 일괄 로딩(batch loading)과 상기 일괄 언로딩을 수행함으로써 반도체 패키지들의 로딩 및 언로딩을 위한 픽 앤 플레이스 장치(Pick and Place Machine)를 간단히 구성할 수 있으며, 그 결과 제조 장비의 제조 단가를 줄여 원가 경쟁력을 확보하는 반도체 패키지의 일괄 처리 방법 및 장치를 제공함에 있다.
또한, 본 발명이 해결하고자 하는 과제는 반도체 패키지들의 공정 트레이에 대한 로딩 및 언로딩을 일괄 수행함에 의하여 반도체 패키지들이 공정 트레이 상에 배열하기 위한 위치 결정도를 개선할 수 있어서 공정 품질을 향상 할 수 있는 반도체 패키지의 일괄 처리 방법 및 장치를 제공함에 있다.
본 발명의 반도체 패키지의 일괄 처리 방법은, (a) 접착성을 갖는 안착막을 공정 트레이(process tray)에 준비하는 단계; (b) 상기 안착막에 반도체 패키지를 일괄 로딩(batch loadig)하는 단계; (c) 상기 반도체 패키지에 차폐막을 형성하는 단계; 및 (d) 상기 반도체 패키지를 상기 안착막에서 일괄 언로딩(batch unloading)하는 단계;를 포함하는 것을 특징으로 한다.
여기에서, (e) 상기 반도체 패키지가 일괄 언로딩된 상기 공정 트레이에서 상기 안착막을 제거하는 단계를 더 포함할 수 있다.
상기 (a) 단계에서 상기 안착막은 접착 필름 및 점착층 중 적어도 하나를 포함하여 형성될 수 있다.
상기 (a) 단계에서 상기 안착막은 상기 접착 필름 및 점착층 중 적어도 하나가 상기 공정 트레이에 적층되어 형성될 수 있다.
상기 (a) 단계에서의 공정 트레이는 디스크나 프레임 중 어느 하나의 형상을 갖는 것을 이용할 수 있다.
상기 (a) 단계에서 상기 안착막은 공정 트레이에 접착되어 형성될 수 있다.
상기 (a) 단계에서 상기 안착막에 상기 반도체 패키지에 대응하는 위치에 형성된 복수 개의 포켓(pocket)이 더 형성될 수 있다.
상기 포켓은 레이저, 타발기 및 스탬프(stamp) 중에서 어느 하나를 이용하여 형성될 수 있다.
그리고, 상기 포켓은 상기 반도체 패키지의 저면의 랜드 또는 솔더볼 전체 또는 일부에 대응하는 면적으로 형성될 수 있다.
상기(a) 단계에서 상기 안착막에 포함되는 점착층 및 접착 필름 중 적어도 하나는 상기 차폐막을 형성하는 공정에서 발생하는 열을 상기 공정 트레이로 방출하는 쿨링 기능을 가질 수 있다.
상기 (b) 단계는, 제덱(JEDEC) 트레이의 반도체 패키지들을 진공 흡착 모듈을 이용하여 진공 흡착하여 상기 공정 트레이의 상기 안착막에 일괄 로딩될 수 있다.
상기 (b) 단계는, 제덱(JEDEC) 트레이의 반도체 패키지들을 진공 흡착 모듈을 이용하여 진공 흡착하여 상기 공정 트레이의 상기 안착막에 일괄 로딩하며, 상기 반도체 패키지들은 상기 진공 흡착 모듈에 구성되는 피커들에 개별적으로 진공 흡착되어서 일괄 로딩될 수 있다.
상기 (b) 단계는 상기 진공 흡착 모듈을 이용하여 상기 안착막의 반도체 패키지들을 압착하여 상기 안착막과 상기 반도체 패키지들을 밀착 및 접착시키는 단계를 더 포함할 수 있다.
상기 (b) 단계는 상기 반도체 패키지의 압착을 위하여 상기 진공 흡착 모듈을 이용하여 상기 반도체 패키지들을 일괄 압착할 수 있다.
상기 (b) 단계는 상기 반도체 패키지의 압착을 위하여 상기 누름막을 이용하여 상기 반도체 패키지들을 일괄 압착할 수 있다.
상기 (d) 단계는 상기 공정 트레이의 상기 반도체 패키지들을 진공 흡착 모듈을 이용하여 진공 흡착하여 상기 제텍 트레이에에 일괄 로딩할 수 있다.
상기 (d) 단계는 상기 반도체 패키지들을 일괄 언로딩하기 전 상기 반도체 패키지들을 한 방향 이상 이동시켜서 상기 반도체 패키지의 차폐막과 상기 공정 트레이의 안착막 상의 상기 차폐 막을 분리시키는 것을 더 포함할 수 있다.
상기 (d) 단계는 상기 반도체 패키지들을 일괄 언로딩하기 전 상기 반도체 패키지의 측벽의 상기 차폐막과 상기 안착막의 상기 차폐막이 연결되는 부분에 커터를 이용하여 홈을 형성한 후 일괄 언로딩할 수 있다.
상기 (d) 단계는 상기 공정 트레이의 반도체 패키지들을 진공 흡착 모듈을 이용하여 진공 흡착하여 제덱 트레이에 일괄 로딩하며, 상기 반도체 패키지들은 상기 진공 흡착 모듈에 구성되는 피커들에 개별적으로 진공 흡착되어서 일괄 로딩될 수 있다.
본 발명의 반도체 패키지의 일괄 처리 장치는, 반도체 패키지들을 수용하는 제덱 트레이가 로딩되는 반도체 패키지 스테이지; 전자파를 차폐하는 차폐막을 형성하는 공정을 수행할 상기 반도체 패키지들을 로딩하는 제1 공정 트레이가 로딩되는 로더 스테이지; 상기 차폐막을 형성하는 공정이 완료된 상기 반도체 패키지들이 안착된 제2 공정 트레이가 언로딩되는 언로더 스테이지; 및 상기 제덱 트레이의 반도체 패키지들을 상기 제1 공정 트레이로 일괄 로딩하고, 상기 제2 공정 트레이의 상기 반도체 패키지들을 상기 제덱 트레이로 일괄 언로딩하는 이송 장치;를 포함함을 특징으로 한다.
상기 이송 장치는 진공 흡착 모듈을 이용하여 상기 반도체 패키지들의 일괄 로딩과 일괄 언로딩을 수행하며, 상기 진공 흡착 모듈은 진공 흡착력을 제공받는 피커 및 상기 피커에 흡착되는 반도체 패키지의 수용 공간을 갖는 지그;를 포함하며, 일괄 로딩과 일괄 언로딩을 수행할 반도체 패키지들에 대응하여 상기 피커와 상기 지그가 구성되며, 상기 반도체 패키지는 상기 피커에 진공 흡착되어 상기 일괄 로딩 및 일괄 언로딩될 수 있다.
상기 지그는 저면에 커터를 구비하며, 상기 지그는 상기 반도체 패키지를 언로딩하기 전 구동되어 상기 차폐막에 홈을 형성할 수 있다.
본 발명은 반도체 패키지에 전자파 차폐를 위한 차폐막을 형성하기 위한 스퍼터링 증착 공정을 수행할 때, 접착성을 갖는 안착막이 마련된 공정 트레이에 반도체 패키지들을 일괄 로딩하거나 차폐층이 형성된 반도체 패키지들을 공정 트레이에서 일괄 언로딩함으로써 반도체 패키지들의 로딩과 언로딩에 소요되는 시간과 전체 공정 시간을 단축할 수 있다.
또한, 본 발명은 진공 흡착 모듈을 이용해서 제덱 트레이에서 공정 트레이로 반도체 패키지들을 일괄 로딩(batch loading)하고 차폐막이 형성된 반도체 패키지들을 공정 트레이에서 제덱 트레이에 일괄 언로딩(batch unloading)함으로서 공정 시간을 단축할 수 있고 픽앤플레이스 장치(Pick and Place Machine)를 간단히 구성할 수 있다. 그러므로, 제조 장비의 단가를 줄여 원가 경쟁력을 확보할 수 있다.
또한, 본 발명은 반도체 패키지들의 공정 트레이에 대한 로딩 및 언로딩을 일괄 수행함에 의하여 반도체 패키지들이 공정 트레이 상에 배열하기 위한 위치 결정도를 개선할 수 있어서 공정 품질을 향상 할 수 있다.
도 1은 본 발명의 반도체 패키지의 일괄 처리 방법의 바람직한 실시예를 나타내는 순서도.
도 2a 및 도 2b는 안착막과 공정 트레이의 제1 실시예를 나타낸 단면도 및 사시도.
도 3a 및 도 3b는 안착막과 공정 트레이의 제2 실시예를 나타낸 단면도 및 사시도.
도 3c는 안착막과 공정 트레이의 제3 실시예를 나타낸 단면도.
도 4a 내지 도 4c는 반도체 패키지가 안착막에 결합되는 방법을 설명하는 실시예의 단면도.
도 5는 진공 모듈과 진공 흡착 모듈을 포함하는 이송 장치를 예시한 단면도.
도 6은 본 발명의 반도체 패키지의 일괄 처리 장치의 바람직한 실시예를 나타내는 배치도.
도 7 내지 도 9는 반도체 패키지들의 일괄 로딩을 위하여 제덱 트레이에서 반도체 패키지들을 픽업하는 과정을 설명하는 단면도.
도 10은 반도체 패키지들을 공정 트레이의 안착막에 일괄 로딩하는 것을 설명하는 단면도.
도 11은 일괄 로딩된 반도체 패키지들을 공정 트레이의 안착막에 압착하는 것을 설명하는 단면도.
도 12는 스퍼터링 공정에 의하여 차폐막이 형성된 것을 설명하는 단면도.
도 13은 차폐막이 형성된 후 반도체 패키지들을 안착막에서 분리하는 것을 설명하는 단면도.
도 14는 도 13에서 반도체 패키지들을 분리할 때 반도체 패키지들을 차폐막과 분리시키기 위하여 전후 및 좌우로 움직이는 것을 설명하는 사시도.
도 15는 도 13 및 도 14의 과정 후 분리된 반도체 패키지들을 안착막에서 일괄 언로딩하는 것을 설명하는 단면도.
도 16은 진공 흡착 모듈의 다른 실시예를 예시한 단면도.
도 17a 내지 도 17c는 공정 트레이의 안착면 상에 일괄 로딩되는 반도체 패키지들을 배치하는 방법을 설명하는 평면도.
도 2a 및 도 2b는 안착막과 공정 트레이의 제1 실시예를 나타낸 단면도 및 사시도.
도 3a 및 도 3b는 안착막과 공정 트레이의 제2 실시예를 나타낸 단면도 및 사시도.
도 3c는 안착막과 공정 트레이의 제3 실시예를 나타낸 단면도.
도 4a 내지 도 4c는 반도체 패키지가 안착막에 결합되는 방법을 설명하는 실시예의 단면도.
도 5는 진공 모듈과 진공 흡착 모듈을 포함하는 이송 장치를 예시한 단면도.
도 6은 본 발명의 반도체 패키지의 일괄 처리 장치의 바람직한 실시예를 나타내는 배치도.
도 7 내지 도 9는 반도체 패키지들의 일괄 로딩을 위하여 제덱 트레이에서 반도체 패키지들을 픽업하는 과정을 설명하는 단면도.
도 10은 반도체 패키지들을 공정 트레이의 안착막에 일괄 로딩하는 것을 설명하는 단면도.
도 11은 일괄 로딩된 반도체 패키지들을 공정 트레이의 안착막에 압착하는 것을 설명하는 단면도.
도 12는 스퍼터링 공정에 의하여 차폐막이 형성된 것을 설명하는 단면도.
도 13은 차폐막이 형성된 후 반도체 패키지들을 안착막에서 분리하는 것을 설명하는 단면도.
도 14는 도 13에서 반도체 패키지들을 분리할 때 반도체 패키지들을 차폐막과 분리시키기 위하여 전후 및 좌우로 움직이는 것을 설명하는 사시도.
도 15는 도 13 및 도 14의 과정 후 분리된 반도체 패키지들을 안착막에서 일괄 언로딩하는 것을 설명하는 단면도.
도 16은 진공 흡착 모듈의 다른 실시예를 예시한 단면도.
도 17a 내지 도 17c는 공정 트레이의 안착면 상에 일괄 로딩되는 반도체 패키지들을 배치하는 방법을 설명하는 평면도.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
본 발명의 반도체 패키지의 일괄 처리 방법은 공정 트레이를 준비(Preparing)하는 단계(S100), 일괄(batch) 방식으로 반도체 패키지들을 공정 트레이의 안착막에 로딩하는 단계(S120), 스퍼터링 공정을 수행하여 차폐막을 형성하는 단계(S140), 차폐막이 형성된 후 반도체 패키지를 분리하는 단계(S160), 일괄(bach) 방식으로 반도체 패티지들을 언로딩하는 단계(S180) 및 공정 트레이의 안착막을 제거하는 단계(S200)를 포함한다.
공정 트레이를 준비하는 단계(S110)는 접착성을 갖는 안착막(20)을 공정 트레이(10)에 형성하는 단계이며, 도 2a 및 도 2b를 참조하여 설명될 수 있다.
도 2a 및 도 2b의 공정 트레이(10)는 원형 디스크로 구성되며, 일면에 점착층(22)과 접착 필름(24)이 순차적으로 적층된다. 점착층(22)과 접착 필름(24)은 안착막(20)을 형성한다.
접착 필름(24)은 상면 또는 상면과 하면에 접착성을 갖는 것으로 구성될 수 있으며, 접착 필름(24)의 접착성을 부여하기 위한 면에는 접착제가 도포된다. 접착 필름(24)은 상기 접착성에 의하여 상부에 안착되는 반도체 패키지(30)의 저면의 테두리의 일부 영역과 밀착 및 접착됨으로써 반도체 패키지(30)를 고정한다. 즉, 안착막(20)은 접착 필름(24)에 의하여 반도체 패키지(30)에 대한 접착성을 갖는다.
접착 필름(24)은 반도체 패키지(30)의 저면과 밀착 및 접착됨으로서 반도체 패키지(30)의 저면을 외부와 차단하고 스퍼터링 증착 공정에 의하여 반도체 패키지(30)의 저면이 오염되는 것을 방지한다. 접착 필름(24)에 의하여 반도체 패키지(30)의 저면의 오염이 방지되는 것은 후술하는 도 4a 내지 도 4c 및 도 11의 압착을 참조하여 설명한다.
점착층(22)은 점착성과 접착력을 갖는 액상 접착제로 형성될 수 있으며, 실리콘 일래스토머(Silicon elastomer) 재질을 가질 수 있고, 도포, 침적 또는 코팅 등의 방법으로 형성될 수 있다. 점착층(22)은 액상 접착제를 열처리로 경화함에 의하여 탄성 및 복원력을 가질 수 있는 무른 상태로 형성될 수 있다.
점착층(22)은 공정 트레이(10)와 접착 필름(24) 간의 밀착력을 강화하기 위한 것이다. 점착층(22)은 강화된 밀착력에 의하여 스퍼터링 증착 공정 중에 반도체 패키지(30)에 인가되는 열을 반도체 패키지(30)와 면접촉되는 접착 필름(24)을 통하여 펌핑하고 자체 또는 공정 트레이(10)를 통하여 분산할 수 있다. 결과적으로 점착층(22)은 반도체 패키지(30)를 쿨링(Cooling)하는 기능을 갖는다.
한편, 공정 트레이(10)는 도 3a 및 도 3b와 같이 프레임으로 구성될 수 있다. 도 3a 및 도 3b의 공정 트레이(10)는 원형 프레임으로 구성된 것을 예시하며 제작자의 의도에 따라 다양하게 변형 실시할 수 있다.
공정 트레이(10)가 프레임으로 구성되는 경우, 서포트 베드(Support Bed)(14)가 프레임으로 구성되는 공정 트레이(14)의 내측에 배치되며, 서포터 베드(14)의 평면은 프레임으로 구성되는 공정 트레이(14)의 내측 공간의 평면과 동일한 형상과 실질적으로 동일한 면적을 갖도록 구성될 수 있다. 상기한 서포트 베드(14)는 프레임으로 구성되는 공정 트레이(10)보다 얇은 두께를 가지며 상부에 점착층(22)을 갖는다. 점착층(22)에 의하여 서포트 베드(14)와 공정 트레이(10) 간의 단차가 해소된다. 상기한 점착층(22)과 공정 트레이(10)의 상부에 접착 필름(24)이 접착된다.
도 3b에서 안착막(20)은 점착층(22)과 접착필름(24)에 의하여 형성된다.
또한편, 공정 트레이(10)는 도 3c와 같이 공정 트레이(10)의 상부에 점착층(22)만 구성될 수 있다. 이때 안착막(20)은 점착층(22)에 의하여 형성된다. 도 3c의 실시예는 점착층(22)의 탄성 및 복원원을 가질 수 있는 특성에 의하여 솔더볼의 높이가 큰 반도체 패키지를 로딩한 후 밀착 및 접착하기 용이하다.
본 발명의 실시예는 도 2a 및 도 2b와 같이 공정 트레이(10) 및 안착막(20)이 형성된 경우에 대하여 설명하며, 도 3a 내지 도 3c와 같이 공정 트레이(10) 및 안착막(20)이 형성된 경우도 동일하게 설명될 수 있으므로 중복 설명은 생략한다.
반도체 패키지(30)는 도 4a와 같이 안착막(20) 상에 안착될 수 있다. 도 4a의 안착막(20)은 도 2a 및 도 2b와 같이 형성된 것을 예시한다.
반도체 패키지(30)의 저면의 테두리는 안착막(20)의 접착 필름(24)과 접착되어야 한다. 도 4a와 같이 반도체 패키지(30)가 안착막(20) 상에 안착되면, 반도체 패키지(30)는 압착되며, 반도체 패키지(30)의 솔더볼(32)은 압착력에 의하여 접착 필름(24) 내에 싱크(Sink)된다. 그러므로, 도 4a와 같이 안착된 반도체 패키지(30)의 저면의 테두리는 안착막(20)의 접착 필름(24)과 밀착 및 접착되고, 솔더볼들(32)이 형성된 반도체 패키지(30)의 저면은 외부와 차단되어서 스퍼터링 증착에 따른 오염으로부터 보호될 수 있다.
만약, 반도체 패키지(30)의 저면에 형성되는 랜드나 솔더볼(32)의 높이가 큰 경우 상기한 도 4a의 방법으로 반도체 패키지(30)의 저면을 안착막(20)의 접착 필름(24)과 접착하기 어려울 수 있다.
이를 해소하기 위하여, 도 4b 및 도 4c와 같이 반도체 패키지(30)의 랜드들이나 솔더볼들(32)을 수납하기 위한 포켓(26)이 안착막(20)에 형성될 수 있다. 포켓(26)은 반도체 패키지(30)가 안착될 위치 별로 상호 이격되도록 안착막(20)에 복수 개가 형성될 수 있다.
포켓(26)은 스탬프, 레이저나 타발기를 이용하여 개별적으로 또는 일괄적으로 형성될 수 있다. 도 4b 및 도 4c에서 포켓(26)은 접착 필름(24)를 절취하여 형성된 것을 예시한다. 그러나, 포켓(26)은 도 4b 및 도 4c의 구조에 국한되지 않고 제작자에 의하여 점착층(22)으로 확장되는 등 다양하게 실시될 수 있다.
도 4b의 포켓(26)은 반도체 패키지(30)의 솔더볼들(32)을 내측에 모두 수용할 수 있는 넓이로 형성된 것이다. 이 경우, 반도체 패키지들(30)이 로딩될 때, 반도체 패키지들(30)의 저면의 솔더볼들(32)은 모두 포켓(26) 내에 수용되고, 반도체 패키지들(30)의 저면의 테두리는 포켓(26)의 벽면 상부의 접착 필름(24)과 밀착 및 접착된다. 그러므로, 솔더볼들(32)이 형성된 반도체 패키지들(30)의 저면은 외부와 차단되어서 스퍼터링 증착에 따른 오염으로부터 보호될 수 있다.
그리고, 도 4c의 포켓(26)은 반도체 패키지(30)보다 좁은 면적을 갖도록 형성된 것이다. 반도체 패키지(30)의 최외곽 솔더볼들(32)은 포켓(26)의 벽면 상부에 위치하고 나머지 솔더볼들(216)은 포켓(214)의 영역 내에 위치될 수 있다. 이 경우, 반도체 패키지들(30)이 로딩된 후 압착되면, 압착력에 의하여 반도체 패키지들(30)의 솔더볼들(32)은 포켓(26) 내부로 강제로 삽입될 수 있다. 그 결과, 반도체 패키지(30)의 저면의 테두리는 접착 필름(24)과 밀착 및 접착되고, 솔더볼들(32)이 형성된 반도체 패키지들(30)의 저면은 외부와 차단되어서 스퍼터링 증착에 따른 오염으로부터 보호될 수 있다.
한편, 본 발명의 실시예는 반도체 패키지들을 일괄 로딩하거나 일괄 언로딩할 수 있는 이송 장치(200)가 이용되며, 이송 장치(200)는 도 5와 같이 구성될 수 있다.
도 5를 참조하면, 이송 장치(200)는 진공 흡착 모듈(50)과 진공 모듈(60)을 포함한다.
진공 모듈(60)은 외부의 진공 흡착력을 진공 흡착 모듈(50)로 전달하고, 진공 흡착 모듈(50)에 구성된 피커(52)나 지그(54)를 구동하기 위한 구동력을 제공한다.
진공 흡착 모듈(50)은 진공 흡착력에 의하여 반도체 패키지(30)를 픽업하기 위한 피커(52) 및 반도체 패키지(30)의 적어도 일부를 수용하는 수용 공간(58)을 제공하며 상부 및 하부로 일정 거리 구동할 수 있는 지그(54)를 포함한다.
피커(52)는 지그(54)에 형성된 수용 공간(56) 내에 단부(노즐)가 위치하도록 구성되며 진공 모듈(60)에서 제공되는 진공 흡착력이 내부의 관을 통하여 단부까지 전달되도록 구성된다.
지그(54)는 진공 흡착 모듈(50)의 내부 구조에 의하여 상부 및 하부로 일정 거리 구동하는 것이 가이드되도록 구성되고, 안착막(20)과 접하는 하단부에 후술되는 반도체 패키지(30)의 분리에 이용하기 위한 커터(58)가 구성된다. 일예로, 커터(58)는 안착막(20)에 일정 깊이 삽입될 수 있는 높이의 돌기로 구성될 수 있다.
지그(54)는 진공 모듈(60)의 구동력에 의하여 피커(52)가 반도체 패키지(30)를 진공 흡착할 때 하강하여 안착막(20) 상의 차폐막과 반도체 패키지(30) 상의 차폐막 간의 경계 부분에 홈을 형성한다.(도 13 참조)
상기한 진공 흡착 모듈(50)은 진공 모듈(60)과 일체로 구성되거나 독립적인 어셈블리로 제작될 수 있으며, 독립적인 어셈블리로 제작되는 경우 진공 흡착력을 제공받기 위한 배관 장치와 지그(54)의 구동을 위한 구동력을 전달받기 위한 동력 전달 장치의 추가적인 구성이 필요하다.
진공 흡착 모듈(50)은 제덱 트레이에 수용된 전체 또는 일부 반도체 패키지들(30)을 일괄 수용할 수 있는 수의 피커(52), 지그(54) 및 수용 공간(58)이 구성된다. 그러므로, 본 발명의 실시예는 진공 흡착 모듈(50)을 이용하여 공정 트레이에 대한 반도체 패키지들(30)의 일괄 로딩 또는 일괄 언로딩을 수행할 수 있다. 구체적인 일례로, 진공 흡착 모듈(50)은 하나의 제덱 트레이에 수용된 모든 반도체 패키지들(30)을 공정 트레이(10)의 안착막(20) 상에 일괄 로딩할 수 있고, 공정 트레이(10)의 안착막(20) 상에 배치된 반도체 패키지들(30)을 제덱 트레이에 수용할 수 있는 단위의 수량으로 일괄 언로딩할 수 있다.
도 5에서 미설명 부호 P1은 진공 흡착력의 전달을 표현하는 화살표를 지시하기 위한 것이고, 미설명부호 P2는 지그(54)가 상부와 하부로 구동될 수 있음을 표시하기 위한 것이다.
상기한 이송 장치(200)는 도 6의 본 발명의 반도체 패키지의 일괄 처리 장치의 실시예에 구성될 수 있다. 도 6의 실시예는 이송 장치(200)에 의하여 반도체 패키지들을 일괄 로딩 및 일괄 언로딩할 수 있다. 제작자에 따라서 이송 장치(200)는 이송 장치(200) 전체 또는 적어도 진공 흡착 모듈(50)이 반도체 패키지들의 이송을 위하여 스테이지들 간을 이송하도록 구성될 수 있다.
도 6의 실시예는 반도체 패키지 스테이지(100), 이송 장치(200), 로더 스테이지(300), 스퍼터링 설비(400), 언로더 스테이지(500)를 포함한다.
여기에서, 반도체 패키지 스테이지(100)는 차폐막을 형성할 반도체 패키지들(30)을 실은 제덱 트레이(110) 또는 차폐막을 형성한 반도체 패키지들(30)을 싣기 위한 제덱 트레이(110)이 배치되는 장치이며, 비젼 검사와 같은 특정 공정을 병행하도록 구성될 수 있다. 비젼 검사는 스퍼터링 증착을 수행하기 전과 후의 반도체 패키지의 외관 검사를 수행하는 것을 포함할 수 있다.
그리고, 로더 스테이지(300)는 안착막(20)이 형성된 공정 트레이(10)를 준비하는 장치이며, 이송 장치(200)에 의해서 반도체 패키지 스테이지(100)의 제덱 트레이(110)에 수용된 반도체 패키지들(30)이 공정 트레이(10)의 안착막(20) 상에 일괄 로딩된다(S120).
로더 스테이지(300)에 일괄 로딩되는 반도체 패키지들(30)은 공정 트레이(10)의 안착막(20) 상에 도 4a 내지 도 4c의 상태로 안착된다. 경우에 따라서, 반도체 패키지들(30)이 안착막(20)에 밀착 및 접착될 수 있도록 반도체 패키지들(30)을 가입하는 공정이 로더 스테이지(300)에서 추가로 진행될 수 있으며(도 11 참조), 이를 위하여 로더 스테이지(300)는 반도체 패키지(30)를 개별적으로 또는 일괄적으로 가압하는 누름막(도시되지 않음)이 구성됨이 바람직하다. 상기한 누름막과 그의 구동을 위한 구성은 제작자에 의하여 다양하게 실시될 수 있으므로 이에 대한 구체적인 설명은 생략한다.
그리고, 스퍼터링 설비(400)는 차폐막을 형성하기 위한 스퍼터링 증착 공정을 수행하는 장치이다. 스퍼터링 설비(400)는 반도체 패키지들(30)이 밀착 및 접착된 공정 트레이(10)가 로더 스테이지(300)에서 별도의 이송 장치(도시되지 않음)를 이용하여 내부로 로딩되고, 내부로 로딩된 공정 트레이(10)와 그 상부의 반도체 패키지들(30)에 차폐막을 형성하는 스퍼터링 공정을 수행하며(S140), 스퍼터링 공정에 의하여 차폐막이 형성된 내부의 공정 트레이(10)를 별도의 이송 장치(도시되지 않음)를 이용하여 언로더 스테이지(500)로 언로딩한다.
본 발명의 실시예는 스퍼터링 설비(400)가 구성된 것을 예시하였으나, 이에 제한되지 않고 스프레이 공정이나 무전해도금 공정을 이용하여 반도체 패키지의 표면에 차폐막을 형성할 수 있는 단위 공정을 수행하는 설비가 구성될 수 있다.
그리고, 언로더 스테이지(500)는 반도체 패키지들(30)을 공정 트레이(10)의 안착막(20)에서 분리하는 장치이다. 언로더 스테이지(500)는 차폐막이 형성된 스퍼터링 설비(400) 내의 공정 트레이(10)가 별도의 이송 장치(도시되지 않음)를 이용하여 로딩되고, 공정 트레이(10)의 안착막(20)에서 반도체 패키지들(30)을 일괄 분리한다(S160).
언로더 스테이지(500)에서 일괄 분리한 반도체 패키지들(30)은 이송 장치(200)에 의해서 반도체 패키지 스테이지(100)의 빈 제덱 트레이(110)에 일괄 언로딩된다(S180).
언로더 스테이지(500)에서 반도체 패키지들(30)이 분리되고 남은 공정 트레이(10)가 후처리를 위하여 언로딩된다.
반도체 패키지들(30)이 분리된 공정 트레이(10)는 안착막 제거(S200)와 같은 후처리 공정을 거친다. 공정 트레이(10)의 안착막 제거(S200)는 점착층(22)과 접착 필름(24)을 공정 트레이(10)에서 제거하는 것이다. 안착막(20)은 에어 브러싱을 이용하거나 제거 칼 및 스퀴즈를 이용하여 제거될 수 있다.
도 7 내지 도 9를 참조하여, 이송 장치(200)에 의해서 반도체 패키지 스테이지(100)의 제덱 트레이(110)에 수용된 반도체 패키지들(30)이 공정 트레이(10)의 안착막(20) 상에 일괄 로딩되는 것(S120)을 설명한다.
도 7은 반도체 패키지 스테이지(100)에 제덱 트레이(110)가 배치되고, 제덱 트레이(110)에 반도체 패키지들(30)이 수용된 상태를 도시하며, 제덱 트레이(110) 상부에 진공 흡착 모듈(50)과 진공 모듈(60)을 포함하는 이송 장치(200)가 배치된 것을 예시한다.
본 발명의 실시예에서 진공 흡착 모듈(50)과 진공 모듈(60)이 일체로 구성된 것을 예시하고 있으나 설명의 편의를 위하여 반도체 패키지들(30)이 진공 흡착 모듈(50)에 의하여 로딩 및 언로딩되는 것으로 설명한다. 그러나, 본 발명의 권리범위가 이에 국한되는 것은 아니다.
도 7과 같이 반도체 패키지 스테이지(100)의 제덱 트레이(100) 상부에 진공 흡착 모듈(50)이 정렬된 후, 진공 흡착 모듈(50)이 반도체 패키지들(30)을 일괄 로딩하기 위하여 도 8과 같이 하강(DOWN)한다.
도 8은 하강된 진공 흡착 모듈(50)의 피커(52)가 반도체 패키지(30)의 상면에 맞닿은 것을 예시한다. 이 상태에서 진공 흡착력이 진공 모듈(60)에서 진공 흡착 모듈(50)의 피커(52)로 전달되면, 피커(52)의 단부에 반도체 패키지(30)가 흡착된다.
그 후 진공 흡착 모듈(50)이 상승(UP)하면, 진공 흡착 모듈(50)의 피커들(52)에 흡착된 반도체 패키지들(30)은 제덱 트레이(100)에서 이탈되면서 일괄 로딩된다.
이송 장치(200)는 제덱 트레이(100)의 반도체 패키지들(30)을 일괄 로딩한 진공 흡착 모듈(50)을 로더 스테이지(300)로 이송시키고 그 후 반도체 패키지들(30)을 흡착한 진공 흡착 모듈(50)을 공정 트레이(10)의 안착막(20) 상에 이격된 상태로 정렬한다.
그 후, 이송 장치(200)의 구동에 의하여 진공 흡착 모듈(50)이 하강(DOWN)하면, 도 10과 같이 진공 흡착 모듈(50)에 흡착된 반도체 패키지들(30)은 로더 스테이지(300)의 공정 트레이(10)에 형성된 안착막(20) 상에 일괄 로딩된다.
안착막(20) 상에 반도체 패키지들(30)이 일괄 로딩된 후, 진공 흡착 모듈(50)의 진공 흡착력이 해제되고 진공 흡착 모듈(50)은 상승하여 초기 위치로 복귀한다. 그 결과 공정 트레이(10)의 안착막 상에 일괄 로딩된 반도체 패키지들(30)만 잔류된다.
본 발명의 실시예는 반도체 패키지들(30)이 안착막(20)에 밀착 및 접착될 수 있도록 도 11과 같이 압착하는 공정이 더 진행될 수 있다. 상기한 반도체 패키지들(30)의 압착은 별도의 일괄적으로 가압하는 누름막(도시되지 않음)을 이용하거나 또는 진공 흡착 모듈(50)을 이용할 수 있다. 진공 흡착 모듈(50)을 이용하여 반도체 패키지들(30)을 압착하는 경우, 도 10에서 진공 흡착 모듈(50)이 상승하기 전 압착을 수행할 수 있다.
그 결과, 솔더볼(32)이 형성된 반도체 패키지들(30)의 저면의 테두리가 안착막(20)과 밀착 및 접착되며, 솔더볼(32)이 형성된 반도체 패키지들(30)의 저면은 외부와 차단된다.
그 후, 일괄 로딩된 반도체 패키지들(30)이 안착막(20)에 밀착 및 접착된 공정 트레이(10)는 스퍼터링 설비(400)로 로딩되며, 전자파 차폐를 위한 차폐막(40)이 스퍼터링 공정에 의하여 솔더볼(32)이 형성된 저면을 제외한 반도체 패키지들(30)의 5면에 증착된다. 이때, 반도체 패키지들(30)이 배치되지 않은 안착막(20) 상에도 차폐막(40)이 증착된다. 차폐막(40)은 도 12와 같이 형성될 수 있다.
여기에서, 솔더볼(32)이 형성된 반도체 패키지들(30)의 저면은 외부와 차단된 상태이므로 스퍼터링 증착에 의한 오염이 방지될 수 있다.
도 12와 같이 스퍼터링 설비(400) 내에서 차폐막(40)의 증착이 완료되면, 공정 트레이(10)는 언로더 스테이지(500)로 이송된다.
언로더 스테이지(500)에서 반도체 패키지들(30)은 공정 트레이(10)의 안착막(20)에서 분리된다.
상기한 반도체 패키지들(30)의 분리는 진공 흡착 모듈(50)을 이용하여 수행될 수 있으며, 진공 흡착 모듈(50)은 도 13 및 도 14로 설명되는 반도체 패키지들(30)의 분리를 일괄 수행한다.
진공 흡착 모듈(50)은 반도체 패키지들(30)의 일괄 언로딩을 위하여 언로더 스테이지(500)로 이송되며, 공정 트레이(10) 상부에 정렬된 후 도 13과 같이 하강한다.
진공 흡착 모듈(50)이 하강하면, 반도체 패키지들(30)은 지그(54) 내의 반도체 패키지 수용 공간(56) 내에 위치된다. 이때, 반도체 패키지들(30)에 피커들(52)의 단부가 접촉되면 지그(54)가 하강하고, 하강된 지그(54)의 단부에 형성된 커터(58)에 의하여 차폐막(40)에 소정 깊이의 홈이 형성된다. 그리고, 피커들(52)에 진공 흡착력이 제공되며, 피커들(52)이 단부에 반도체 패키지들(30)이 흡착된다.
도 13과 같은 세팅 상태에서, 커터(58)에 의한 홈은 반도체 패키지(30)의 측벽과 안착면(20)이 접하는 영역에 형성된다.
그리고, 도 13측벽과 같이 세팅된 상태에서 진공 흡착 모듈(50)은 도 14와 같이 반도체 패키지(30)를 전후 및 좌우로 소정 폭 이동시킨다.
도 14와 같이 반도체 패키지(30)가 이동되면, 반도체 패키지들(30)에 형성된 차폐막(40)과 안착막(20) 상의 차폐막(40)은 커터(58)에 의하여 형성된 홈을 기준으로 분리된다.
그 후, 도 15와 같이 진공 흡착 모듈(50)이 진공 흡착력을 유지하면서 상승(UP)하면, 공정 트레이(10)의 안착면(20) 상의 반도체 패키지들(30)이 일괄 언로딩된다. 그리고, 언로더 스테이지(500)에는 공정 트레이(10)가 잔류된다.
도 15와 같이 일괄 언로딩된 반도체 패키지들(30)은 진공 흡착 모듈(50)에 의하여 반도체 패키지 스테이지(100)로 이송될 수 있으며, 진공 흡착 모듈(50)은 반도체 패키지 스테이지(100)의 빈 제덱 트레이(110)에 일괄 언로딩한 반도체 패키지(30)들을 일괄 안착시킬 수 있다.
한편, 언로더 스테이지(500)에 잔류된 공정 트레이(10)는 후처리를 위하여 지정된 위치로 언로딩되며, 반도체 패키지들(30)이 분리된 공정 트레이(10)는 안착막 제거(S200)와 같은 후처리 공정을 거친다.
상술한 바와 같이 반도체 패키지들(30)을 로딩 언로딩하는 진공 흡착 모듈(50)은 도 16과 같이 피커(52)를 구비하지 않고 지그(54)만 갖도록 구성될 수 있다. 도 16의 진공 흡착 모듈(50)은 피커(52)의 적용이 불필요한 큰 사이즈의 반도체 패키지들(30)의 일괄 로딩에 이용될 수 있다.
또한, 공정 트레이(10)가 도 2와 같이 프레임으로 구성된 것을 이용하는 경우, 공정 트레이(10)에 결합되는 서포터 베드(14)에 이젝트 홀(도시되지 않음) 및 이젝트 핀(도시되지 않음)이 구성될 수 있다. 이젝트 핀은 공기압이나 유압 등의 구동력에 의하여 이젝트 홀을 따라 승하강하도록 구성될 수 있다. 상기와 같이 서포터 베드(14)가 구성되는 경우, 이젝트 핀을 이용하여 반도체 패키지(30)를 들어올릴 수 있다. 그러므로, 접착 필름(24)에 밀착 및 접착된 반도체 패키지(30)가 보다 쉽게 분리될 수 있다.
한편, 반도체 패키지는 다양한 사이즈로 제작되며, 제덱 트레이(110), 공정 트레이(10) 및 진공 흡착 모듈(50)은 규격화된 반도체 패키지의 수용 공간을 갖는다.
본 발명은 공정 트레이(10)의 활용도를 개선하기 위하여 도 17a와 같이 여러 개의 제덱 트레이(110)이 수용된 반도체 패키지들(30)을 각각 구분된 영역에 배치할 수 있다.
그리고, 본 발명은 제덱 트레이(110)를 복수의 섹션(Section)으로 구분하고, 섹션 별로 반도체 패키지들을 일괄 로딩함으로써 도 17b와 같이 적은 면적에 대하여 섹션 별 반도체 패키지들을 일괄 로딩할 수 있다. 이 경우, 제덱 트레이(110) 단위로 반도체 패키지들(30)을 일괄 로딩하는 것보다 공정 트레이(10)의 활용도를 높일 수 있다.
한편, 면적이 작은 반도체 패키지의 경우 트레이 단위나 섹션 단위로 일괄 로딩하면, 로딩된 반도체 패키지들 간의 이격 거리가 넓게 형성된다. 반도체 패키지의 면적에 따라서 반도체 패키지들 간의 이격 거리가 하나 또는 둘 이상의 반도체 패키지를 로딩할 수 있는 여유 공간이 확보될 수 있다.
이 경우, 본 발명은 도 17c와 같이 배치 위치가 엇갈리도록 상이한 제덱 트레이의 반도체 패키지들을 일괄 로딩할 수 있다. 이 경우도 공정 트레이(10)의 활용도를 향상시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.
Claims (22)
- (a) 접착성을 갖는 안착막을 공정 트레이(process tray)에 준비하는 단계;
(b) 상기 안착막에 반도체 패키지를 일괄 로딩(batch loadig)하는 단계;
(c) 상기 반도체 패키지에 차폐막을 형성하는 단계; 및
(d) 상기 반도체 패키지를 상기 안착막에서 일괄 언로딩(batch unloading)하는 단계;를 포함하고,
상기 (a) 단계에서 상기 안착막에 포함되는 점착층 및 접착 필름 중 적어도 하나는 상기 (c) 단계의 상기 차폐막을 형성하는 공정에서 발생하는 열을 상기 공정 트레이로 방출하는 쿨링 기능을 가지며,
상기 (b) 단계는,
제덱(JEDEC) 트레이의 반도체 패키지들을 진공 흡착 모듈을 이용하여 진공 흡착하여 상기 공정 트레이의 상기 안착막에 일괄 로딩하며,
상기 반도체 패키지들은 상기 진공 흡착 모듈에 구성되는 피커들에 개별적으로 진공 흡착되어서 일괄 로딩되고,
상기 진공 흡착 모듈을 이용하여 상기 안착막의 반도체 패키지들을 압착하여 상기 안착막과 상기 반도체 패키지들을 밀착 및 접착시키는 것을 특징으로 하는 반도체 패키지의 일괄 처리 방법. - 제1 항에 있어서,
(e) 상기 반도체 패키지가 일괄 언로딩된 상기 공정 트레이에서 상기 안착막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 일괄 처리 방법. - 제1 항에 있어서,
상기 (a) 단계에서 상기 안착막은 접착 필름 및 점착층 중 적어도 하나를 포함하여 형성되는 것을 특징으로 하는 반도체 패키지의 일괄 처리 방법. - 제3 항에 있어서,
상기 (a) 단계에서 상기 안착막은 상기 접착 필름 및 점착층 중 적어도 하나가 상기 공정 트레이에 적층되어 형성되는 것을 특징으로 하는 반도체 패키지의 일괄 처리 방법. - 제1항에 있어서,
상기 (a) 단계에서의 공정 트레이는 디스크나 프레임 중 어느 하나의 형상을 갖는 것을 이용하는 것을 특징으로 하는 반도체 패키지의 일괄 처리 방법. - 제1 항에 있어서,
상기 (a) 단계에서 상기 안착막은 공정 트레이에 접착되어 형성되는 것을 특징으로 하는 반도체 패키지의 일괄 처리 방법. - 제1 항에 있어서,
상기 (a) 단계에서 상기 안착막에 상기 반도체 패키지에 대응하는 위치에 형성된 복수 개의 포켓(pocket)이 더 형성되는 것을 특징으로 하는 반도체 패키지의 일괄 처리 방법. - 제7 항에 있어서, 상기 포켓은 레이저, 타발기 및 스탬프(stamp) 중에서 어느 하나를 이용하여 형성되는 것을 특징으로 하는 반도체 패키지의 일괄 처리 방법.
- 제7 항에 있어서, 상기 포켓은 상기 반도체 패키지의 저면의 랜드 또는 솔더볼 전체 또는 일부에 대응하는 면적으로 형성되는 것을 특징으로 하는 반도체 패키지의 일괄 처리 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 제1 항에 있어서,
상기 (b) 단계는 상기 반도체 패키지의 압착을 위하여 상기 진공 흡착 모듈을 이용하여 상기 반도체 패키지들을 일괄 압착하는 것을 특징으로 하는 반도체 패키지의 일괄 처리 방법. - 제1 항에 있어서,
상기 (b) 단계는 상기 반도체 패키지의 압착을 위하여 누름막을 이용하여 상기 반도체 패키지들을 일괄 압착하는 것을 특징으로 하는 반도체 패키지의 일괄 처리 방법. - 제1항에 있어서,
상기 (d) 단계는 상기 공정 트레이의 상기 반도체 패키지들을 진공 흡착 모듈을 이용하여 진공 흡착하여 상기 제덱 트레이에 일괄 로딩하는 것을 특징으로 하는 반도체 패키지의 일괄 처리 방법. - 제1항에 있어서,
상기 (d) 단계는 상기 반도체 패키지들을 일괄 언로딩하기 전 상기 반도체 패키지들을 한 방향 이상 이동시켜서 상기 반도체 패키지의 차폐막과 상기 공정 트레이의 안착막 상의 상기 차폐 막을 분리시키는 것을 더 포함하는 것을 특징으로 하는 반도체 패키지의 일괄 처리 방법. - 제1항에 있어서,
상기 (d) 단계는 상기 반도체 패키지들을 일괄 언로딩하기 전 상기 반도체 패키지의 측벽의 상기 차폐막과 상기 안착막의 상기 차폐막이 연결되는 부분에 커터를 이용하여 홈을 형성한 후 일괄 언로딩하는 것을 특징으로 하는 반도체 패키지의 일괄 처리 방법. - 제1항에 있어서,
상기 (d) 단계는 상기 공정 트레이의 반도체 패키지들을 진공 흡착 모듈을 이용하여 진공 흡착하여 제덱 트레이에 일괄 로딩하며,
상기 반도체 패키지들은 상기 진공 흡착 모듈에 구성되는 피커들에 개별적으로 진공 흡착되어서 일괄 로딩되는 것을 특징으로 하는 반도체 패키지의 일괄 처리 방법.
- 반도체 패키지들을 수용하는 제덱 트레이가 로딩되는 반도체 패키지 스테이지;
전자파를 차폐하는 차폐막을 형성하는 공정을 수행할 상기 반도체 패키지들을 로딩하는 제1 공정 트레이가 로딩되는 로더 스테이지;
상기 차폐막을 형성하는 공정이 완료된 상기 반도체 패키지들이 안착된 제2 공정 트레이가 언로딩되는 언로더 스테이지; 및
상기 제덱 트레이의 반도체 패키지들을 상기 제1 공정 트레이로 일괄 로딩하고, 상기 제2 공정 트레이의 상기 반도체 패키지들을 상기 제덱 트레이로 일괄 언로딩하는 이송 장치;를 포함하며,
상기 이송 장치는 진공 흡착 모듈을 이용하여 상기 반도체 패키지들의 일괄 로딩과 일괄 언로딩을 수행하며,
상기 진공 흡착 모듈은, 진공 흡착력을 제공받는 피커 및 상기 피커에 흡착되는 반도체 패키지의 수용 공간을 갖는 지그를 포함하고,
상기 진공 흡착 모듈의 상기 피커와 상기 지그는 일괄 로딩과 일괄 언로딩을 수행할 반도체 패키지들에 대응하여 구성되며, 상기 반도체 패키지는 상기 피커에 진공 흡착되어 상기 일괄 로딩 및 일괄 언로딩되고,
상기 진공 흡착 모듈은 상기 반도체 패키지들을 상기 제1 공정 트레이로 일광 로딩할 때 안착막의 반도체 패키지들을 압착하여 상기 안착막과 상기 반도체 패키지들을 밀착 및 접착시키는 반도체 패키지의 일괄 처리 장치. - 삭제
- 제20 항에 있어서,
상기 지그는 저면에 커터를 구비하며,
상기 지그는 상기 반도체 패키지를 언로딩하기 전 구동되어 상기 차폐막에 홈을 형성하는 것을 반도체 패키지의 일괄 처리 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150155078A KR101712187B1 (ko) | 2015-11-05 | 2015-11-05 | 반도체 패키지의 일괄 처리 방법 및 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150155078A KR101712187B1 (ko) | 2015-11-05 | 2015-11-05 | 반도체 패키지의 일괄 처리 방법 및 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101712187B1 true KR101712187B1 (ko) | 2017-03-13 |
Family
ID=58411924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150155078A KR101712187B1 (ko) | 2015-11-05 | 2015-11-05 | 반도체 패키지의 일괄 처리 방법 및 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101712187B1 (ko) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018199507A1 (ko) * | 2017-04-25 | 2018-11-01 | (주) 씨앤아이테크놀로지 | 전자 부품 캐리어 시트, 및 이를 이용한 점착 장치와 박막 형성장치 |
| KR20180119483A (ko) * | 2017-04-25 | 2018-11-02 | (주) 씨앤아이테크놀로지 | 전자 부품 캐리어 시트 및 이를 이용한 박막 형성장치 |
| WO2019013589A1 (ko) * | 2017-07-13 | 2019-01-17 | 두성산업 주식회사 | 반도체 고정용 자성 테이프 |
| CN109256351A (zh) * | 2018-09-20 | 2019-01-22 | 南方科技大学 | 微型芯片的批量转移装置以及转移方法 |
| KR20190102856A (ko) * | 2018-02-27 | 2019-09-04 | (주) 씨앤아이테크놀로지 | 점착 장치 및 점착 방법 |
| CN110459500A (zh) * | 2019-07-29 | 2019-11-15 | 南京中电熊猫平板显示科技有限公司 | 微型器件真空吸头以及微型器件转移的方法 |
| CN110504192A (zh) * | 2019-06-10 | 2019-11-26 | 义乌臻格科技有限公司 | 一种适用于微芯片巨量转移拾取头的生产方法 |
| KR20200065658A (ko) * | 2018-11-30 | 2020-06-09 | 엘지디스플레이 주식회사 | Led 이송 장치 및 이송 방법 |
| CN113410169A (zh) * | 2021-05-18 | 2021-09-17 | 深圳市百柔新材料技术有限公司 | 一种转移装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2963706B2 (ja) * | 1989-10-24 | 1999-10-18 | 株式会社日本マイクロニクス | Ｉｃハンドラ |
| KR20000002851U (ko) * | 1998-07-11 | 2000-02-07 | 김영환 | 반도체 패키지 이송용 핸들러 |
| KR101479248B1 (ko) * | 2014-05-28 | 2015-01-05 | (주) 씨앤아이테크놀로지 | 액상 점착제를 이용한 반도체 패키지의 전자파 차폐를 위한 스퍼터링 방법 및 이를 위한 스퍼터링 장치 |
| KR101501735B1 (ko) * | 2014-09-23 | 2015-03-12 | 제너셈(주) | 반도체패키지의 ｅｍｉ 쉴드 처리공법 |
-
2015
- 2015-11-05 KR KR1020150155078A patent/KR101712187B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2963706B2 (ja) * | 1989-10-24 | 1999-10-18 | 株式会社日本マイクロニクス | Ｉｃハンドラ |
| KR20000002851U (ko) * | 1998-07-11 | 2000-02-07 | 김영환 | 반도체 패키지 이송용 핸들러 |
| KR101479248B1 (ko) * | 2014-05-28 | 2015-01-05 | (주) 씨앤아이테크놀로지 | 액상 점착제를 이용한 반도체 패키지의 전자파 차폐를 위한 스퍼터링 방법 및 이를 위한 스퍼터링 장치 |
| KR101501735B1 (ko) * | 2014-09-23 | 2015-03-12 | 제너셈(주) | 반도체패키지의 ｅｍｉ 쉴드 처리공법 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180119483A (ko) * | 2017-04-25 | 2018-11-02 | (주) 씨앤아이테크놀로지 | 전자 부품 캐리어 시트 및 이를 이용한 박막 형성장치 |
| KR102019943B1 (ko) * | 2017-04-25 | 2019-09-11 | (주) 씨앤아이테크놀로지 | 전자 부품 캐리어 시트 및 이를 이용한 박막 형성장치 |
| WO2018199507A1 (ko) * | 2017-04-25 | 2018-11-01 | (주) 씨앤아이테크놀로지 | 전자 부품 캐리어 시트, 및 이를 이용한 점착 장치와 박막 형성장치 |
| WO2019013589A1 (ko) * | 2017-07-13 | 2019-01-17 | 두성산업 주식회사 | 반도체 고정용 자성 테이프 |
| KR102102312B1 (ko) * | 2018-02-27 | 2020-04-21 | (주) 씨앤아이테크놀로지 | 점착 장치 및 점착 방법 |
| KR20190102856A (ko) * | 2018-02-27 | 2019-09-04 | (주) 씨앤아이테크놀로지 | 점착 장치 및 점착 방법 |
| CN109256351A (zh) * | 2018-09-20 | 2019-01-22 | 南方科技大学 | 微型芯片的批量转移装置以及转移方法 |
| CN109256351B (zh) * | 2018-09-20 | 2021-06-08 | 南方科技大学 | 微型芯片的批量转移装置以及转移方法 |
| KR20200065658A (ko) * | 2018-11-30 | 2020-06-09 | 엘지디스플레이 주식회사 | Led 이송 장치 및 이송 방법 |
| KR102655631B1 (ko) * | 2018-11-30 | 2024-04-05 | 엘지디스플레이 주식회사 | Led 이송 장치 및 이송 방법 |
| CN110504192A (zh) * | 2019-06-10 | 2019-11-26 | 义乌臻格科技有限公司 | 一种适用于微芯片巨量转移拾取头的生产方法 |
| CN110504192B (zh) * | 2019-06-10 | 2022-05-27 | 义乌臻格科技有限公司 | 一种适用于微芯片巨量转移拾取头的生产方法 |
| CN110459500A (zh) * | 2019-07-29 | 2019-11-15 | 南京中电熊猫平板显示科技有限公司 | 微型器件真空吸头以及微型器件转移的方法 |
| CN113410169A (zh) * | 2021-05-18 | 2021-09-17 | 深圳市百柔新材料技术有限公司 | 一种转移装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101712187B1 (ko) | 반도체 패키지의 일괄 처리 방법 및 장치 | |
| US10083846B2 (en) | Apparatuses for bonding semiconductor chips | |
| JP6527640B2 (ja) | キャリア超薄型基板 | |
| KR101135903B1 (ko) | 박형 다이 분리 및 픽업 장치 | |
| KR20150022990A (ko) | 반도체 장치의 제조 방법 | |
| CN107836040B (zh) | 电子部件的制造方法以及处理系统 | |
| KR20110035904A (ko) | 보호 테이프 박리 방법 및 그 장치 | |
| JP2015211091A (ja) | 樹脂封止電子部品の製造方法、突起電極付き板状部材、及び樹脂封止電子部品 | |
| JP2018026498A (ja) | 半導体パッケージのマスキング方法 | |
| US20130167369A1 (en) | Apparatuses for mounting semiconductor chips | |
| KR101640773B1 (ko) | 전자파 차폐막을 구비한 반도체 패키지의 제조 방법 및 이를 위한 장치 | |
| KR102101760B1 (ko) | 반도체 제조 장치, 반도체 장치의 제조 방법 및 콜릿 | |
| JP7320932B2 (ja) | 成膜装置及び部品剥離装置 | |
| TWI726230B (zh) | 保持構件、保持構件的製造方法、保持機構以及製品的製造裝置 | |
| US20160109512A1 (en) | Semiconductor package test blade and semiconductor package test apparatus including the same | |
| JP2007184465A (ja) | 半導体チップトレイ | |
| KR100571512B1 (ko) | 소잉소터장치의 반도체 패키지 이송방법 및 그 시스템 | |
| KR101614721B1 (ko) | 점착패드를 이용하여 전자파 차폐막 형성을 위한 반도체 패키지 부착 및 분리 방법 | |
| WO2012106191A2 (en) | Pre- cut wafer applied underfill film | |
| TWI475606B (zh) | 非均勻真空分佈晶粒附著尖端 | |
| US10907247B2 (en) | Apparatus and method for processing sputtered IC units | |
| JP2012043914A (ja) | 収容トレイ及び基板のハンドリング方法 | |
| KR101640525B1 (ko) | 픽 앤 플레이스먼트 장치 | |
| TW201742231A (zh) | 半導體元件載體及包括該半導體元件載體的元件處理器 | |
| KR101712075B1 (ko) | 쏘잉소터시스템의 턴테이블 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20191107 Year of fee payment: 4 |