KR101944200B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101944200B1
KR101944200B1 KR1020177002742A KR20177002742A KR101944200B1 KR 101944200 B1 KR101944200 B1 KR 101944200B1 KR 1020177002742 A KR1020177002742 A KR 1020177002742A KR 20177002742 A KR20177002742 A KR 20177002742A KR 101944200 B1 KR101944200 B1 KR 101944200B1
Authority
KR
South Korea
Prior art keywords
sealing material
mold
release film
metal layer
semiconductor device
Prior art date
Application number
KR1020177002742A
Other languages
English (en)
Other versions
KR20170016026A (ko
Inventor
타카시 카와모리
나오야 스즈키
Original Assignee
히타치가세이가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치가세이가부시끼가이샤 filed Critical 히타치가세이가부시끼가이샤
Publication of KR20170016026A publication Critical patent/KR20170016026A/ko
Application granted granted Critical
Publication of KR101944200B1 publication Critical patent/KR101944200B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

생산 효율의 향상을 도모할 수 있는 반도체 장치의 제조 방법을 제공한다.
반도체 장치(1)의 제조 방법에서는, 반도체 소자(3)를 씰링하는 씰링재(7)를 부여하고, 반도체 소자(3)와 대향하는 금형에 릴리스 필름(F)을 두고서 상부 금형(22)과 하부 금형(24)에 의해 씰링재(7)를 경화시키는 공정을 포함하며, 릴리스 필름(F)에서의 씰링재(7)와의 접촉측에, 전자파를 차폐하기 위한 금속층(9)을 미리 마련하여, 씰링재(7)를 경화시키는 공정에서 씰링재(7)에 금속층(9)을 전사한다.

Description

반도체 장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치의 제조 방법에 관한 것이다.
최근, 전자 기기의 소형화 요구에 따라, 반도체 소자의 표면 고밀도 탑재에 한층 더 개선이 요구되고 있다. 그래서 최근에는, 복수의 반도체 소자를 다단(多段)으로 적층한, 이른바 스택 패키지형 반도체 장치가 채용되고 있다. 이러한 스택 패키지형 반도체 장치에서는, 반도체 소자가 집적해서 배치되어 있기 때문에, 외적인 노이즈에 의한 문제(전자파 장해)가 생길 수 있다. 이러한 노이즈 문제는, 전자 기기가 디지털화, 고속화, 고주파화 할수록 현저해진다. 그래서 노이즈에 의한 영향을 억제하기 위해, 전자파를 차폐되는 전자파 차폐 시트를, 반도체 소자를 씰링하는 씰링재 위에 형성하고 있다(예를 들면, 특허문헌 1 참조).
상기 전자파 차폐 시트의 형성에 관해서는, 예를 들면 특허문헌 2에 기재된 반도체 장치의 제조 방법이 알려져 있다. 특허문헌 2에 기재된 반도체 장치의 제조 방법에서는, 상부 금형 및 하부 금형을 사용한 트랜스퍼 성형에 의해 반도체 소자를 씰링재로 씰링하는 공정에서, 상부 금형에 배치되는 릴리스 필름(담체 필름)에 전자파 쉴드 수지를 도포하여, 씰링재를 형성할 때 씰링재 위에 전자파 쉴드 수지를 전사해서 경화시키고 있다.
특허문헌 1: 일본 특허 제4133637호 공보 특허문헌 2: 일본 특개 2007-287937호 공보
그러나 상기 특허문헌 2에 기재된 방법에서는, 씰링재를 형성할 때마다, 매번 담체 필름에 전자파 쉴드 수지를 도포하는 작업이 필요하게 되기 때문에, 품이 든다는 문제가 있었다. 반도체 장치의 제조 공정에서는, 생산 효율에 대해 한층 더 개선이 요구되고 있다.
본 발명은, 상기 과제를 해결하기 위해 이루어진 것으로, 생산 효율의 향상을 도모할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명에 따른 반도체 장치의 제조 방법은, 상부 금형 및 하부 금형을 갖는 컴프레션 몰드를 사용한 컴프레션 성형 방식에 의해 반도체 장치를 제조하는 제조 방법으로서, 반도체 소자를 씰링하는 씰링재를 부여하고, 상기 반도체 소자와 대향하는 금형에 릴리스 필름을 두고 상부 금형과 하부 금형에 의해 씰링재를 경화시키는 공정을 포함하며, 릴리스 필름에 있어서의 씰링재와의 접촉측에, 전자파를 차폐하기 위한 차폐 재료를 미리 마련하며, 씰링재를 경화시키는 공정에서 씰링재에 차폐 재료를 전사(轉寫)하는 것을 특징으로 한다.
이 반도체 장치의 제조 방법에서는, 릴리스 필름에 미리 차폐 재료를 두고 있다. 릴리스 필름은, 씰링재가 금형에 직접 접촉하지 않도록 마련되어 있는 부재로, 씰링재를 경화할 때, 반도체 소자와 대향하는 금형에 유지되어 있다. 이 릴리스 필름에 미리 차폐 재료를 두는 것에 의해, 씰링재를 컴프레션 몰드에 의해 경화시키는 공정에서, 전자파 차폐용 차폐 재료를 씰링재에 전사할 수 있다. 따라서 종래처럼 차폐 재료를 하나하나 도포하는 작업을 생략하면서, 씰링재의 경화와 차폐 재료의 형성을 동시에 행할 수 있다. 또한, 컴프레션 성형 방식에 의해, 연속적으로 씰링재의 형성 및 차폐 재료의 전사를 행할 수 있다. 따라서, 생산 효율의 향상을 도모할 수 있다.
일 실시형태에서는, 차폐 재료는, 릴리스 필름에 있어서, 반도체 소자의 탑재 위치에 대응하는 위치에 마련되는 형태로 할 수 있다. 또한, 일 실시형태에서는, 반도체 소자가 기판 위에 복수 탑재되어 있고, 차폐 재료는, 릴리스 필름에 있어서, 복수의 반도체 소자가 각각으로 분할될 때의 절단선에 포함되지 않는 위치에 마련되는 형태로 할 수 있다. 이에 의해, 차폐 재료를 씰링재의 전면(全面)에 형성할 필요가 없기 때문에, 제조 비용의 저감을 도모할 수 있다. 또한, 씰링재를 절단할 때, 금속 부분이 절단하기 위한 칼날에 접촉되지 않기 때문에, 절삭시에 발생하는 금속 부스러기의 발생을 억제할 수 있고, 제조 장치의 손상을 억제하는 것이 가능하게 된다.
본 발명에 따르면, 생산 효율의 향상을 도모할 수 있다.
[도 1] 도 1은 일 실시형태에 따른 반도체 장치의 제조 방법에 의해 제조된 반도체 장치의 단면 구성을 나타내는 단면도이다.
[도 2] 도 2는 반도체 장치의 제조 방법을 설명하는 도면이다.
[도 3] 도 3은 반도체 장치의 제조 방법을 설명하는 도면이다.
[도 4] 도 4는 반도체 장치의 제조 방법을 설명하는 도면이다.
[도 5] 도 5는 금속층이 형성된 릴리스 필름의 단면도이다.
[도 6] 도 6은 다른 형태에 따른 차폐 재료가 형성된 릴리스 필름의 단면도이다.
[도 7] 도 7은 다른 형태에 따른 차폐 재료가 형성된 릴리스 필름의 단면도이다.
[도 8] 도 8은 도 7에 나타내는 차폐 재료가 전사된 반도체 장치를 나타내는 평면도이다.
[도 9] 도 9는 다른 형태에 따른 반도체 장치의 제조 방법을 설명하는 도면이다.
이하, 첨부도면을 참조하여, 본 발명의 적절한 실시형태에 대해 상세히 설명한다. 또, 도면의 설명에 있어서 동일 또는 상당 요소에는 동일 부호를 붙여, 중복되는 설명은 생략한다.
도 1은 일 실시형태에 따른 반도체 장치의 제조 방법에 의해 제조된 반도체 장치의 단면 구성을 나타내는 단면도이다. 도 1에 나타내는 반도체 장치(1)는, 복수 개의 반도체 칩(3)이 다단으로 적층된 스택 패키지형 반도체 장치이다. 또, 도 1에 나타내는 반도체 장치(1)는, 개개의 반도체 장치(패키지 단위)로 절단되기 전의 상태이다.
반도체 장치(1)는, 기판(5) 위에 복수의 반도체 칩(반도체 소자)(3)이 탑재되어 있다. 또한, 반도체 칩(3)은, 다단으로 적층되어 있다. 반도체 칩(3)과 기판(5)은, 전기적으로 접속되어 있으며, 적층된 반도체 칩(3, 3)끼리는, 서로 전기적으로 접속되어 있어도 있지 않아도 된다. 반도체 칩(3)과 기판(5) 및 반도체 칩(3, 3)끼리를 전기적으로 접속하는 방식으로서는, 예를 들면 와이어 본드 방식, 범프 접속 방식 등을 이용할 수 있다.
복수의 반도체 칩(3)은, 기판(5) 상에서, 씰링재(7)에 의해 씰링되어 있다. 씰링재(7)는, 열경화성을 갖는 수지로, 예를 들면 고형(固形), 액상(液狀)의 에폭시계 씰링재를 사용할 수 있다. 예를 들면 고형 씰링재로는, 히타치가세이고교 가부시키가이샤제 CEL-9740 등의 CEL시리즈, 액상 씰링재로는, 히타치가세이고교 가부시키가이샤제 CEL-C-2902 등의 CEL-C시리즈가 있다. 씰링재(7)는, 반도체 칩(3) 전체를 덮도록 마련되어 있다.
씰링재(7)의 표면에는, 금속층(금속막, 차폐 재료)(9)이 마련되어 있다. 본 실시형태에서는, 반도체 장치(1)에 있어서, 씰링재(7)의 표면 전체에 금속층(9)이 형성되어 있다. 금속층(9)은, 전자파를 차폐하기 위한 전자파 차폐층으로서 기능한다. 또, 여기서 말하는 차폐란, 완전히 전자파를 차단한 것뿐만 아니라, 전자파에 의한 노이즈 영향을 억제하는 경우도 포함한다. 금속층(9)에는, 예를 들면, 금, 알루미늄, 니켈, 인듐, 철, 구리 등을 사용할 수 있다. 또한, 힐록이나 마이그레이션을 방지하는 관점에서는, 상기 재료가 합금화 된 것을 사용하는 것이 바람직하다. 금속층(9)의 두께는, 예를 들면 필름 절단의 용이성 관점에서 3㎛ 이하인 것이 바람직하다. 또한, 금속층(9)의 두께는, 전자파 차폐성의 관점에서 0.05㎛ 이상인 것이 바람직하다.
이어서, 상술한 반도체 장치(1)의 제조 방법에 대해, 도 2∼도 4를 참조하면서 설명한다. 도 2∼도 4는, 반도체 장치의 제조 방법을 설명하는 도면이다. 반도체 장치(1)는, 컴프레션 몰드 방식(컴프레션 성형 방식)에 의해 제조된다.
최초로, 컴프레션 몰드 방식에 사용되는 컴프레션 몰드(20)에 대해 설명한다. 컴프레션 몰드(20)는, 씰링재(7)를 압축, 가열하여 경화시키는 금형이다. 컴프레션 몰드(20)는, 상부 금형(22)과 하부 금형(24)으로 구성되어 있다. 하부 금형(24)은, 기판(5)이 재치(배치)되는 부분으로, 평탄면(平坦面)을 갖고 있다. 상부 금형(22)은, 반도체 소자(3)와 대향(對向)하는 금형으로, 상부 금형(22)에는, 단면(斷面)이 대략 사다리꼴 형상을 나타내는 오목부(26)가 형성되어 있다. 상부 금형(22) 및 하부 금형(24)에는, 씰링재(7)를 가열 경화시키기 위한 히터(도시하지 않음)가 내장되어 있다.
상부 금형(22)의 오목부(26)에는, 씰링재(7)를 경화할 때, 그 내면을 따라 릴리스 필름(F)이 마련된다. 상부 금형(22)에는, 도시하지 않은 흡인(吸引) 기구가 마련되어 있으며, 릴리스 필름(F)은, 상부 금형(22)에서 흡착되어 유지된다.
릴리스 필름(F)은, 씰링재(7)가 상부 금형(22)에 직접 접촉하지 않도록, 상부 금형(22)과 씰링재(7) 사이에 개재되는 부재이다. 릴리스 필름(F)이 상부 금형(22)에 유지된 상태에서, 릴리스 필름(F)의 씰링재(7)측 표면은, 박리성(剝離性)을 갖고 있다. 또, 여기서 말하는 박리성이란, 금속층(9)을 접착 유지하는 정도의 접착성을 갖고 있는 경우도 포함한다. 또한, 릴리스 필름(F)은, 컴프레션 몰드(20)의 히터에 의한 가열에 견딜 수 있는 내열성(耐熱性)을 갖고 있다. 릴리스 필름(F)은, 송출(送出) 릴과 권취(卷取) 릴 사이에 걸쳐 놓여지는 길이가 긴 모양의 것이나, 기판(5)을 덮는 정도의 사이즈로 절단된 필름 모양의 것, 혹은 그들을 조합한 것을 사용할 수 있다.
릴리스 필름(F)으로서는, 예를 들면, 테트라플루오로에틸렌ㆍ헥사플루오로프로필렌 공중합체(FEP) 필름, 불소 함침 글라스 크로스, 폴리에틸렌테레프탈레이트(PET) 필름, 에틸렌ㆍ테트라플루오로에틸렌 공중합체(ETFE) 필름, 폴리프로필렌 필름, 폴리염화비닐리덴 등을 적절하게 사용할 수 있다.
도 5에 나타내는 바와 같이, 릴리스 필름(F)의 표면에는, 미리 금속층(9)이 마련되어 있다. 금속층(9)은, 릴리스 필름(F)이 상부 금형(22)에 유지되어 있는 상태에서, 릴리스 필름(F)에 있어서의 씰링재(7)와 접촉하는 측의 표면에 마련되어 있다. 금속층(9)은, 진공증착법 등의 증착법, DC스퍼터링, RF스퍼터링 등의 스퍼터링법, 이온플레이팅, 무전해 도금 등에 의해, 릴리스 필름(F)에 형성되어 있다. 특히, 증착법 및 스퍼터링법은, 성막(成膜) 비용, 프로세스 용이성의 관점에서 바람직하다.
이어서, 반도체 장치(1)의 제조 순서에 대해 설명한다. 도 2에 나타내는 바와 같이, 우선, 하부 금형(24)에 반도체 칩(3)이 탑재된 기판(5)이 배치된다. 다음으로, 기판(5) 위에 경화 전의 페이스트 상의 씰링재(7)가 예를 들면 폿팅에 의해 부여된다. 이때, 릴리스 필름(F)은, 상부 금형(22)에 흡착 유지되어 있다.
이어서, 도 3에 나타내는 바와 같이, 하부 금형(24)과 상부 금형(22)이 맞춰져, 씰링재(7)가 압축됨과 아울러 가열된다. 이에 의해, 씰링재(7)가 상부 금형(22)의 오목부(26)에 따른 형상으로 경화한다. 그리고 씰링재(7)의 경화 후, 도 4에 나타내는 바와 같이, 상부 금형(22)이 하부 금형(24)으로부터 이간(離間)된다. 이때, 릴리스 필름(F)은 박리성을 갖고 있고, 릴리스 필름(F) 쪽보다 씰링재(7) 쪽이 점착력이 높기 때문에, 금속층(9)은 릴리스 필름(F)에서 박리되고 씰링재(7)에 부착되어 전사된다. 이에 의해, 씰링재(7)를 경화하는 경화 공정에서, 씰링재(7)의 표면에 금속층(9)을 형성할 수 있다. 이상과 같이 하여, 기판(5) 상에 탑재된 반도체 칩(3)이 씰링된다.
이상 설명한 바와 같이, 본 실시형태에서는, 릴리스 필름(F)에 미리 금속층(9)을 마련하고 있다. 릴리스 필름(F)은, 씰링재(7)가 상부 금형(22)에 직접 접촉하지 않도록 마련되어 있는 부재로, 씰링재(7)를 경화할 때에 컴프레션 몰드(20)의 상부 금형(22)에 유지되어 있다. 이 릴리스 필름(F)에 미리 금속층(9)을 마련하는 것에 의해, 씰링재(7)를 컴프레션 몰드(20)에 의해 경화시키는 공정에서, 전자파 차폐용 금속층(9)을 씰링재(7)에 전사할 수 있다. 따라서, 씰링재(7)의 경화와 금속층(9)의 형성을 동시에 행할 수 있다. 그 결과, 생산 효율의 향상을 도모할 수 있다.
또한, 본 실시형태에서는, 컴프레션 몰드 방식에 의해, 씰링재(7)의 형성 및 금속층(9)의 형성을 연속적으로 행할 수 있다. 따라서, 반도체 장치(1)의 생산 효율 향상을 한층 더 도모할 수 있다.
본 발명은, 상기 실시형태로 한정되는 것은 아니다. 예를 들면, 상기 실시형태에서는, 릴리스 필름(F)에 금속층(9)을 마련하는 구성을 일 예로 설명했지만, 차폐 재료는 금속층(9) 이외의 것이어도 된다. 도 6은, 다른 형태에 따른 차폐 재료가 형성된 릴리스 필름의 단면도이다.
도 6(a)에 나타내는 바와 같이, 차폐 재료로서는, 유기 필름(11)을 사용할 수 있다. 유기 필름(11)은, 전자파 차폐재를 함유하고 있다. 유기 필름(11)으로서는, 예를 들면 폴리이미드, 폴리아미드이미드, 아크릴 고무, 페녹시 수지, 에폭시 수지 등을 사용할 수 있다. 또한, 전자파 차폐재로서는, 페라이트 등을 사용할 수 있다. 유기 필름(11)의 두께는, 예를 들면 1㎛∼300㎛ 정도인 것이 바람직하다.
또한, 도 6(b)에 나타내는 바와 같이, 차폐 재료로서는, 금속층(9)과 유기 필름(11)이 적층된 것을 사용할 수 있다. 이러한 구성인 경우에는, 릴리스 필름(F) 위에 금속층(9)을 형성한 후, 유기 필름(11)을 라미네이트하는 것에 의해, 금속층(9)과 유기 필름(11)이 적층된 구성을 얻을 수 있다.
또한, 릴리스 필름(F)에 마련되는 금속층(9)(유기 필름(11))은, 반도체 칩(3)의 탑재 위치에 대응하는 위치에만 형성되어도 된다. 도 7에 나타내는 바와 같이, 금속층(9)은, 반도체 칩(3)의 탑재 위치에 따른 부분에만 형성되어 있다. 이러한 금속층(9)이 마련된 릴리스 필름(F)에 의해, 도 8에 나타내는 바와 같이, 반도체 장치(1A)에서는, 반도체 칩(3)에 대응하는 위치에만 금속층(9)이 형성된다. 즉, 금속층(9)은, 씰링재(7)의 표면 전체에 형성되어도 되고, 반도체 칩(3)의 평면 치수에 따라 형성되어도 된다.
또한, 금속층(9)은, 반도체 장치(1A)를 패키지 단위로 절단할 때의 다이싱 라인(절단선)에 포함되지 않도록 형성할 수 있다. 이와 같이, 금속층(9)을 특정 개소(箇所)에 형성하는 구성에 따르면, 씰링재(7)의 전면에 금속층(9)을 형성하는 경우에 비해, 제조 비용의 저감을 도모할 수 있다.
또한, 컴프레션 몰드로서는, 예를 들면 도 9에 나타내는 컴프레션 몰드(20A)를 사용할 수 있다. 도 9에 나타내는 바와 같이, 컴프레션 몰드(20A)는, 상부 금형(24A)과 하부 금형(22A)으로 구성되어 있다. 하부 금형(22A)은, 반도체 소자(3)와 대향하는 금형으로, 하부 금형(22A)에는, 단면이 대략 사다리꼴 형상을 나타내는 오목부(26A)가 형성되어 있다. 상부 금형(24A)은, 기판(5)을 유지하는 부분으로, 평탄면을 갖고 있다. 상부 금형(24A) 및 하부 금형(22A)에는, 씰링재(7)를 가열 경화시키기 위한 히터(도시하지 않음)가 내장되어 있다.
하부 금형(22A)의 오목부(26A)에는, 씰링재(7)를 경화할 때, 그 내면을 따라 릴리스 필름(F)이 마련된다. 이러한 구성을 갖는 컴프레션 몰드(20A)를 사용한 반도체 장치(1)의 제조 순서에 대해 설명한다.
도 9에 나타내는 바와 같이, 우선, 상부 금형(24A)에 반도체 칩(3)이 탑재된 기판(5)이 유지된다. 다음으로, 하부 금형(22A)에 흡착 유지되어 있는 릴리스 필름(F) 위에 경화 전의 페이스트 상의 씰링재(7)가 예를 들면 폿팅에 의해 부여된다.
이어서, 상부 금형(24A)과 하부 금형(22A)이 맞춰져, 씰링재(7)가 압축됨과 아울러 가열된다. 이에 의해, 씰링재(7)가 하부 금형(22A)의 오목부(26A)에 따른 형상으로 경화한다. 이때, 금속층(9)은 릴리스 필름(F)으로부터 박리되고 씰링재(7)에 부착되어 전사된다. 이에 의해, 씰링재(7)를 경화하는 경화 공정에서, 씰링재(7)의 표면에 금속층(9)을 형성할 수 있다. 이상과 같이 하여, 씰링재(7)에 의해 반도체 칩(3)이 씰링된다.
1, 1A...반도체 장치 3...반도체 칩(반도체 소자)
5...기판 7...씰링재
9...금속층(차폐 재료) 11...유기 필름(차폐 재료)
20, 20A...컴프레션 몰드 22, 24A...상부 금형
24, 22A...하부 금형 F...릴리스 필름

Claims (3)

  1. 상부 금형 및 하부 금형을 갖는 컴프레션 몰드를 사용한 컴프레션 성형 방식에 의해 반도체 장치를 제조하는 제조 방법으로서,
    기판상에 탑재된 반도체 소자를 씰링하는 씰링재를 설치하고, 상기 반도체 소자와 대향하는 금형에 릴리스 필름을 두고서 상기 상부 금형과 상기 하부 금형에 의해 상기 씰링재를 경화시키는 공정을 포함하며,
    상기 릴리스 필름에 있어서의 상기 씰링재와의 접촉측에, 전자파를 차폐하기 위한 차폐 재료가 미리 마련된 상기 릴리스 필름을 상기 상부 금형에 설치하며,
    상기 씰링재를 경화시키는 공정에 있어서는, 상기 씰링재를 상기 기판상에 부여한 후에, 상기 상부 금형과 상기 하부 금형을 합쳐서 상기 씰링재를 경화시킴과 아울러 상기 씰링재에 상기 차폐 재료를 전사(轉寫)하고,
    상기 차폐 재료는, 금속층과 전자파 차폐재를 함유하는 유기 필름이 적층된 구조이며,
    상기 금속층은, 증착법 또는 스퍼터링법에 의해 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 청구항 1에 있어서,
    상기 차폐 재료는, 상기 릴리스 필름에 있어서, 상기 반도체 소자의 탑재 위치에 대응하는 위치에 마련되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 청구항 2에 있어서,
    상기 반도체 소자가 기판상에 복수 탑재되어 있고,
    상기 차폐 재료는, 상기 릴리스 필름에 있어서, 복수의 상기 반도체 소자가 각각으로 분할될 때의 절단선에 포함되지 않는 위치에 마련되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020177002742A 2012-06-08 2013-06-05 반도체 장치의 제조 방법 KR101944200B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012131066 2012-06-08
JPJP-P-2012-131066 2012-06-08
PCT/JP2013/065590 WO2013183671A1 (ja) 2012-06-08 2013-06-05 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020157000431A Division KR20150022990A (ko) 2012-06-08 2013-06-05 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170016026A KR20170016026A (ko) 2017-02-10
KR101944200B1 true KR101944200B1 (ko) 2019-01-30

Family

ID=49712060

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177002742A KR101944200B1 (ko) 2012-06-08 2013-06-05 반도체 장치의 제조 방법
KR1020157000431A KR20150022990A (ko) 2012-06-08 2013-06-05 반도체 장치의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020157000431A KR20150022990A (ko) 2012-06-08 2013-06-05 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US10629457B2 (ko)
JP (2) JPWO2013183671A1 (ko)
KR (2) KR101944200B1 (ko)
CN (2) CN110620052A (ko)
TW (1) TWI594391B (ko)
WO (1) WO2013183671A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013183671A1 (ja) * 2012-06-08 2016-02-01 日立化成株式会社 半導体装置の製造方法
JP6237732B2 (ja) * 2015-08-28 2017-11-29 東洋インキＳｃホールディングス株式会社 電子部品モジュールの製造方法
KR102497577B1 (ko) 2015-12-18 2023-02-10 삼성전자주식회사 반도체 패키지의 제조방법
JP6623747B2 (ja) * 2015-12-25 2019-12-25 日立化成株式会社 配線基板の製造方法
US20170186644A1 (en) * 2015-12-29 2017-06-29 Stmicroelectronics Pte Ltd Method for making an integrated circuit (ic) package with an electrically conductive shield layer
US9953929B2 (en) * 2016-03-18 2018-04-24 Intel Corporation Systems and methods for electromagnetic interference shielding
US9685413B1 (en) * 2016-04-01 2017-06-20 Intel Corporation Semiconductor package having an EMI shielding layer
WO2017200103A1 (ja) * 2016-05-20 2017-11-23 日立化成株式会社 離型フィルム
TW202237368A (zh) * 2016-05-20 2022-10-01 日商日立化成股份有限公司 脫模膜
JP6654994B2 (ja) * 2016-10-31 2020-02-26 Ｔｏｗａ株式会社 回路部品の製造方法
WO2019044512A1 (ja) * 2017-08-31 2019-03-07 住友ベークライト株式会社 電磁波シールド用フィルム
KR20240116573A (ko) 2017-10-06 2024-07-29 도레이 필름 카코우 가부시키가이샤 몰드 성형용 이형 필름 및 몰드 성형법
KR20190076250A (ko) 2017-12-22 2019-07-02 삼성전자주식회사 반도체 패키지 및 반도체 모듈
CN108695171A (zh) * 2018-07-13 2018-10-23 江苏长电科技股份有限公司 单体双金属板封装结构及其封装方法
CN108695170A (zh) * 2018-07-13 2018-10-23 江苏长电科技股份有限公司 单体双金属板封装结构及其封装方法
CN112602159A (zh) * 2018-08-28 2021-04-02 松下知识产权经营株式会社 电容器及其制造方法
KR102187350B1 (ko) * 2018-11-20 2020-12-07 주식회사 에스모머티리얼즈 반도체 패키지 제조용 몰딩 장치 및 이를 통하여 제조된 반도체 패키지
KR102108974B1 (ko) * 2018-11-27 2020-05-28 제너셈(주) 전자파 차폐면 제거 방법
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
TWI744572B (zh) 2018-11-28 2021-11-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
JP6802314B2 (ja) * 2018-11-28 2020-12-16 宗哲 蔡 半導体パッケージ及びその製造方法
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
KR102662146B1 (ko) * 2018-12-17 2024-05-03 삼성전자주식회사 반도체 패키지
CN113658878A (zh) * 2021-08-13 2021-11-16 青岛歌尔智能传感器有限公司 电磁屏蔽结构的制备方法
CN114188232A (zh) * 2021-09-16 2022-03-15 杰华特微电子股份有限公司 芯片封装模具、芯片封装体及封装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287937A (ja) * 2006-04-17 2007-11-01 Kyocera Chemical Corp 樹脂封止型半導体装置及びその製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4326238A (en) * 1977-12-28 1982-04-20 Fujitsu Limited Electronic circuit packages
JPS5635494A (en) * 1979-08-30 1981-04-08 Showa Denko Kk High heat transfer electric insulating substrate
US5057903A (en) * 1989-07-17 1991-10-15 Microelectronics And Computer Technology Corporation Thermal heat sink encapsulated integrated circuit
US4994903A (en) * 1989-12-18 1991-02-19 Texas Instruments Incorporated Circuit substrate and circuit using the substrate
JP3207286B2 (ja) * 1993-03-22 2001-09-10 株式会社東芝 樹脂封止型半導体装置
JPH08250533A (ja) 1995-03-10 1996-09-27 Nitto Denko Corp 半導体パッケージの製造方法
US6541310B1 (en) * 2000-07-24 2003-04-01 Siliconware Precision Industries Co., Ltd. Method of fabricating a thin and fine ball-grid array package with embedded heat spreader
DE10129388B4 (de) * 2001-06-20 2008-01-10 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils
JP3575478B2 (ja) * 2002-07-03 2004-10-13 ソニー株式会社 モジュール基板装置の製造方法、高周波モジュール及びその製造方法
JP4133637B2 (ja) 2003-07-11 2008-08-13 三井化学株式会社 半導体素子接着用電磁波遮断シートおよび半導体装置
US7109520B2 (en) * 2003-10-10 2006-09-19 E. I. Du Pont De Nemours And Company Heat sinks
US20050127484A1 (en) * 2003-12-16 2005-06-16 Texas Instruments Incorporated Die extender for protecting an integrated circuit die on a flip chip package
JP5101788B2 (ja) 2003-12-22 2012-12-19 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
JP4903987B2 (ja) * 2004-03-19 2012-03-28 東レ・ダウコーニング株式会社 半導体装置の製造方法
US7633170B2 (en) * 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
US20060208365A1 (en) * 2005-03-17 2006-09-21 Chipmos Technologies Inc. Flip-chip-on-film package structure
US8062930B1 (en) * 2005-08-08 2011-11-22 Rf Micro Devices, Inc. Sub-module conformal electromagnetic interference shield
TW200721408A (en) * 2005-11-30 2007-06-01 Chun-Liang Lin Light-emitting device and process for manufacturing the same
US7701040B2 (en) * 2007-09-24 2010-04-20 Stats Chippac, Ltd. Semiconductor package and method of reducing electromagnetic interference between devices
US7906371B2 (en) * 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
JP2010114256A (ja) 2008-11-06 2010-05-20 Panasonic Corp 半導体装置、および半導体装置の製造方法
JP2010123839A (ja) 2008-11-21 2010-06-03 Sharp Corp 半導体モジュール
KR101056748B1 (ko) * 2009-09-15 2011-08-16 앰코 테크놀로지 코리아 주식회사 전자파 차폐수단을 갖는 반도체 패키지
KR101099577B1 (ko) * 2009-09-18 2011-12-28 앰코 테크놀로지 코리아 주식회사 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
KR101101669B1 (ko) 2009-12-01 2011-12-30 삼성전기주식회사 전자부품 제조장치 및 전자부품 제조방법
US8569869B2 (en) * 2010-03-23 2013-10-29 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8012799B1 (en) 2010-06-08 2011-09-06 Freescale Semiconductor, Inc. Method of assembling semiconductor device with heat spreader
CN102339763B (zh) * 2010-07-21 2016-01-27 飞思卡尔半导体公司 装配集成电路器件的方法
TWI491010B (zh) * 2011-03-23 2015-07-01 Universal Scient Ind Shanghai 微小化電磁干擾防護結構及其製作方法
TWI460843B (zh) * 2011-03-23 2014-11-11 Universal Scient Ind Shanghai 電磁屏蔽結構及其製作方法
US20140346686A1 (en) * 2011-09-02 2014-11-27 Fu Peng Methods for forming color images on memory devices and memory devices formed thereby
CN103718279B (zh) * 2011-12-16 2017-01-25 晟碟半导体（上海）有限公司 用于半导体器件的电磁干扰屏蔽和热耗散
US9947606B2 (en) * 2012-04-26 2018-04-17 Sandisk Information Technology (Shanghai) Co., Ltd. Semiconductor device including electromagnetic absorption and shielding
JPWO2013183671A1 (ja) * 2012-06-08 2016-02-01 日立化成株式会社 半導体装置の製造方法
US9159716B2 (en) * 2013-08-30 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked chip layout having overlapped active circuit blocks
JP6254509B2 (ja) * 2014-11-07 2017-12-27 信越化学工業株式会社 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置
US9953929B2 (en) * 2016-03-18 2018-04-24 Intel Corporation Systems and methods for electromagnetic interference shielding

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287937A (ja) * 2006-04-17 2007-11-01 Kyocera Chemical Corp 樹脂封止型半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN110620052A (zh) 2019-12-27
CN104520978A (zh) 2015-04-15
KR20150022990A (ko) 2015-03-04
WO2013183671A1 (ja) 2013-12-12
JP6361709B2 (ja) 2018-07-25
US20150118792A1 (en) 2015-04-30
JP2016201573A (ja) 2016-12-01
TWI594391B (zh) 2017-08-01
US10629457B2 (en) 2020-04-21
KR20170016026A (ko) 2017-02-10
TW201405757A (zh) 2014-02-01
JPWO2013183671A1 (ja) 2016-02-01

Similar Documents

Publication Publication Date Title
KR101944200B1 (ko) 반도체 장치의 제조 방법
CN108604582B (zh) 承载超薄衬底
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
US9997441B2 (en) Support member, wiring substrate, method for manufacturing wiring substrate, and method for manufacturing semiconductor package
KR102206869B1 (ko) 반도체칩의 실장 장치, 및 반도체 장치의 제조 방법
JP2011151372A (ja) 電子部品モジュールの製造方法及び電子部品モジュール
US9455159B2 (en) Fabrication method of packaging substrate
JP6711423B2 (ja) 電磁波シールド用フィルム
US10553560B2 (en) Semiconductor device having multiple semiconductor chips laminated together and electrically connected
JP2009260226A (ja) 半導体装置の製造方法
KR20120132461A (ko) 비균일 진공 프로파일 다이 부착 팁
CN111668116A (zh) 半导体封装方法
KR20180089886A (ko) 반도체 칩의 제조 방법
JP2011054653A (ja) 半導体装置の製造方法
JP5720748B2 (ja) 半導体チップの製造方法
CN111668108B (zh) 半导体封装方法
KR102466149B1 (ko) 반도체 장치 및 그 제조 방법
CN111668112A (zh) 半导体封装方法
CN116210358A (zh) 半导体装置及其制造方法
US20140342505A1 (en) Fabrication method of semiconductor package
US20150147535A1 (en) Laminate
JP2019102498A (ja) 電子部品封止体の製造方法、電子装置の製造方法
US20120074561A1 (en) Backmetal replacement for use in the packaging of integrated circuits
JP2011228467A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant