JP2011228467A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2011228467A
JP2011228467A JP2010096664A JP2010096664A JP2011228467A JP 2011228467 A JP2011228467 A JP 2011228467A JP 2010096664 A JP2010096664 A JP 2010096664A JP 2010096664 A JP2010096664 A JP 2010096664A JP 2011228467 A JP2011228467 A JP 2011228467A
Authority
JP
Japan
Prior art keywords
semiconductor chip
insulating member
semiconductor device
semiconductor
overlap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010096664A
Other languages
English (en)
Inventor
Fuyuki Ito
冬樹 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2010096664A priority Critical patent/JP2011228467A/ja
Publication of JP2011228467A publication Critical patent/JP2011228467A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 モールド時の封止樹脂にボイドが発生するのを防止する。
【解決手段】 配線基板２と、配線基板２上に積層された第１の半導体チップ７と、第１の半導体チップ７上に絶縁ペースト１１を介してずらして積層された第２の半導体チップ１２を有する。絶縁ペースト１１は、第１の半導体チップ７と第２の半導体チップ１２とが重なるオーバーラップ領域にのみ実質的に設けられ、第１の半導体チップ７と第２の半導体チップ１２とが重ならないオーバーハング領域には実質的に設けられていない半導体装置１。
【選択図】 図１

Description

本発明は、配線基板上に複数の半導体チップが積層された半導体装置及びその製造方法に関する。
近年は、携帯機器の小型化により、携帯機器に搭載される半導体装置の小型・薄型化が要求されている。このような小型・薄型化の要求を満たすため、半導体チップ等の厚さが薄くなってきている。また、半導体チップ等を多段積層することが必要となっている。
このような複数の半導体チップを積層配置したＭＣＰ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）型の半導体装置に関連する技術として、例えば、特開２００９−９９６９７号公報（特許文献１）がある。この特許文献１では、ＭＣＰにおいて、裏面に接着部材としてＤＡＦ（Ｄｉｅ Ａｔｔａｃｈｅｄ Ｆｉｌｍ）を貼り付けた半導体チップを、配線基板上に積層搭載する技術が開示されている。
また、半導体チップの裏面に接着部材を形成する技術としては、例えば、特開平９−２１３７２０号公報（特許文献２）がある。この特許文献２には、半導体チップの裏面に噴射により接着部材を形成する技術が開示されている。
特開２００９−９９６９７号公報 特開平９−２１３７２０号公報
しかし、複数の半導体チップを積層配置したＭＣＰ型の半導体装置では、半導体チップの厚さが薄くなることで、上側の半導体チップと配線基板、或いは上側の半導体チップと下側の半導体チップとの隙間が小さくなってしまい、モールド時の封止樹脂の流動性が悪くなり、ボイドが発生する恐れがある。
本発明の目的は、上述した課題を解決するための技術を提供することにあり、モールド時の封止樹脂にボイドが発生するのを防止可能な半導体装置及びその製造方法を提供することにある。
本発明に係る半導体装置の製造方法は、所定の対象物の上に積層される積層体の裏面に、前記対象物と前記積層体とを接着・固定するための絶縁部材を、前記対象物と前記積層体との配置関係又は前記対象物の形状に応じて選択的に形成することを特徴とする。
また、本発明に係る半導体装置は、
配線基板と、
前記配線基板上に積層された第１の半導体チップと、
前記第１の半導体チップ上に第１の絶縁部材を介してずらして積層された第２の半導体チップを有し、
前記第１の絶縁部材は、前記第１の半導体チップと前記第２の半導体チップとが重なるオーバーラップ領域にのみ実質的に設けられ、前記第１の半導体チップと前記第２の半導体チップとが重ならないオーバーハング領域には実質的に設けられていないことを特徴とする。
また、本発明に係る半導体装置は、
配線基板と、
前記配線基板上に設けられた第１の半導体チップと、
前記第１の半導体チップ上に第１の絶縁部材を介して設けられたスペーサと、
前記スペーサ上に第２の絶縁部材を介して設けられた第２の半導体チップを有し、
前記第１及び第２の絶縁部材は、前記第１及び第２の半導体チップと前記スペーサとが重なるオーバーラップ領域にのみ実質的に設けられ、前記第１及び第２の半導体チップと前記スペーサとが重ならないオーバーハング領域には実質的に設けられていないことを特徴とする。
本発明によれば、モールド時の封止樹脂にボイドが発生するのを防止することができる。
本発明に係る第１の実施形態の半導体装置を示す断面図である。 第１の半導体チップの裏面への絶縁ペーストの形成工程を示す断面図である。 （ａ）は絶縁ペーストの形成後の第１の半導体チップの断面図であり、（ｂ）は絶縁ペーストの形成後の第１の半導体チップの底面図である。 第２の半導体チップの裏面への絶縁ペーストの形成工程を示す断面図である。 （ａ）は絶縁ペーストの形成後の第２の半導体チップの断面図であり、（ｂ）は絶縁ペーストの形成後の第２の半導体チップの底面図である。 第１の実施の形態の半導体装置の組立方法を説明するための断面図である。 本発明に係る第２の実施の半導体装置を示す断面図である。 第２の半導体チップの裏面への絶縁ペーストの形成工程を示す断面図である。 （ａ）は絶縁ペーストの形成後の第２の半導体チップの断面図であり、（ｂ）は絶縁ペーストの形成後の第２の半導体チップの底面図である。 本発明に係る第３の実施形態による半導体チップの裏面への絶縁ペーストの形成工程を示す断面図である。 関連する半導体装置を示す断面図である。
本発明の実施の形態について図面を参照して詳細に説明する。
（第１の実施の形態）
図１を参照して、本発明の第１の実施の形態に係る半導体装置の構成について説明する。
第１の実施の形態の半導体装置１は、図１に示すように、略四角形の板状で、所定の配線が形成された配線基板２を有している。配線基板２の一面の周囲近傍には複数の接続パッド３、４が形成されている。また、配線基板２の他面には、複数のランド５が格子状に配置されている。また、ランド５上には、それぞれ半田ボール６が搭載されている。
配線基板２の一面の略中央部位には、略四角形の板状で一面に所定の回路が形成された第１の半導体チップ７が絶縁ペースト（絶縁部材）８を介して搭載されている。第１の半導体チップ７の一辺には電極パッド９が配設されている。電極パッド９は、配線基板２の接続パッド４とワイヤ１０により電気的に接続されている。
そして、第１の半導体チップ７の電極パッド９が露出されるように、第１の半導体チップ７上に絶縁ペースト（絶縁部材）１１を介して第２の半導体チップ１２が積層搭載されている。このように、第２の半導体チップ１２は、第１の半導体チップ７の電極パッド９と重ならないようにずらした状態で、第１の半導体チップ７の上方に配置されている。
第２の半導体チップ１２の一辺には電極パッド１３が配設されている。電極パッド１３は、配線基板２の接続パッド３とワイヤ１４により電気的に接続されている。
さらに、第１の半導体チップ７及び第２の半導体チップ１２を覆うように、封止樹脂１５が形成されている。
第１の実施の形態の半導体装置１においては、第２の半導体チップ１２は、第１の半導体チップ７と重なる領域（オーバーラップ領域）にのみ絶縁ペースト１１が配置されるように接着固定されている。このように、第１の半導体チップ７と第２の半導体チップ１２とが重ならない領域（オーバーハング領域）には、絶縁ペースト１１が配置されないように構成されている。これにより、第２の半導体チップ１２と配線基板２との間のスペースを確保することができ、半導体チップ７、１２が薄型化しても、オーバーハング領域へのボイドの発生を低減できる。
ここで、図１１を参照して、第１の実施の形態の効果をより具体的に説明する。
図１１に示す半導体装置１５０では、第１の半導体チップ７と第２の半導体チップ１２とが重ならない領域（オーバーハング領域）にも、ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈｅｄ Ｆｉｌｍ）材１１２が配置されている。このよう構成では、第２の半導体チップ１２と配線基板２との隙間Ｃが狭くなってしまう。この隙間Ｃが狭くなると、封止樹脂１５の流動性が悪くなり、ボイドが発生する恐れがある。また、シリコン基板よりＤＡＦ材１１１、１１２の方が、封止樹脂１５との密着性が良いため、封止樹脂１５の流動性が悪くなってしまう。
これに対して、本発明の第１の実施の形態では、オーバーハング領域には、絶縁ペースト１１が配置されないように構成したので、第２の半導体チップ１２と配線基板２との間のスペースを確保することができ、半導体チップ７、１２が薄型化しても、オーバーハング領域へのボイドの発生を低減できる。
また、第１の実施の形態では、第２の半導体チップ１２の裏面に、接着される半導体チップ７の形状に合せて、選択的に絶縁ペースト１１を形成する。具体的には、オーバーハング領域に絶縁ペースト１１を配置しないように構成する。これにより、オーバーハング領域での封止樹脂１５の流動性を向上できる。
また、ＤＡＦを用いないで個片化された半導体チップ７、１２の裏面に絶縁ペースト８、１１を選択的に形成することで、ウエハ状態で不良チップやウエハ周囲にもＤＡＦを配置する必要がなくなる。これにより、歩留まりの悪い製品においても低コスト化が図れる。
さらに、半導体チップ７、１２の裏面に均一に絶縁ペースト８、１１を形成できるため、多点ノズルや一筆書き方式で絶縁ペーストを塗布した場合と比べて、ペースト層へのボイドの発生を低減できると共に、濡れ性を向上できる。これにより、半導体装置１の信頼性を向上できる。
また、絶縁ペースト８、１１は、ＤＡＦと異なり、図１に示すように、第１の半導体チップ７と配線基板２との接点の端部及び第２の半導体チップ１２と第１の半導体チップ７の接点の端部に絶縁ペーストが広がる。この結果、角部を減らすようにテーパ形状が形成されるため、接点端部へのボイドの発生を効果的に低減できる。
次に、図２〜図５を参照して、第１及び第２の半導体チップ７、１２の裏面に、選択的に絶縁ペースト８、１１を形成する方法について詳細に説明する。
ここで、図２は、第１の半導体チップ７の裏面への絶縁ペースト８の形成工程を示す断面図である。図３は、絶縁ペースト８の形成後の第１の半導体チップ７の断面図（ａ）及び底面図（ｂ）である。図４は、第２の半導体チップ１２の裏面への絶縁ペースト１１の形成工程を示す断面図である。図５は、絶縁ペースト１１の形成後の第２の半導体チップ１２の断面図（ａ）及び底面図（ｂ）である。
まず、図２及び図３を参照して、第１の半導体チップ７の裏面への絶縁ペースト８の形成工程について説明する。
図２（ａ）に示すように、第１の半導体チップ７をコレット２０に搭載した状態で、第１の半導体チップ７の裏面にマスク２１を配置し、マスク２１を介してペースト２２が付着したローラ２３を一方向（図の矢印Ａ方向）に回転させる。
そして、図２（ｂ）に示すように、ローラ２３の一方向（矢印Ａ方向）へ回転が終了した時点で、第１の半導体チップ７の裏面に絶縁ペースト８が形成される。
最後に、図２（ｃ）に示すように、ステージ２４に搭載された配線基板２に対してコレット２０を矢印Ｂ方向に下降させる。これにより、裏面に絶縁ペースト８が形成された第１の半導体チップ７が配線基板２に接着・固定される。
このようにして、図３（ａ）、（ｂ）に示すように、絶縁ペースト８の形成後の第１の半導体チップ７が得られる。ここで、図３（ａ）は断面図であり、図３（ｂ）は底面図である。
次に、図４及び図５を参照して、第２の半導体チップ１２の裏面への絶縁ペースト１１の形成工程について説明する。
図４（ａ）に示すように、第２の半導体チップ１２をコレット２０に搭載した状態で、第２の半導体チップ１２の裏面にマスク４０を配置し、マスク４０を介してペースト２２が付着したローラ２３を一方向（図の矢印Ａ方向）に回転させる。
そして、図４（ｂ）に示すように、ローラ２３の一方向（矢印Ａ方向）へ回転が終了した時点で、第２の半導体チップ１２の裏面に絶縁ペースト１１が形成される。
最後に、図４（ｃ）に示すように、ステージ２４に搭載された配線基板２に対してコレット２０を矢印Ｂ方向に下降させる。これにより、裏面に絶縁ペースト１１が形成された第２の半導体チップ１２が配線基板２上の第１の半導体チップ７に接着・固定される。
このようにして、図５（ａ）、（ｂ）に示すように、絶縁ペースト１１の形成後の第２の半導体チップ１２が得られる。ここで、図５（ａ）は断面図であり、図５（ｂ）は底面図である。図５（ａ）、（ｂ）に示すように、絶縁ペースト１１はオーバーハング領域には形成されていない。
このように、半導体チップ７、１２を接着・固定する対象物の形状に合せて、マスク２１、４０を切り替え、半導体チップ７、１２の裏面に絶縁ペースト８、１１を選択的に形成する。これにより、オーバーハング領域のスペースを確保した状態で、半導体チップ７、１２を接着・固定することができる。
また、半導体チップ７、１２の裏面に均一な厚さで適量のペースト２２を供給することができることで、絶縁ペースト８、１１（ペースト層）へのボイドの発生を低減し、半導体チップ７、１２との濡れ性を向上できる。
また、マスク２１、４０の開口サイズや厚さを調整し、半導体チップ７、１２の裏面に適量のペースト２２を供給することで、ダイボンディング時にはみ出るペースト２２の量を制御することができる。
これにより、半導体チップ７、１２を接着・固定する対象物、例えば、配線基板２の接続パッド３、４や第１の半導体チップ７の電極パッド９へのペースト２２のはみ出しの発生を低減できる。
また、ローラ２３により、半導体チップ７、１２の裏面に絶縁ペースト８、１１を形成することで、多点ノズルや一筆書き方式で絶縁ペーストを塗布する場合と比べて、効率よく製造することができる。
次に、図６を参照して、第１の実施の形態の半導体装置１の組立方法について説明する。
まず、図６（ａ）に示すように、端部に枠部６０を有する配線基板２が準備される。そして、裏面に絶縁ペース８が形成された第１の半導体チップ７が配線基板２の製品形成部６１にそれぞれ搭載される。さらに、裏面に絶縁ペース１１が形成された第２の半導体チップ１２が第１の半導体チップ７上にそれぞれ搭載される。
次に、図６（ｂ）に示すように、第１の半導体チップ７の電極パッド９と配線基板２の接続パッド４とをワイヤ１０により電気的に接続する。さらに、第２の半導体チップ１２の電極パッド１３と配線基板２の接続パッド３とをワイヤ１４により電気的に接続する。
ここで、ワイヤ１０、１４は例えばＡｕ等からなり、図示しないワイヤボンディング装置により、溶融され先端にボールが形成されたワイヤ１０、１４を電極パッド３、４上に超音波熱圧着することで接続し、その後、所定のループ形状を描き、ワイヤ１０、１４の後端を対応する接続パッド３、４に超音波熱圧着することで結線される。
次に、図６（ｃ）に示すように、一括モールドすることで、配線基板２の一面上に封止体樹脂１５が形成される。封止樹脂１５は、例えば、図示しないトランスファモールド装置の上型と下型からなる成形金型で、配線基板２を型締めし、ゲートから上型と下型によって形成されたキャビティ内に熱硬化性のエポキシ樹脂を圧入させ、キャビティ内に充填された後、熱硬化させることで形成される。
その後、図６（ｄ）に示すように、配線基板２の他面のランド５に半田ボール６を搭載し、外部端子を形成する。ボールマウント工程では、配線基板２上のランド５の配置に合わせて複数の吸着孔が形成されたボールマウントツール６２を用いて、半田ボール６を吸着孔に保持し、保持された半田ボール６にフラックスを転写形成し、配線基板２のランド５に一括搭載する。ボール搭載後、リフローすることで外部端子が形成される。
外部端子の形成された配線基板２は、図６（ｅ）に示すように、ダイシングラインブレード６３を使用してダイシングライン６４で切断・分離し個片化する。基板ダイシングは、配線基板２の封止樹脂１５をダイシングテープ６５に接着し、ダイシングテープ６５によって配線基板２を支持する。配線基板２をダイシングブレード６３により縦横にダイシングライン６４を切断して配線基板２を個片化する。
個片化完了後、ダイシングテープ６５からピックアップすることで、図１に示すような半導体装置１が得られる。
図６（ａ）に示すように、半導体チップ７、１２を接着固定する対象物の形状に合せて、マスク２１、４０を切り替え、半導体チップ７、１２の裏面に絶縁ペースト８、１１を選択的に形成する。これにより、オーバーハング領域のスペースを確保した状態で、半導体チップ７、１２を接着・固定することにより、樹脂封止時のオーバーハング領域へのボイドの発生を低減できる。
また、オーバーハング領域に絶縁ペースト８、１１を配置しないため、オーバーハング領域での封止樹脂１５の流動性を向上できる。
このように、所定の対象物の上に積層される積層体の裏面に、対象物と積層体とを接着・固定するための絶縁部材を、対象物と積層体との配置関係又は対象物の形状に応じて選択的に形成する。
（第２の実施の形態）
図７を参照して、本発明の第２の実施の形態に係る半導体装置の構成について説明する。
第１の実施の形態と異なる点は、第２の実施の形態に係る半導体装置７０では、第１の半導体チップ７と第２の半導体チップ１２の間にスペーサ（シリコンスペーサ）７１が設けられていることである。
また、第１の実施の形態では、第２の半導体チップ１２は、第１の半導体チップ７の上方にずらした状態で配置されているが（図１参照）、第２の実施の形態では、第２の半導体チップ１２は、第１の半導体チップ７の上方にずらさない状態でスペーサ（シリコンスペーサ）７１を介して配置されている。
また、第１の半導体チップ７の両辺に電極パッド９が配設されると共に、第２の半導体チップ１２の両辺に電極パッド１３が配設されている。電極パッド９は、配線基板２の接続パッド４とワイヤ１０により電気的に接続されている。また、電極パッド１３は、配線基板２の接続パッド３とワイヤ１４により電気的に接続されている。
さらに、スペーサ７１は、第１の半導体チップ７と絶縁ペースト７２を介して接着・固定されている。
その他の構成については第１の実施の形態と同じなので、その説明は省略する。
第２の実施の形態では、第１の実施の形態と同様に、第１の半導体チップ７と第２の半導体チップ１２の間、及び第２の半導体チップ１２がスペーサ７１からオーバーハングする領域での隙間を広くすることができ、第１の実施の形態と同様の効果が得られる。
また、第１の半導体チップ７と第２の半導体チップ１２との隙間を大きくできることで、第１の半導体チップ７の電極パッド９と配線基板２の接続パッド４とを接続するワイヤ１０が、第２の半導体チップ１２の裏面に接触する接触不良の発生を低減できる。
次に、図８及び図９を参照して、第２の半導体チップ７の裏面への絶縁ペースト１１の形成工程について説明する。
図８（ａ）に示すように、第２の半導体チップ１２をコレット２０に搭載した状態で、第２の半導体チップ１２の裏面にマスク８０を配置し、マスク８０を介してペースト２２が付着したローラ２３を一方向（図の矢印Ａ方向）に回転させる。
そして、図８（ｂ）に示すように、ローラ２３の一方向（矢印Ａ方向）へ回転が終了した時点で、第２の半導体チップ１２の裏面に絶縁ペースト１１が形成される。
最後に、図８（ｃ）に示すように、ステージ２４に搭載された配線基板２に対してコレット２０を矢印Ｂ方向に下降させる。これにより、裏面に絶縁ペースト１１が形成された第２の半導体チップ１２が配線基板２上のスペーサ７１に接着・固定される。
このようにして、図９（ａ）、（ｂ）に示すように、絶縁ペースト１１の形成後の第２の半導体チップ１２が得られる。ここで、図９（ａ）は断面図であり、図９（ｂ）は底面図である。図９（ａ）、（ｂ）に示すように、絶縁ペースト１１はオーバーハング領域には形成されていない。
このように、第２の実施の形態では、第１の実施の形態と同様に、半導体チップ７、１２の裏面に絶縁ペースト８、１１を選択的に形成する。ここでは、第２の半導体チップ１２の搭載されるスペーサ７１の形状に合せて、第２の半導体チップ１２の中央領域のみに絶縁ペースト１１が形成される。
（第３の実施の形態）
第１の実施の形態では、第２の半導体チップ１２の裏面への絶縁ペースト１１の形成工程として、第２の半導体チップ１２をコレット２０に搭載した状態で、第２の半導体チップ１２の裏面にマスク４０を配置し、マスク４０を介してペースト２２が付着したローラ２３を一方向（図の矢印Ａ方向）に回転させていた（図４参照）。
これに対して、第３の実施の形態では、図１０に示すように、絶縁ペースト１１を噴射形成する。具体的には、図１０（ａ）に示すように、第２の半導体チップ１２をコレット２０に搭載した状態で、第２の半導体チップ１２の裏面に、マスク４０をインクジェットノズル１００に対向させて配置する。
そして、図１０（ｂ）に示すように、インクジェットノズル１００からマスク４０を介してインクジェット噴射１１０を行う。これにより、第２の半導体チップ１２の裏面に絶縁ペースト１１が形成される。
最後に、図１０（ｃ）に示すように、ステージ２４に搭載された配線基板２に対してコレット２０を矢印Ｂ方向に下降させる。これにより、裏面に絶縁ペースト１１が形成された第２の半導体チップ１２が配線基板２上の第１の半導体チップ７に接着・固定される。
第３の実施の形態によれば、第１の実施の形態と同様な効果が得られると共に、半導体チップ１２の裏面に、インクジェット噴射により絶縁ペースト１１を形成することで、ローラ方式と比べて、より効率よく均一な絶縁ペースト１１を形成できる。
以上、本発明者によってなされた発明を実施例に基づき説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、上記実施の形態では、配線基板２を用いたＭＣＰに適用した場合について説明したが、オーバーハング領域を有するように半導体チップを積層搭載するＭＣＰであれば、リードフレームを用いたＭＣＰ等にも適用可能である。また、積層の形態等は問わず、どのような半導体装置にも適用可能である。
また、上記実施の形態では、２つの半導体チップを搭載したＭＣＰについて説明したが、３段以上の半導体チップを搭載した半導体装置に適用しても良い。
１ 半導体装置
２ 配線基板
３ 接続パッド
４ 接続パッド
５ ランド部
６ 半田ボール
７ 第１の半導体チップ
８ 絶縁ペースト
９ 電極パッド
１０ ワイヤ
１１ 絶縁ペースト
１２ 第２の半導体チップ
１３ 電極パッド
１４ ワイヤ
１５ 封止樹脂
２０ コレット
２１ マスク
２２ ペースト
２３ ローラ
２４ ステージ
４０ マスク
６０ 枠部
６１ 製品形成部
６２ ボールマウントツール
６３ ダイシングラインブレード
６４ ダイシングライン
６５ ダイシングテープ
７０ 半導体装置
７１ スペーサ
７２ 絶縁ペースト
８０ マスク
１００ インクジェットノズル
１１０ インクジェット噴射
１５０ 半導体装置
１１１ ＤＡＦ材
１１２ ＤＡＦ材

Claims (17)

  1. 所定の対象物の上に積層される積層体の裏面に、前記対象物と前記積層体とを接着・固定するための絶縁部材を、前記対象物と前記積層体との配置関係又は前記対象物の形状に応じて選択的に形成することを特徴とする半導体装置の製造方法。
  2. 前記対象物は、配線基板上に配置された第１の半導体チップであり、
    前記積層体は、前記第１の半導体チップ上に前記絶縁部材を介してずらして積層された第２の半導体チップであり、
    前記絶縁部材は、前記第１の半導体チップと前記第２の半導体チップとが重なるオーバーラップ領域にのみ実質的に設けられ、前記第１の半導体チップと前記第２の半導体チップとが重ならないオーバーハング領域には実質的に設けられないように選択的に形成されていることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記対象物は、配線基板上に配置された第１の半導体チップであり、
    前記積層体は、前記第１の半導体チップ上に前記絶縁部材を介して設けられたスペーサであり、
    前記絶縁部材は、前記第１の半導体チップと前記スペーサとが重なるオーバーラップ領域にのみ実質的に設けられ、前記第１の半導体チップと前記スペーサとが重ならないオーバーハング領域には実質的に設けらないように選択的に形成されていることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記対象物は、配線基板上に配置されたスペーサであり、
    前記積層体は、前記スペーサ上に前記絶縁部材を介して設けられた第２の半導体チップであり、
    前記絶縁部材は、前記第２の半導体チップと前記スペーサとが重なるオーバーラップ領域にのみ実質的に設けられ、前記第２の半導体チップと前記スペーサとが重ならないオーバーハング領域には実質的に設けらないように選択的に形成されていることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記絶縁部材は、前記積層体の裏面にマスクを配置し、前記マスクを介して絶縁ペーストが付着したローラを一方向に回転させることにより形成されることを特徴とする請求項１から４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記絶縁部材は、前記積層体の裏面にマスクを配置し、前記マスクを介してインクジェットノズルから絶縁ペーストを噴射させることにより形成されることを特徴とする請求項１から４のいずれか１項に記載の半導体装置の製造方法。
  7. 前記絶縁部材は、前記マスクの開口サイズ又は厚さを調整することにより選択的に形成されることを特徴とする請求項５又は６に記載の半導体装置の製造方法。
  8. 少なくとも前記対象物及び前記積層体を覆うように封止樹脂を形成し、
    前記絶縁部材は、前記オーバーハング領域の前記封止樹脂にボイドが発生するのを防止するように、前記オーバーラップ領域のみに実質的に形成することを特徴とする請求項２から７のいずれか１項に記載の半導体装置の製造方法。
  9. 前記絶縁部材の端部をテーパ状に形成することを特徴とする請求項１から８のいずれか１項に記載の半導体装置の製造方法。
  10. 配線基板と、
    前記配線基板上に積層された第１の半導体チップと、
    前記第１の半導体チップ上に第１の絶縁部材を介してずらして積層された第２の半導体チップを有し、
    前記第１の絶縁部材は、前記第１の半導体チップと前記第２の半導体チップとが重なるオーバーラップ領域にのみ実質的に設けられ、前記第１の半導体チップと前記第２の半導体チップとが重ならないオーバーハング領域には実質的に設けられていないことを特徴とする半導体装置。
  11. 少なくとも前記第１及び第２の半導体チップを覆う封止樹脂が設けられており、
    前記第１の絶縁部材は、前記オーバーハング領域の前記封止樹脂にボイドが発生するのを防止するように、前記オーバーラップ領域のみに実質的に設けられていることを特徴とする請求項１０に記載の半導体装置。
  12. 前記配線基板と前記第１の半導体チップとの間には、第２の絶縁部材が設けられていることを特徴とする請求項１０又は１１に記載の半導体装置。
  13. 前記第１の絶縁部材又は前記第２の絶縁部材の端部はテーパ形状であることを特徴とする請求項１０から１２のいずれか１項に記載の半導体装置。
  14. 配線基板と、
    前記配線基板上に設けられた第１の半導体チップと、
    前記第１の半導体チップ上に第１の絶縁部材を介して設けられたスペーサと、
    前記スペーサ上に第２の絶縁部材を介して設けられた第２の半導体チップを有し、
    前記第１及び第２の絶縁部材は、前記第１及び第２の半導体チップと前記スペーサとが重なるオーバーラップ領域にのみ実質的に設けられ、前記第１及び第２の半導体チップと前記スペーサとが重ならないオーバーハング領域には実質的に設けられていないことを特徴とする半導体装置。
  15. 少なくとも前記第１及び第２の半導体チップと前記スペーサを覆う封止樹脂が設けられており、
    前記第１及び第２の絶縁部材は、前記オーバーハング領域の前記封止樹脂にボイドが発生するのを防止するように、前記オーバーラップ領域のみに実質的に設けられていることを特徴とする請求項１４に記載の半導体装置。
  16. 前記スペーサのサイズは、前記第１及び第２の半導体チップのサイズよりも小さいことを特徴とする請求項１４又は１５に記載の半導体装置。
  17. 前記第１の絶縁部材又は前記第２の絶縁部材の端部はテーパ形状であることを特徴とする請求項１４から１６のいずれか１項に記載の半導体装置。
JP2010096664A 2010-04-20 2010-04-20 半導体装置及びその製造方法 Withdrawn JP2011228467A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010096664A JP2011228467A (ja) 2010-04-20 2010-04-20 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010096664A JP2011228467A (ja) 2010-04-20 2010-04-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011228467A true JP2011228467A (ja) 2011-11-10

Family

ID=45043494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010096664A Withdrawn JP2011228467A (ja) 2010-04-20 2010-04-20 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2011228467A (ja)

Similar Documents

Publication Publication Date Title
US8786102B2 (en) Semiconductor device and method of manufacturing the same
JP4659660B2 (ja) 半導体装置の製造方法
JP5529371B2 (ja) 半導体装置及びその製造方法
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US8058717B2 (en) Laminated body of semiconductor chips including pads mutually connected to conductive member
JP2008166373A (ja) 半導体装置およびその製造方法
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
US9029199B2 (en) Method for manufacturing semiconductor device
JP2013045863A (ja) 半導体装置およびその製造方法
KR20150056562A (ko) 반도체장치 및 반도체장치의 제조방법
WO2014054451A1 (ja) 半導体装置及びその製造方法
JP2011187574A (ja) 半導体装置及びその製造方法並びに電子装置
JP6213554B2 (ja) 半導体装置
US8648455B2 (en) Semiconductor device and method of manufacturing the same
JP2010103348A (ja) 半導体装置及びその製造方法
JP2012114214A (ja) 半導体装置及びその製造方法
US9252126B2 (en) Multi Chip Package-type semiconductor device
JP5547703B2 (ja) 半導体装置の製造方法
JP5621712B2 (ja) 半導体チップ
JP2014203868A (ja) 半導体装置及び半導体装置の製造方法
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
JP2011228467A (ja) 半導体装置及びその製造方法
JP2012099693A (ja) 半導体装置の製造方法
JP2012138394A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130702