JP2012114214A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】半導体装置の組立工程におけるハンドリング性を向上させ、半導体チップの損傷回避に有効な半導体装置の製造方法を提供する。
【解決手段】ダイシングラインによって区画された複数の第１のチップを含む第１のウエハ及び前記複数の第１のチップに対応する複数の第２のチップを含む第２のウエハを準備する工程と、前記第１のウエハと前記第２のウエハを、それぞれのチップが対応し合って重なるように積層する工程と、積層した前記第１のウエハと前記第２のウエハをダイシングラインに沿って切断し、第１のチップと第２のチップとからなるチップ積層体を形成する工程と、前記チップ積層体５００を配線基板６００に搭載し、前記配線基板と前記第１、第２のチップを電気的に接続する工程と、を含む。
【選択図】図５

Description

本発明は半導体装置及びその製造方法に関する。

特許文献１には、貫通電極を有する半導体チップを回路基板上に積層搭載した半導体装置が開示されている。

この特許文献１に記載されるような貫通電極が形成された半導体チップでは、シリコン基板に対するビア加工のアスペクト比に限界があり、シリコン基板の厚みを、要求された貫通電極の配置ピッチ以下に設定する必要がある。そのため、貫通電極の配置ピッチが微細になるにつれて、シリコン基板の厚みを薄く加工する必要が生じていた。そして、シリコン基板の厚みが７０μｍ以下になると、半導体装置の組立工程における半導体チップのハンドリングが困難になるという問題があった。

一方、特許文献２には、半導体ウエハのハンドリング性を向上させる技術として、半導体ウエハを支持基板で支持した状態で処理する工程を有する基板処理方法が開示されている。

特開２００７−３６１８４号公報 特開２００７−３２４４０６号公報

しかしながら、特許文献２に記載されるような基板処理方法では、限定された工程における半導体ウエハのハンドリング性については考慮されているものの、半導体ウエハのダイシング工程等を含む半導体装置の組立工程におけるハンドリング性については考慮されていなかった。

本発明の企図するところは、半導体装置の組立工程におけるハンドリング性を向上させ、半導体チップの損傷回避に有効な半導体装置の製造方法を提供することにある。

本発明の態様によれば、ダイシングラインによって区画された複数の第１のチップを含む第１のウエハを準備する第１の工程と、前記複数の第１のチップに対応する複数の第２のチップを含む第２のウエハを準備する第２の工程と、前記第１のウエハと前記第２のウエハを、それぞれのチップが対応し合って重なるように積層する第３の工程と、積層した前記第１のウエハと前記第２のウエハをダイシングラインに沿って切断し、第１のチップと第２のチップとからなるチップ積層体を形成する第４の工程と、前記チップ積層体を配線基板に搭載し、前記配線基板と前記第１、第２のチップを電気的に接続する第５の工程と、を含む半導体装置の製造方法が提供される。

本発明の好ましい態様による半導体装置の製造方法においては、前記第１のチップは表面側に所定の回路が形成されると共に、表面側と裏面側を結ぶ第１の貫通電極が形成された半導体チップであり、前記第２のチップは、前記半導体チップの前記第１の貫通電極と対応する位置に表面側と裏面側を結ぶ第２の貫通電極が形成された配線チップであり、前記第１のウエハと前記第２のウエハは、前記半導体チップとこれに対応する前記配線チップが、それぞれの裏面側に露出した前記第１、第２の貫通電極が接続されるように積層される。

本発明の他の態様によれば、表面側に所定の回路が形成されると共に、表面側と裏面側を結ぶ第１の貫通電極が形成された半導体チップと、前記半導体チップの前記第１の貫通電極と対応する位置に表面側と裏面側を結ぶ第２の貫通電極が形成された配線チップとを、それぞれの裏面側に露出した前記第１、第２の貫通電極が接続されるように積層してなるチップ積層体と、前記チップ積層体を１層以上搭載した配線基板と、前記配線基板上の前記チップ積層体をモールドした樹脂層と、を含む半導体装置が提供される。

本発明によれば、第１、第２のチップの基板厚が薄くても、第１、第２のチップが一体化されて双方を合計した厚さで構成されるため、例えばダイシング工程においては既存のピックアップ装置でダイシングテープから良好にピックアップすることができ、また、ボンディング工程においては既存のボンディング装置で薄いチップにチップクラックを発生させることなく、良好にハンドリングできる。

複数の半導体チップ領域を含む第１の半導体ウエハの製造フローを説明するための断面図である。 複数の配線チップ領域を含む第２の半導体ウエハの製造フローを説明するための断面図である。 チップ積層体の形成フローを説明するための断面図である。 図３に続く、チップ積層体の形成フローを説明するための断面図である。 半導体装置の形成フローを説明するための断面図である。 図５に続く、半導体装置の形成フローを説明するための断面図である。

以下に、具体例に沿って、本発明に係る半導体装置及びその製造方法を説明する。なお、本明細書で用いる「表面」は半導体ウエハの回路形成面のことを意味し、「裏面」は前記「表面」の反対側の面のことを意味しており、配線基板や半導体装置の現実の姿勢を限定するものではない。また、以下の説明に用いる各図面は、各部を認識可能な大きさとするため、各部材の縮尺を適宜変更している。

図１は、複数の半導体チップ領域を含む第１の半導体ウエハの製造フローを示す断面図である。半導体チップ領域というのは、半導体チップを１個構成するために必要な領域である。

第１の半導体ウエハ１００は半導体チップ領域ＣＡＲを複数個有するシリコン基板で実現される。第１の半導体ウエハ１００の個々の半導体チップ領域ＣＡＲ毎に所定の回路、例えばメモリ回路と電極パッドが形成され、図１（ａ）に示すように前記電極パッド上に表面側のバンプ電極１０１が形成される。また表面側の複数のバンプ電極１０１の下方にはそれぞれ絶縁層（図示せず）に囲まれた柱状の導体層１０２が所定の深さで形成されている。半導体チップ領域ＣＡＲの間には、半導体チップを区画するために、破線で示すダイシングラインが設定される。

次に表面にバンプ電極１０１が形成された第１の半導体ウエハ１００は、図１（ｂ）に示すようにウエハサポート部材１０３、例えばガラス基板に、接着層１０４を介して表面側が保持される。接着層１０４は、例えばUV硬化型アクリル系接着剤が使用される。また接着層１０４は、例えば２０μｍ程度の高さの表面側のバンプ電極１０１を覆う場合には、５０μｍ程度の厚さで構成される。このような接着層１０４で、表面側にバンプ電極１０１が突出した第１の半導体ウエハ１００を、バンプ電極１０１を損傷することなく、良好にウエハサポート部材１０３で保持できる。

次にウエハサポート部材１０３にて表面側を保持された第１の半導体ウエハ１００はウエハＢＧ（Ｂａｃｋ Ｇｒｉｎｄｉｎｇ）工程に移行され、ウエハサポート部材１０３にて保持された状態で第１の半導体ウエハ１００の裏面を所定の厚さ、例えば５０μｍ厚まで研削し、図１（ｃ）に示すように第１の半導体ウエハ１００の裏面から導体層１０２を露出させると共に、第１の半導体ウエハ１００を薄型化する。このようにウエハサポート部材１０３により、薄型化した第１の半導体ウエハ１００を保持しているため、薄型化した第１の半導体ウエハ１００の搬送等、取り扱いが容易になる。

そして薄型化された第１の半導体ウエハ１００は、表面側のバンプ電極１０１に対応する位置において、図１（ｄ）に示すように第１の半導体ウエハ１００の裏面側から露出した導体層１０２上に裏面バンプ電極１０５を形成する。

このようにして、バンプ電極１０１、導体層１０２、裏面バンプ電極１０５による複数の貫通配線（貫通電極）が形成されると共に一面（回路形成面）に回路が形成された複数の半導体チップ１５０から成り、前記一面が接着層１０４を介してウエハサポート部材１０３にて保持された第１の半導体ウエハ１００が準備される。

図２は、複数の配線チップ領域を含む第２の半導体ウエハの製造フローを示す断面図である。配線チップ領域というのは、配線チップを１個構成するために必要な領域である。

第２の半導体ウエハ２００は、第１の半導体ウエハ１００の複数の半導体チップ領域ＣＡＲに対応する複数の配線チップ領域ＷＡＲを有するシリコン基板で実現される。複数の配線チップ領域ＷＡＲにはそれぞれ複数の電極パッドが形成されており、図２（ａ）に示すように前記電極パッド上に表面側のバンプ電極２０１が形成されている。また表面側のバンプ電極２０１の下方にはそれぞれ絶縁層（図示せず）に囲まれた柱状の導体層２０２が所定の深さで形成されている。

次に表面にバンプ電極２０１が形成された第２の半導体ウエハ２００は、第１の半導体ウエハ１００と同様に、図２（ｂ）に示すようにウエハサポート部材２０３、例えばガラス基板で接着層２０４を介して表面側が保持される。

次にウエハサポート部材２０３にて表面側を保持された第２の半導体ウエハ２００はウエハＢＧ工程に移行され、ウエハサポート部材２０３で保持された状態で第２の半導体ウエハ２００の裏面を所定の厚さ、例えば５０μｍ厚まで研削し、図２（ｃ）に示すように第２の半導体ウエハ２００の裏面から導体層２０２を露出させると共に、第２の半導体ウエハ２００を薄型化する。

そして薄型化された第２の半導体ウエハ２００は、表面側のバンプ電極２０１に対応する位置において、図２（ｄ）に示すように第２の半導体ウエハ２００の裏面側から露出した導体層２０２上に裏面バンプ電極２０５を形成する。

このようにして、第１の半導体ウエハ１００の複数の半導体チップ１５０に対応した複数の配線チップ２５０から成り、バンプ電極２０１、導体層２０２、裏面バンプ電極２０５による複数の貫通配線（貫通電極）の形成された第２の半導体ウエハ２００が準備される。

図３及び図４は、チップ積層体の形成フローを説明するための断面図である。

ウエハサポート部材２０３で保持された第２の半導体ウエハ２００は、図３（ａ）に示すように、一面（裏面）に絶縁性の接着層２２０、例えばＮＣＦ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）が形成される。

次に第２の半導体ウエハ２００の裏面上に、第１の半導体ウエハ１００が、その裏面が対向するように積層される。第１の半導体ウエハ１００と第２の半導体ウエハ２００は、図３（ｂ）に示すようにそれぞれの半導体チップ領域とそれに対応する配線チップ領域とが重なるように配置され、半導体チップ領域の裏面バンプ電極１０５と配線チップ領域の裏面バンプ電極２０５とがフリップチップ接合される。半導体チップ領域の裏面バンプ電極１０５と配線チップ領域の裏面バンプ電極２０５との接合は、例えば図示しないボンディングツールにより高温、例えば３００℃程度で荷重を印加し、フリップチップボンディングにより接合される。第１の半導体ウエハ１００と第２の半導体ウエハ２００は基板厚が５０μｍ程度と薄く構成されているが、それぞれウエハサポート部材１０３、２０３にて支持されており、半導体ウエハに反り等を発生させることなく、良好に荷重を印加してフリップチップ接合することができる。

次に第２の半導体ウエハ２００を保持するウエハサポート部材２０３をデマウントする。ウエハサポート部材２０３のデマウントは、ウエハサポート部材２０３が光透過性を持つことを利用して、例えば第２の半導体ウエハ２００の接着層２０４に紫外線を照射し、接着力を低下させて接着層２０４と共にウエハサポート部材２０３を除去する。その後、積層された第１、第２の半導体ウエハ１００、２００は、図３（ｃ）に示すようにウエハサポート部材が除去されることで露出された第２の半導体ウエハ２００の表面をダイシングテープ３００に貼り付ける。

次に第１の半導体ウエハ１００を保持するウエハサポート部材１０３をデマウントする。ウエハサポート部材１０３のデマウントも、第２の半導体ウエハ２００のウエハサポート部材２０３のデマウントと同様に、第１の半導体ウエハ１００の接着層１０４に紫外線を照射し、接着力を低下させて接着層１０４と共にウエハサポート部材１０３を除去する。これにより、図３（ｄ）に示すように第１の半導体ウエハ１００の表面側が露出する。

次にダイシングテープ３００にて保持された第１の半導体ウエハ１００と第２の半導体ウエハ２００の積層体は、ダイシング工程に移行される。ダイシング工程では、図示しないダイシング装置により、第１の半導体ウエハ１００の表面の半導体チップ領域間のダイシングラインを認識し、認識されたダイシングラインに基づき、第１の半導体ウエハ１００の表面側から、高速回転するダイシングブレードにより第１、第２の半導体ウエハ１００、２００を切断する。前記ダイシング工程では、第１の半導体ウエハ１００と共に第２の半導体ウエハ２００を切断するように調整されており、図４（ａ）に示すように第１の半導体ウエハ１００と第２の半導体ウエハ２００は完全に半導体チップ領域（＝配線チップ領域）毎に切断される。

その後、切断された配線チップ２５０をダイシングテープ３００からピックアップすることで、図４（ｂ）に示すように半導体チップ１５０とそれに対応した配線チップ２５０とからなるチップ積層体５００が得られる。

ここで、半導体チップ１５０は基板厚が５０μｍ程度と薄いが、それぞれの半導体チップは配線チップ２５０と一体化し、１２０μｍ程度の厚さで構成されるため、既存のピックアップ装置で突き上げてダイシングテープから良好にピックアップすることができる。

尚、第２の半導体ウエハ２００は回路を形成しないため、第１の半導体ウエハ１００より歩留が良く、ＷｏＷ（Ｗａｆｅｒ ｏｎ Ｗａｆｅｒ）であっても、歩留を落とすことなく、チップ積層体５００を形成できる。

図５及び図６は、チップ積層体を用いた半導体装置の組立フローを示す断面図である。

まず、チップ積層体が搭載される配線基板が準備される。配線基板は、例えば０．１４ｍｍ厚のガラスエポキシ配線基板であり、マトリックス状に配置された複数の製品形成部を有している。図５（ａ）に示すように、配線基板６００の複数の製品形成部６１０には、それぞれ所定の配線パターンが形成され、配線は部分的に絶縁膜、例えばソルダーレジストで覆われている。また製品形成部６１０の間には破線で示すようなダイシングラインが設定される。

製品形成部６１０の一面側の配線のソルダーレジストから露出された部位には、複数の接続パッド６１１が形成されている。また製品形成部６１０の他面の配線のソルダーレジストから露出された部位には、複数のランド６１２が形成されている。そして接続パッド６１１とこれに対応するランド６１２とは配線基板６００の配線６１３によりそれぞれ電気的に接続されている。それぞれの製品形成部６１０には接着層６１５、例えばＮＣＦが形成される。

次に配線基板６００はボンディング工程に移行される。ボンディング工程では、例えば図示しないボンディング装置のボンディングツールにより、チップ積層体５００の配線チップ２５０の表面を吸着保持する。そして、配線基板６００のそれぞれの製品形成部６１０に、チップ積層体５００を、ボンディングツールにより高温、例えば３００℃程度で荷重を印加し、フリップチップボンディングする。これにより、図５（ｂ）に示すように、配線基板６００のそれぞれの製品形成部６１０にチップ積層体５００が搭載され、チップ積層体５００の半導体チップ１５０の表面側のバンプ電極と配線基板６００の接続パッド６１１が電気的に接続される。半導体チップ１５０の表面側のバンプ電極１０１と配線基板６００の接続パッド６１１が電気的に接続されることで、半導体チップ１５０の貫通配線（貫通電極）を通じて、配線チップ２５０の表面側のバンプ電極２０１と配線基板６００の接続パッド６１１が電気的に接続される。チップ積層体５００のフリップチップボンディングにより、接着層６１５は、チップ積層体５００の半導体チップ１５０と配線基板６００との間に配置される。尚、本ボンディング工程におけるチップ積層体５００の接合は荷重を印加するだけでなく、超音波も印加するように構成しても良い。

そして、配線基板６００に搭載されたそれぞれのチップ積層体５００上に更に、図５（ｃ）に示すように、接着層６１６、例えばＮＣＦが形成される。

続いて、配線基板６００上に搭載された１段目のチップ積層体５００の配線チップ２５０の表面上に、２段目のチップ積層体５００−１をフリップチップボンディングにより積層する。これにより、図５（ｄ）に示すように１段目のチップ積層体５００の配線チップ２５０の表面側のバンプ電極２０１と、２段目のチップ積層体５００−１の半導体チップ１５０−１の表面側のバンプ電極１０１−１が電気的に接続される。

ここで、半導体チップは基板厚が５０μｍ程度と薄いが、それぞれの半導体チップは配線チップと一体化し、１２０μｍ程度の厚さで構成されるため、既存のボンディング装置で薄い半導体チップにチップクラックを発生させることなく、良好にハンドリングできる。

次にチップ積層体が搭載された配線基板６００は、モールド工程に移行される。モールド工程では、配線基板６００は、図示しないトランスファモールド装置の上型と下型からなる成型金型にセットされる。前記成型金型の上型には複数のチップ積層体の搭載部を一括的に覆うようにキャビティが形成されており、前記キャビティ内に配線基板上のチップ積層体が配置される。そして成型金型のゲート部からキャビティ内に加熱溶融された封止樹脂を注入し、配線基板６００のチップ積層体の搭載面側を封止する。前記封止樹脂は、例えばエポキシ樹脂等の熱硬化性樹脂が用いられる。

そして配線基板６００の一面側を覆うキャビティが封止樹脂で充填された状態で、所定の温度、例えば１８０℃程度でキュアすることで、封止樹脂が熱硬化し、図６（ａ）に示すように配線基板６００の複数の製品形成部６１０を一括的に覆う封止樹脂層６５０が形成される。その後、封止樹脂層６５０を形成した配線基板６００を所定の温度でベークすることで、封止樹脂が完全に硬化する。

また配線基板６００とチップ積層体の間と、チップ積層体の半導体チップと配線チップの間にそれぞれ接着層が介在した状態で、配線基板６００上を一括的に覆う封止樹脂層６５０を形成したことで、モールド時のチップ間（配線基板６００とチップ積層体の間、及びチップ積層体の半導体チップと配線チップの間）へのボイドの発生を抑制できる。

次に封止樹脂層６５０の形成された配線基板６００は、ボールマウント工程に移行され、図６（ｂ）に示すように配線基板６００の他面に形成されたランド６１２に、導電性の金属ボール６６０、例えば半田ボールを搭載し、外部端子を形成する。

ボールマウント工程では、配線基板６００の他面上に配置された複数のランド６１２に合せて、複数の吸着孔が形成されたボールマウンターのマウントツールを用いて、半田等からなる金属ボールを前記マウントツールで吸着保持し、前記吸着保持された金属ボールにフラックスを転写形成し、配線基板６００上の複数のランド６１２に一括搭載する。そして全ての製品形成部６１０への金属ボール６６０の搭載後、配線基板６００をリフローすることで外部端子が形成される。

次に金属ボール６６０の搭載された配線基板６００は基板ダイシング工程に移行され、図６（ｂ）に破線で示したダイシングラインに沿って、図６（ｃ）に示すように配線基板６００、封止樹脂層６５０を切断し、個々の製品形成部６１０毎に分離する。

尚、基板ダイシング工程では、配線基板６００の封止樹脂層６５０側をダイシングテープ７００に貼着し、ダイシングテープ７００によって配線基板６００を支持する。その後、図示しないダイシング装置のダイシングブレードにより配線基板６００、封止樹脂層６５０を縦横（平面的に見た縦横）に切断して、製品形成部６１０毎に分離して半導体装置とする。続いて切断分離した半導体装置８００をダイシングテープ７００からピックアップすることで、複数のＣｏＣ（Ｃｈｉｐ ｏｎ Ｃｈｉｐ）型の半導体装置８００を効率よく製造できる。

以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば、上記実施例では、半導体チップと配線チップとからなるチップ積層体を２段に積層する場合について説明したが、１段のみ或いは３段以上に積層するように構成しても良い。

また上記実施例では、同じサイズのチップ積層体を積層した場合について説明したが、異なるサイズのチップ積層体を積層する場合に適用しても良い。

さらに上記実施例では、半導体チップと配線チップとからなるチップ積層体を形成するように構成したが、半導体チップに、同じ回路が形成され、かつ、バンプ電極がミラー配置の半導体チップを積層し、チップ積層体を形成するように構成しても良い。

ＣＡＲ 半導体チップ領域
１００ 第１の半導体ウエハ
１０１、１０１−１、２０１ バンプ電極
１０２、２０２ 導体層
１０３、２０３ ウエハサポート部材
１０４、２０４、６１５、６１６ 接着層
１０５、２０５ 裏面バンプ電極
１５０、１５０−１ 半導体チップ
ＷＡＲ 配線チップ領域
２００ 第２の半導体ウエハ
２５０ 配線チップ
３００、７００ ダイシングテープ
５００、５００−１ チップ積層体
６００ 配線基板
６１０ 製品形成部
６１１ 接続パッド
６１２ ランド
６１３ 配線
６５０ 封止樹脂層
６６０ 金属ボール
８００ 半導体装置

Claims (6)

1. ダイシングラインによって区画された複数の第１のチップを含む第１のウエハを準備する第１の工程と、
   前記複数の第１のチップに対応する複数の第２のチップを含む第２のウエハを準備する第２の工程と、
   前記第１のウエハと前記第２のウエハを、それぞれのチップが対応し合って重なるように積層する第３の工程と、
   積層した前記第１のウエハと前記第２のウエハをダイシングラインに沿って切断し、第１のチップと第２のチップとからなるチップ積層体を形成する第４の工程と、
   前記チップ積層体を配線基板に搭載し、前記配線基板と前記第１、第２のチップを電気的に接続する第５の工程と、
   を含む半導体装置の製造方法。
2. 前記第１のチップは表面側に所定の回路が形成されると共に、表面側と裏面側を結ぶ第１の貫通電極が形成された半導体チップであり、
   前記第２のチップは、前記半導体チップの前記第１の貫通電極と対応する位置に表面側と裏面側を結ぶ第２の貫通電極が形成された配線チップであり、
   前記第１のウエハと前記第２のウエハは、前記半導体チップとこれに対応する前記配線チップが、それぞれの裏面側に露出した前記第１、第２の貫通電極が接続されるように積層される、ことを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記第１のウエハと前記第２のウエハは、これらを積層する前に、それぞれの表面側において第１のサポート部材と第２のサポート部材で保持される、ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
4. 前記第１、第２のサポート部材は紫外線透過性を持つ材料からなり、しかも紫外線により接着力の低下する材料からなる第１、第２の接着層を介して前記第１のウエハの表面側、前記第２のウエハの表面側をそれぞれ保持しており、
   前記第４の工程は、前記第１、第２の接着層にそれぞれ紫外線を照射することにより前記第１、第２の接着層と共に前記第１、第２のサポート部材を除去する工程を含む、ことを特徴とする請求項３に記載の半導体装置の製造方法。
5. 前記第４の工程は更に、前記第２の接着層及び前記第２のサポート部材を除去した前記第２のウエハの表面側にダイシングテープを貼付する工程を含み、該ダイシングテープの貼付後に前記ダイシングラインに沿った切断が行なわれる、ことを特徴とする請求項４に記載の半導体装置の製造方法。
6. 表面側に所定の回路が形成されると共に、表面側と裏面側を結ぶ第１の貫通電極が形成された半導体チップと、前記半導体チップの前記第１の貫通電極と対応する位置に表面側と裏面側を結ぶ第２の貫通電極が形成された配線チップとを、それぞれの裏面側に露出した前記第１、第２の貫通電極が接続されるように積層してなるチップ積層体と、
   前記チップ積層体を１層以上搭載した配線基板と、
   前記配線基板上の前記チップ積層体をモールドした樹脂層と、を含む半導体装置。

Images