JP2013135038A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013135038A
JP2013135038A JP2011283350A JP2011283350A JP2013135038A JP 2013135038 A JP2013135038 A JP 2013135038A JP 2011283350 A JP2011283350 A JP 2011283350A JP 2011283350 A JP2011283350 A JP 2011283350A JP 2013135038 A JP2013135038 A JP 2013135038A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor wafer
adhesive
support substrate
bump electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011283350A
Other languages
English (en)
Inventor
Shinichi Sakurada
伸一 桜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2011283350A priority Critical patent/JP2013135038A/ja
Publication of JP2013135038A publication Critical patent/JP2013135038A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】製造時に半導体チップへのクラックの発生を抑制する。
【解決手段】半導体装置の製造方法は、半導体チップとなるチップ領域を複数含む半導体ウエハを準備する工程と、光の照射により接着力が低下する接着層を含む接着材を介して、半導体ウエハの第１の面を支持基板に接着する工程と、半導体ウエハを各々の半導体チップに分割する工程と、各々の半導体チップを保持した状態で、接着層全体に光を照射し各々の半導体チップと支持基板とを剥離する工程と、を含む。
【選択図】 図４

Description

本発明は、半導体ウエハを分割して複数の半導体チップを得ることを含む、半導体装置の製造方法に関する。
例えばＤＲＡＭなどの半導体チップは、半導体ウエハ上に多数個一括して形成される。半導体ウエハが個々のチップに分割されることによって、多数の半導体チップを得ることが出来る。通常、半導体ウエハが柔軟なダイシングシート上に粘着固定された状態で、半導体ウエハは半導体チップごとに分割される。ダイシングシート上の半導体チップは、一個ずつダイシングシートから剥離される。具体的には、柔軟なダイシングシートの裏面、つまり半導体チップが貼り付けられていない方の面から、突き上げ装置によって半導体チップを突き上げることによって、半導体チップをダイシングシートから剥離する。このように半導体チップを突き上げることによって半導体チップをピックアップする方法は、特許文献１〜５に記載されている。
特開２００３−１２４２９０号 特開２００５−１１７０１９号 特開２００６−５０３０号 特開２００７−４２９９６号 特開２００９−４４０３号
近年、例えば貫通電極を有する薄い半導体チップが製造されている。この半導体チップは、５０μｍ程度と薄く、シリコン基板を貫通する貫通電極用のビアを有している。そのため、貫通電極を有する薄い半導体チップの強度は、貫通電極の無い半導体チップよりも弱い。したがって、ダイシングテープから半導体チップを剥離するときに、半導体チップの突き上げにより生じる応力集中によって、貫通ビアを基点として半導体チップにクラックが発生することがある。
このように、強度の弱い半導体チップを突き上げると半導体チップにクラックが生じることがある。したがって、このような問題を解決できる半導体装置の製造方法が提供されることが望まれる。
一態様における半導体装置の製造方法は、半導体チップとなるチップ領域を複数含む半導体ウエハを準備する工程と、光の照射により接着力が低下する接着層を含む接着材を介して、半導体ウエハの第１の面を支持基板に接着する工程と、半導体ウエハを各々の半導体チップに分割する工程と、各々の半導体チップを保持した状態で、接着層全体に光を照射し各々の半導体チップと支持基板とを剥離する工程と、を含む。
上記製造方法では、特定の光を照射により、接着材の接着力を低下させる。これにより、半導体チップを突き上げることなく、半導体チップを支持基板から剥離することができる。したがって、半導体チップのクラックの発生を抑制することができる。
（ａ）〜（ｅ）は、一実施形態における半導体装置の製造方法を示す工程図である。 ウエハと支持基板との接着部分の拡大図である。 別の実施例における、ウエハと支持基板との接着部分の拡大図である。 （ａ）〜（ｄ）は、図１に示す工程に続く、半導体装置の製造方法を示す工程図である。 （ａ）〜（ｆ）は、半導体チップが互いに積層されたチップ積層体を備えたＣｏＣ（チップオンチップ）型の半導体装置の製造方法の一例を示す工程図である。
以下、本発明の実施形態について図面を参照して説明する。以下では、一例として、貫通ビアが形成された半導体チップを有する半導体装置の製造方法について説明するが、本発明は、ウエハを分割して複数の半導体チップを得ることを含む半導体装置の製造方法全般に適用することができる。
図１および図３は、本発明の第１の実施形態における半導体装置の製造方法を示している。まず、図１（ａ）に示すように、最終的に半導体チップとなるチップ領域１４を複数含む半導体ウエハ１０を準備する。各々のチップ領域１４の間の境界は、ダイシングライン１６となっている。半導体ウエハ１０のチップ領域１４毎に、所定の回路１７、例えばメモリ回路と、電極パッド（図２および図３に示す符号２４参照。）上の第１のバンプ電極１９と、が形成される。本実施形態では、回路１７や第１のバンプ電極１９は、半導体ウエハ１０の第１の面１１（以下、便宜上「表面」とよぶ。）に形成される。
次に、図１（ｂ）に示すように、半導体ウエハ１０の表面１１に、ダイシングライン１６に沿って所定の深さの溝２２を形成する（ハーフカット工程）。ハーフカット工程は、例えば図示しないダイシング装置のステージ上に半導体ウエハ１０が保持された状態で行われることが好ましい。この状態で、ダイシングライン１６に沿って、高速回転する不図示のダイシングブレードにより半導体ウエハ１０をハーフカットする。
次に、半導体ウエハ１０は、図１（ｃ）に示すように、接着材３０を介して支持基板２０に保持される。支持基板２０としては、例えばガラス基板を用いることができる。半導体ウエハ１０の表面１１、つまり第１のバンプ電極１９が形成された面が支持基板２０に向けられる。
図２は、半導体ウエハ１０と支持基板２０との接着部分の拡大図、つまり図１（ｃ）に示す領域Ａ２の拡大図である。なお、図の簡略化のため、半導体ウエハに形成されている回路等は示されていない。接着材３０は、導電性を有する金属からなる導体層３２と、導体層３２の両面に設けられた接着層３１，３３とを有することが好ましい。この場合、接着層３１，３３は、特定の光、例えば紫外線（ＵＶ光）の照射により接着力が低下する材料から成る。接着層３１，３３は、例えば紫外線の照射により発泡することによって接着力が低下する材料であって良い。また、接着層３１，３３は、例えばＬＴＨＣ（住友スリーエム株式会社製）のように、レーザ光の照射により気化することによって接着力が低下するものであっても良い。
半導体ウエハ１０側の接着層３１は、例えば２０μｍ程度の高さの第１のバンプ電極１９の周囲を覆っている。この接着層３１は、第１のバンプ電極１９の先端が導体層３２に接触するように、バンプ電極１９の高さと同程度の厚みを有している。つまり、第１のバンプ電極１９は、接着層３１を貫通して導体層３２と電気的に接続されている。導体層３２は、後に半導体チップに貫通ビアや第２のバンプ電極をめっき法で形成する際に、それぞれの半導体チップに電圧を供給するための給電層として利用できる。
図３は、別の実施例における、ウエハと支持基板との接着部分を示している。本実施例においても、半導体ウエハ１０を支持基板２０に接着する接着材３０は、図２に示すものと同様に三層構造となっている。しかしながら、図３では、第１のバンプ電極１９が、一方の接着層３１および導体層３２を貫通している。これにより、第１のバンプ電極１９は、より確実に導体層３２と電気的に接続される。したがって、第１のバンプ電極１９と接着材３０の導体層３２との間の接続不良を防止し、後に行うめっき法の際に各々の第１のバンプ電極１９に良好に給電できる。
次に、図１（ｄ）に示すように、半導体ウエハ１０を、支持基板２０に保持された状態で、表面１１とは反対側の第２の面１２（以下、便宜上「裏面」と呼ぶ。）から研削する（ウエハＢＧ工程）。これにより、半導体ウエハ１０は、所定の厚さ、例えば５０μｍまで薄型化される。このとき、半導体ウエハ１０の表面１１に形成された溝２２が裏面１２に露出する。つまり、溝２２が半導体ウエハ１０を貫通して、半導体ウエハ１０は半導体チップ１３毎に分割される。このように、半導体ウエハ１０の表面１１に溝２２を形成した後に、半導体ウエハ１０の裏面１２を研削して半導体ウエハ１０を各々の半導体チップ１３に分割する。この分割方法は、ダイシング装置によりダイシングラインに沿ってウエハを完全に切断（フルカット）する場合と比べて、半導体チップの欠け（チッピング）の発生を抑制することができるという利点がある。
次に、第１のバンプ電極１９に対応する位置に、薄型化された半導体ウエハ１０の裏面１２から第１のバンプ電極１９に達する孔を形成する。この孔はエッチングによって形成できる。その後、電気めっき法により、当該孔の内部に、Ｃｕ等の導体を充填することで貫通ビア１８を形成する。電気めっき法を行う際、接着材３０の導電層３２を通じて、各々の半導体チップ１０の第１のバンプ電極１９に電圧を供給することができる。その後、同様に、導電層３２を通じて各々の第１のバンプ電極１９および貫通ビア１８に給電し、電気めっき法を行うことで、図１（ｅ）に示すように貫通ビア１８上に第２のバンプ電極２６を形成することができる。第２のバンプ電極２６は、貫通ビア１８を介して、対応する第１のバンプ電極１９と電気的に接続される。
貫通ビア１８と第２のバンプ電極２６のうちの少なくとも一方を電気めっき法で形成する場合には、接着剤３０は、導体層３２を含んでいることが好ましい。電気めっき法を行わない場合には、接着剤３０は、導体層３２を含んでいなくても良い。この場合、接着剤３０は、特定の光、例えば紫外線（ＵＶ光）の照射により接着力が低下する材料から成る１つの接着層のみから構成されていても良い。
次に、図４（ａ）に示すように、治具（サポータ）４０によって、支持基板２０に保持された各々の半導体チップ１３を保持する。治具４０には、各々の半導体チップ１３に対応した位置に吸引孔４１が設けられている。吸引孔４１を通じて半導体チップ１３を吸引することで、治具４０は各々の半導体チップ１３を一括して保持する。
次に、図４（ｂ）に示すように、半導体チップ１３を治具４０に吸引保持した状態で、支持基板２０側から接着材３０全体に紫外線を照射する。これにより、接着材３０の接着層３１，３３は、紫外線に反応して接着力が低下する。これにより、図４（ｃ）に示すように、各々の半導体チップ１３から支持基板２０を剥離することができる。ここでは、紫外線に反応する接着層３１，３３が用いられているが、紫外線以外の光に反応する接着層を用いることもできる。このとき、支持基板２０は、接着剤３０に向けて照射すべき光を透過する材料から成ることが好ましい。
その後、図４（ｄ）に示すように、治具４０による半導体チップ１３の吸引を解除し、半導体チップ１３を吸引コレット４２によりピックアップする。吸引コレット４２は吸引孔４３を有しており、半導体チップ１３を吸引保持することができる。以上のような工程を経て、１つの半導体ウエハ１０から複数の半導体チップ１３が一括して得られる。
上記のように個片化された半導体チップ１３を治具４０で保持した状態で、接着剤３０の接着層３１，３３全体に紫外線を照射し、半導体チップ１３を一括して支持基板２０から剥離する。これにより、半導体チップを突き上げることなく、半導体チップから支持基板を剥離することができる。したがって、例えば貫通ビア１８を有する薄い半導体チップ１３であってもクラックの発生を抑制することができる。
図５は、上記の半導体チップ１３を用いて、ＣｏＣ（チップオンチップ）型の半導体装置を組み立てる組立フローの一例を示している。以下においても、貫通配線を有する半導体チップを例に挙げて説明する。
ＣｏＣ（チップオンチップ）型の半導体装置では、半導体チップ１３が互いに積層され、図５（ｂ）に示すチップ積層体５６が形成される（ダイボンディング工程）。半導体チップ１３は、治具４０からピックアップするときに用いた吸引コレット４２に保持された状態で、ダイボンディング工程に移行されることが好ましい。なお、半導体チップ１３は、一旦治具４０から収納トレイへ収納された後に、ダイボンディング工程に移行されても良い。
ダイボンディング工程では、例えば、ヒータを備えたボンディングツールにより、半導体チップ１３を高温に加熱しつつ、別の半導体チップ１３に荷重を印加する。このようにして、ある半導体チップ１３の表面１１に形成された第１のバンプ電極１９と、別の半導体チップ１３の裏面１２に形成された第２のバンプ電極２６とが、熱圧着により接続される。同様にして、複数の半導体シップ１３を積層することによって、チップ積層体５６が形成される。
この積層体５６を搭載する配線基板７０を準備する（図５（ａ）参照。）。配線基板７０は、例えば０．１４ｍｍの厚みを有するガラスエポキシ配線基板であって良い。配線基板７０は、マトリックス状に配置された複数の製品形成部７１を有している。複数の製品形成部７１には、それぞれ所定の配線パターンが形成されている。配線パターンは、絶縁膜、例えばソルダーレジストで部分的に覆われている。配線基板７０の、製品形成部７１同士の間の境界は、ダイシングライン７２となっている。
製品形成部７１の一面側の配線パターンがソルダーレジストから露出された部位は、接続パッド７３となっている。また、製品形成部７１の他面側の配線がソルダーレジストから露出された部位はランド７４となっている。接続パッド７３と、これに対応するランド７４とは、配線基板７０に形成された配線により電気的に接続されている。
次に、図５（ｂ）に示すように、チップ積層体５６を、配線基板７０のそれぞれの製品形成部７１に実装する。チップ積層体５６の実装には、例えば、加熱機構を備えた不図示のボンディングツールを用いることができる。ボンディングツールは、チップ積層体５６の一面を吸引保持し、チップ積層体５６を所定温度まで加熱する。
ボンディングツールは、チップ積層体５６の表面に露出したバンプ電極を、対応する配線基板７０の接続パッド７３上に所定温度で熱圧着する。このようにして、配線基板７０の全ての製品形成部７１にチップ積層体５６を実装する。
次に、図５（ｃ）に示すように、配線基板７０上のチップ積層体５６の周りに第１の封止体６４を形成する。第１の封止体６４は、チップ積層体５６の端部付近にアンダーフィル材を供給することによって形成できる。アンダーフィル材は、毛細管現象により、積層された半導体チップ間の隙間に充填される。また、アンダーフィル材は、毛細管現象により、チップ積層体５６と配線基板７０との間にも充填される。アンダーフィル材の充填が完了した後、配線基板７０と共にチップ積層体５６を所定温度でキュアする。これにより、アンダーフィル材が硬化して、チップ積層体５６の周囲及び半導体チップ間に第１の封止体６４が形成される。
次に、図５（ｄ）に示すように、チップ積層体５６の周りに形成された第１の封止体６４を第２の封止体８１で封止する（モールド工程）。モールド工程では、配線基板７０は、図示しないトランスファモールド装置の金型にセットされる。金型には複数のチップ積層体５６を一括的に覆うキャビティが形成されている。キャビティ内に加熱溶融されたモールド樹脂を注入し、配線基板７０上のチップ積層体５６を封止する。モールド樹脂は、例えばエポキシ樹脂等の熱硬化性樹脂が用いられる。それから、所定の温度でキュアしてモールド樹脂を熱硬化することによって、複数のチップ積層体５６を一括的に覆う第２の封止体８１が形成される。その後、第２の封止体８１を取り囲む金型により、所定の温度でベークすることで、第２の封止体８１を完全に硬化させる。
チップ積層体５６を構成する個々の半導体チップ同士の間に予め第１の封止体６４が充填されているため、モールド工程において、半導体チップ同士の間にボイドが発生することがない。
次に、図５（ｅ）に示すように、配線基板７０に形成されたランド７４に、外部端子８２を形成する。外部端子８２は、例えば半田のような導電性の金属ボールが用いられる。金属ボールは、例えば、複数の金属ボールを吸引保持する吸引孔を備えたマウントツールによって配線基板７０のランド７４上に搭載される。具体的には、マウントツールに保持された複数の金属ボールにフラックスを転写し、配線基板７０上の複数のランド７４に一括して金属ボールを搭載する。全ての製品形成部へ金属ボールを搭載した後、配線基板７０をリフローすることで外部端子８２が形成される。
次に、図５（ｆ）に示すように、外部端子８２が形成された配線基板７０は、ダイシングラインに沿って、個々の製品形成部毎に分離される（基板ダイシング工程）。基板ダイシング工程では、まず、配線基板７０上に形成された第２の封止体８１の一面にダイシングテープ８６を貼着し、ダイシングテープ８６によって配線基板７０を支持する。
その後、図示しないダイシング装置のダイシングブレードにより、配線基板７０をダイシングラインに沿って縦横に切断する。このようにして、配線基板７０は、ダイシングラインに沿った切断穴８７によって製品形成部毎に分離される。そして、チップ積層体５６を含む各々の製品形成部をダイシングテープ８６からピックアップすることで、複数のＣｏＣ型の半導体装置が製造できる。
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
１０ ウエハ
１３ 半導体チップ
１４ チップ領域
１６ ダイシングライン
１７ 回路
１８ 貫通ビア
１９ 第１のバンプ電極
２０ 支持基板
２２ 溝
２４ パッド
２６ 第２のバンプ電極
３０ 接着材
３１ 第１の接着層
３２ 導体層
３３ 第２の接着層
４０ 治具
４１ 吸引孔
４２ 吸引コレット
４３ 吸引孔

Claims (4)

  1. 半導体チップとなるチップ領域を複数含む半導体ウエハを準備する工程と、
    光の照射により接着力が低下する接着層を含む接着材を介して、前記半導体ウエハの第１の面を支持基板に接着する工程と、
    前記半導体ウエハを各々の半導体チップに分割する工程と、
    前記各々の半導体チップを保持した状態で、前記接着層全体に光を照射し前記各々の半導体チップと前記支持基板とを剥離する工程と、を含む、半導体装置の製造方法。
  2. 半導体チップとなるチップ領域を複数含む半導体ウエハを準備する工程と、
    前記半導体ウエハの第１の面に、前記チップ領域間の境界であるダイシングラインに沿って溝を形成する工程と、
    光の照射により接着力が低下する接着層を含む接着材を介して、前記半導体ウエハの前記第１の面を支持基板に接着する工程と、
    前記第１の面とは反対側の第２の面から前記半導体ウエハを研磨して前記溝を貫通させることによって前記半導体ウエハを各々の半導体チップに分割する工程と、
    前記各々の半導体チップを保持した状態で、前記接着層全体に光を照射し前記各々の半導体チップと前記支持基板とを剥離する工程と、を含む、半導体装置の製造方法。
  3. 前記半導体ウエハの前記第１の面を前記支持基板に接着する前に、前記半導体ウエハの前記第１の面に第１のバンプ電極を形成する工程と、
    前記半導体ウエハの前記第１の面を前記支持基板に接着した後に、前記半導体ウエハを貫通し前記第１のバンプ電極と接続された貫通ビアを形成する工程と、
    前記半導体ウエハの、前記第１の面とは反対側の第２の面に、前記貫通ビアと接続された第２のバンプ電極を形成する工程と、を含む、請求項１または２に記載の半導体装置の製造方法。
  4. 前記接着材は金属からなる導体層を含み、前記接着層は前記導体層の両面に設けられており、
    前記接着材は、前記第１のバンプ電極が一方の前記接着層を貫通して前記導体層と接触するように前記半導体ウエハに接着され、
    前記貫通ビアと前記第２のバンプ電極のうちの少なくとも一方は、前記導体層を介して前記第１のバンプ電極に給電しつつ電気めっき法によって形成される、請求項３に記載の半導体装置の製造方法。
JP2011283350A 2011-12-26 2011-12-26 半導体装置の製造方法 Pending JP2013135038A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011283350A JP2013135038A (ja) 2011-12-26 2011-12-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011283350A JP2013135038A (ja) 2011-12-26 2011-12-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013135038A true JP2013135038A (ja) 2013-07-08

Family

ID=48911554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011283350A Pending JP2013135038A (ja) 2011-12-26 2011-12-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2013135038A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015119109A (ja) * 2013-12-19 2015-06-25 国立大学法人東京工業大学 半導体装置の製造方法
CN105742212A (zh) * 2014-12-29 2016-07-06 株式会社迪思科 将晶片分成裸片的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015119109A (ja) * 2013-12-19 2015-06-25 国立大学法人東京工業大学 半導体装置の製造方法
CN105742212A (zh) * 2014-12-29 2016-07-06 株式会社迪思科 将晶片分成裸片的方法
JP2016127273A (ja) * 2014-12-29 2016-07-11 株式会社ディスコ ウェハをダイに分割する方法
US9704749B2 (en) 2014-12-29 2017-07-11 Disco Corporation Method of dividing wafer into dies

Similar Documents

Publication Publication Date Title
JP4659660B2 (ja) 半導体装置の製造方法
TWI751530B (zh) 半導體裝置之製造方法
US8394677B2 (en) Method of fabricating semiconductor device
WO2014181766A1 (ja) 半導体装置及び半導体装置の製造方法
JP4992904B2 (ja) 半導体装置の製造方法
JP2011061004A (ja) 半導体装置及びその製造方法
US9029199B2 (en) Method for manufacturing semiconductor device
JP2014063974A (ja) チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法
JPWO2008038345A6 (ja) 半導体装置の製造方法
WO2014054451A1 (ja) 半導体装置及びその製造方法
JP2011187574A (ja) 半導体装置及びその製造方法並びに電子装置
JP2012212786A (ja) 半導体装置の製造方法
JP2013168577A (ja) 半導体装置の製造方法
JP2015008210A (ja) 半導体装置の製造方法
JP2012164951A (ja) 半導体チップの剥離装置、及び半導体チップの剥離方法
JP2012209449A (ja) 半導体装置の製造方法
JP2012221989A (ja) 半導体装置製造装置、及び半導体装置の製造方法
JP2013149660A (ja) 半導体装置の製造方法
KR20150131130A (ko) 반도체 장치 및 그 제조 방법
JP2012114214A (ja) 半導体装置及びその製造方法
JP2015018897A (ja) 半導体装置の製造方法
JP2015018870A (ja) 半導体装置の製造方法
JP2014203868A (ja) 半導体装置及び半導体装置の製造方法
JP2013171916A (ja) 半導体装置の製造方法
JP2013135038A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140411