JPWO2013183671A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2013183671A1
JPWO2013183671A1 JP2014520028A JP2014520028A JPWO2013183671A1 JP WO2013183671 A1 JPWO2013183671 A1 JP WO2013183671A1 JP 2014520028 A JP2014520028 A JP 2014520028A JP 2014520028 A JP2014520028 A JP 2014520028A JP WO2013183671 A1 JPWO2013183671 A1 JP WO2013183671A1
Authority
JP
Japan
Prior art keywords
sealing material
semiconductor device
release film
manufacturing
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014520028A
Other languages
English (en)
Inventor
崇司 川守
崇司 川守
鈴木　直也
直也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2014520028A priority Critical patent/JPWO2013183671A1/ja
Publication of JPWO2013183671A1 publication Critical patent/JPWO2013183671A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

生産効率の向上を図ることができる半導体装置の製造方法を提供する。半導体装置１の製造方法では、半導体素子３を封止する封止材７を付与し、半導体素子３と対向する金型にリリースフィルムＦを設けて上金型２２と下金型２４とにより封止材７を硬化させる工程を含み、リリースフィルムＦにおける封止材７との接触側に、電磁波を遮蔽するための金属層９を予め設け、封止材７を硬化させる工程において封止材７に金属層９を転写する。

Description

本発明は、半導体装置の製造方法に関する。
近年、電子機器の小型化の要求に伴い、半導体素子の表面高密度搭載に更なる改善が求められている。そこで、近年では、複数の半導体素子を多段に積層した、いわゆるスタックパッケージ型の半導体装置が採用されている。このようなスタックパッケージ型の半導体装置においては、半導体素子が集積して配置されているため、外的なノイズによる問題（電磁波障害）が生じ得る。このようなノイズの問題は、電子機器がデジタル化、高速化、高周波化するほど顕著となる。そこで、ノイズによる影響を抑制するために、電磁波を遮蔽する電磁波遮蔽シートを、半導体素子を封止する封止材上に形成している（例えば、特許文献１参照）。
上記の電磁波遮蔽シートの形成に関しては、例えば特許文献２に記載の半導体装置の製造方法が知られている。特許文献２に記載の半導体装置の製造方法では、上金型及び下金型を用いたトランスファー成型により半導体素子を封止材にて封止する工程において、上金型に配置されるリリースフィルム（担体フィルム）に電磁波シールド樹脂を塗布し、封止材を形成するときに封止材上に電磁波シールド樹脂を転写して硬化させている。
特許第４１３３６３７号公報 特開２００７−２８７９３７号公報
しかしながら、上記特許文献２に記載の方法では、封止材を形成する度に、毎回担体フィルムに電磁波シールド樹脂を塗布する作業が必要となるため、手間がかかるといった問題があった。半導体装置の製造工程においては、生産効率について更なる改善が求められている。
本発明は、上記課題を解決するためになされたものであり、生産効率の向上を図ることができる半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明に係る半導体装置の製造方法は、上金型及び下金型を有するコンプレッションモールドを用いたコンプレッション成型方式により半導体装置を製造する製造方法であって、半導体素子を封止する封止材を付与し、半導体素子と対向する金型にリリースフィルムを設けて上金型と下金型とにより封止材を硬化させる工程を含み、リリースフィルムにおける封止材との接触側に、電磁波を遮蔽するための遮蔽材料を予め設け、封止材を硬化させる工程において封止材に遮蔽材料を転写することを特徴とする。
この半導体装置の製造方法では、リリースフィルムに予め遮蔽材料を設けている。リリースフィルムは、封止材が金型に直接接触しないように設けられている部材であり、封止材を硬化する際に、半導体素子と対向する金型に保持されている。このリリースフィルムに予め遮蔽材料を設けることにより、封止材をコンプレッションモールドにより硬化させる工程において、電磁波遮蔽用の遮蔽材料を封止材に転写できる。したがって、従来のように遮蔽材料をいちいち塗布する作業を省略しつつ、封止材の硬化と遮蔽材料の形成とを同時に行うことができる。また、コンプレッション成型方式により、連続的に封止材の形成及び遮蔽材料の転写を行うことができる。したがって、生産効率の向上を図ることができる。
一実施形態においては、遮蔽材料は、リリースフィルムにおいて、半導体素子の搭載位置に対応する位置に設けられる態様とすることができる。また、一実施形態においては、半導体素子が基板上に複数搭載されており、遮蔽材料は、リリースフィルムにおいて、複数の半導体素子が個々に分割される際の切断線に含まれない位置に設けられる態様とすることができる。これにより、遮蔽材料を封止材の全面に形成する必要がないため、製造コストの低減を図ることができる。また、封止材を切断する際、金属部分が切断するための刃に触れないため、切削時に発生する金属くずの発生を抑制することができ、製造装置の損傷を抑えることが可能になる。
本発明によれば、生産効率の向上を図ることができる。
図１は、一実施形態に係る半導体装置の製造方法により製造された半導体装置の断面構成を示す断面図である。 図２は、半導体装置の製造方法を説明する図である。 図３は、半導体装置の製造方法を説明する図である。 図４は、半導体装置の製造方法を説明する図である。 図５は、金属層が形成されたリリースフィルムの断面図である。 図６は、他の形態に係る遮蔽材料が形成されたリリースフィルムの断面図である。 図７は、他の形態に係る遮蔽材料が形成されたリリースフィルムの断面図である。 図８は、図７に示す遮蔽材料が転写された半導体装置を示す平面図である。 図９は、他の形態に係る半導体装置の製造方法を説明する図である。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明は省略する。
図１は、一実施形態に係る半導体装置の製造方法により製造された半導体装置の断面構成を示す断面図である。図１に示す半導体装置１は、複数個の半導体チップ３が多段に積層されたスタックパッケージ型の半導体装置である。なお、図１に示す半導体装置１は、個々の半導体装置（パッケージ単位）に切断される前の状態である。
半導体装置１は、基板５上に複数の半導体チップ（半導体素子）３が搭載されている。また、半導体チップ３は、多段に積層されている。半導体チップ３と基板５とは、電気的に接続されており、積層された半導体チップ３，３同士は、互いに電気的に接続されていてもいなくても良い。半導体チップ３と基板５及び半導体チップ３，３同士を電気的に接続する方式としては、例えばワイヤボンド方式、バンプ接続方式などを用いることができる。
複数の半導体チップ３は、基板５上において、封止材７により封止されている。封止材７は、熱硬化性を有する樹脂であり、例えば固形、液状のエポキシ系封止材を用いることができる。例えば固形封止材では、日立化成工業株式会社製ＣＥＬ−９７４０などのＣＥＬシリーズ、液状封止材では、日立化成工業株式会社製ＣＥＬ−Ｃ−２９０２などのＣＥＬ−Ｃシリーズである。封止材７は、半導体チップ３全体を覆うように設けられている。
封止材７の表面には、金属層（金属膜、遮蔽材料）９が設けられている。本実施形態では、半導体装置１において、封止材７の表面全体に金属層９が形成されている。金属層９は、電磁波を遮蔽するための電磁波遮蔽層として機能する。なお、ここで言う遮蔽とは、完全に電磁波を遮断するだけではなく、電磁波によるノイズの影響を抑制する場合も含む。金属層９には、例えば、金、アルミニウム、ニッケル、インジウム、鉄、銅などを用いることができる。また、ヒロックやマイグレーションを防止する観点からは、上記材料が合金化されたものを用いることが好ましい。金属層９の厚みは、例えばフィルム切断のし易さの観点から３μｍ以下であることが好ましい。また、金属層９の厚みは、電磁波の遮蔽性の観点から０．０５μｍ以上であることが好ましい。
続いて、上述の半導体装置１の製造方法について、図２〜図４を参照しながら説明する。図２〜図４は、半導体装置の製造方法を説明する図である。半導体装置１は、コンプレッションモールド方式（コンプレッション成型方式）により製造される。
最初に、コンプレッションモールド方式に用いられるコンプレッションモールド２０について説明する。コンプレッションモールド２０は、封止材７を圧縮、加熱して硬化させる金型である。コンプレッションモールド２０は、上金型２２と、下金型２４とから構成されている。下金型２４は、基板５が載置（配置）される部分であり、平坦面を有している。上金型２２は、半導体素子３と対向する金型であり、上金型２２には、断面が略台形形状を呈する凹部２６が設けられている。上金型２２及び下金型２４には、封止材７を加熱硬化させるためのヒータ（図示しない）が内蔵されている。
上金型２２の凹部２６には、封止材７を硬化する際、その内面に沿ってリリースフィルムＦが設けられる。上金型２２には、図示しない吸引機構が設けられており、リリースフィルムＦは、上金型２２において吸着して保持される。
リリースフィルムＦは、封止材７が上金型２２に直接接触しないように、上金型２２と封止材７との間に介在される部材である。リリースフィルムＦが上金型２２に保持された状態において、リリースフィルムＦの封止材７側の表面は、剥離性を有している。なお、ここでいう剥離性とは、金属層９を接着保持する程度の接着性を有している場合も含む。また、リリースフィルムＦは、コンプレッションモールド２０のヒータによる加熱に耐え得る耐熱性を有している。リリースフィルムＦは、送り出しリールと巻き取りリールとの間に架け渡される長尺状のものや、基板５を覆う程度のサイズに切断されたフィルム状のもの、もしくはそれらを組み合わせたものを用いることができる。
リリースフィルムＦとしては、例えば、テトラフルオロエチレン・ヘキサフルオロプロピレン共重合体（ＦＥＰ）フィルム、フッ素含浸ガラスクロス、ポリエチレンテレフタレート（ＰＥＴ）フィルム、エチレン・テトラフルオロエチレン共重合体（ＥＴＦＥ）フィルム、ポリプロピレンフィルム、ポリ塩化ビニリジンなどを好適に用いることができる。
図５に示すように、リリースフィルムＦの表面には、予め金属層９が設けられている。金属層９は、リリースフィルムＦが上金型２２に保持されている状態において、リリースフィルムＦにおける封止材７と接触する側の表面に設けられている。金属層９は、真空蒸着法などの蒸着法、ＤＣスパッタリング、ＲＦスパッタリングなどのスパッタリング法、イオンプレーティング、無電解めっきなどにより、リリースフィルムＦに形成されている。特に、蒸着法及びスパッタリング法は、成膜コスト、プロセス容易性の観点から好ましい。
続いて、半導体装置１の製造手順について説明する。図２に示すように、まず、下金型２４に半導体チップ３が搭載された基板５が配置される。次に、基板５上に硬化前のペースト状の封止材７が例えばポッティングにより付与される。このとき、リリースフィルムＦは、上金型２２に吸着保持されている。
続いて、図３に示すように、下金型２４と上金型２２とが合わされて、封止材７が圧縮されると共に加熱される。これにより、封止材７が上金型２２の凹部２６に沿った形状に硬化する。そして、封止材７の硬化後、図４に示すように、上金型２２が下金型２４から離間される。このとき、リリースフィルムＦは剥離性を有しており、リリースフィルムＦのよりも封止材７の方が粘着力が高いため、金属層９はリリースフィルムＦから剥離して封止材７に付着して転写される。これにより、封止材７を硬化する硬化工程において、封止材７の表面に金属層９を形成することができる。以上のようにして、基板５上に搭載された半導体チップ３が封止される。
以上説明したように、本実施形態では、リリースフィルムＦに予め金属層９を設けている。リリースフィルムＦは、封止材７が上金型２２に直接接触しないように設けられている部材であり、封止材７を硬化する際にコンプレッションモールド２０の上金型２２に保持されている。このリリースフィルムＦに予め金属層９を設けることにより、封止材７をコンプレッションモールド２０により硬化させる工程において、電磁波遮蔽用の金属層９を封止材７に転写できる。したがって、封止材７の硬化と金属層９の形成とを同時に行うことができる。その結果、生産効率の向上を図ることができる。
また、本実施形態では、コンプレッションモールド方式により、封止材７の形成及び金属層９の形成を連続的に行うことができる。したがって、半導体装置１の生産効率の向上をより一層図ることができる。
本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、リリースフィルムＦに金属層９を設ける構成を一例に説明したが、遮蔽材料は金属層９以外のものであってもよい。図６は、他の形態に係る遮蔽材料が形成されたリリースフィルムの断面図である。
図６（ａ）に示すように、遮蔽材料としては、有機フィルム１１を用いることができる。有機フィルム１１は、電磁波遮蔽材を含有している。有機フィルム１１としては、例えばポリイミド、ポリアミドイミド、アクリルゴム、フェノキシ樹脂、エポキシ樹脂などを用いることができる。また、電磁波遮蔽材としては、フェライトなどを用いることができる。有機フィルム１１の厚みは、例えば１μｍ〜３００μｍ程度であることが好ましい。
また、図６（ｂ）に示すように、遮蔽材料としては、金属層９と有機フィルム１１とが積層されたものを用いることができる。このような構成の場合には、リリースフィルムＦ上に金属層９を形成した後、有機フィルム１１をラミネートすることにより、金属層９と有機フィルム１１とが積層された構成を得ることができる。
また、リリースフィルムＦに設けられる金属層９（有機フィルム１１）は、半導体チップ３の搭載位置に対応する位置のみに形成されてもよい。図７に示すように、金属層９は、半導体チップ３の搭載位置に応じた部分にのみ設けられている。このような金属層９が設けられたリリースフィルムＦにより、図８に示すように、半導体装置１Ａでは、半導体チップ３に対応する位置のみに金属層９が形成される。すなわち、金属層９は、封止材７の表面全体に形成されてもよいし、半導体チップ３の平面寸法に応じて形成されてもよい。
また、金属層９は、半導体装置１Ａをパッケージ単位に切断する際のダイシングライン（切断線）に含まれないように形成することができる。このように、金属層９を特定の箇所に形成する構成によれば、封止材７の全面に金属層９を形成する場合に比べて、製造コストの低減を図ることができる。
また、コンプレッションモールドとしては、例えば図９に示すコンプレッションモールド２０Ａを用いることができる。図９に示すように、コンプレッションモールド２０Ａは、上金型２４Ａと、下金型２２Ａとから構成されている。下金型２２Ａは、半導体素子３と対向する金型であり、下金型２２Ａには、断面が略台形形状を呈する凹部２６Ａが設けられている。上金型２４Ａは、基板５を保持する部分であり、平坦面を有している。上金型２４Ａ及び下金型２２Ａには、封止材７を加熱硬化させるためのヒータ（図示しない）が内蔵されている。
下金型２２Ａの凹部２６Ａには、封止材７を硬化する際、その内面に沿ってリリースフィルムＦが設けられる。このような構成を有するコンプレッションモールド２０Ａを用いた半導体装置１の製造手順について説明する。
図９に示すように、まず、上金型２４Ａに半導体チップ３が搭載された基板５が保持される。次に、下金型２２Ａに吸着保持されているリリースフィルムＦ上に硬化前のペースト状の封止材７が例えばポッティングにより付与される。
続いて、上金型２４Ａと下金型２２Ａとが合わされて、封止材７が圧縮されると共に加熱される。これにより、封止材７が下金型２２Ａの凹部２６Ａに沿った形状に硬化する。このとき、金属層９はリリースフィルムＦから剥離して封止材７に付着して転写される。これにより、封止材７を硬化する硬化工程において、封止材７の表面に金属層９を形成することができる。以上のようにして、封止材７により半導体チップ３が封止される。
１，１Ａ…半導体装置、３…半導体チップ（半導体素子）、５…基板、７…封止材、９…金属層（遮蔽材料）、１１…有機フィルム（遮蔽材料）、２０，２０Ａ…コンプレッションモールド、２２，２４Ａ…上金型、２４，２２Ａ…下金型、Ｆ…リリースフィルム。

Claims (3)

  1. 上金型及び下金型を有するコンプレッションモールドを用いたコンプレッション成型方式により半導体装置を製造する製造方法であって、
    半導体素子を封止する封止材を付与し、前記半導体素子と対向する金型にリリースフィルムを設けて前記上金型と前記下金型とにより前記封止材を硬化させる工程を含み、
    前記リリースフィルムにおける前記封止材との接触側に、電磁波を遮蔽するための遮蔽材料を予め設け、
    前記封止材を硬化させる工程において前記封止材に前記遮蔽材料を転写することを特徴とする半導体装置の製造方法。
  2. 前記遮蔽材料は、前記リリースフィルムにおいて、前記半導体素子の搭載位置に対応する位置に設けられていることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記半導体素子が基板上に複数搭載されており、
    前記遮蔽材料は、前記リリースフィルムにおいて、複数の前記半導体素子が個々に分割される際の切断線に含まれない位置に設けられていることを特徴とする請求項２記載の半導体装置の製造方法。
JP2014520028A 2012-06-08 2013-06-05 半導体装置の製造方法 Pending JPWO2013183671A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014520028A JPWO2013183671A1 (ja) 2012-06-08 2013-06-05 半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012131066 2012-06-08
JP2012131066 2012-06-08
JP2014520028A JPWO2013183671A1 (ja) 2012-06-08 2013-06-05 半導体装置の製造方法
PCT/JP2013/065590 WO2013183671A1 (ja) 2012-06-08 2013-06-05 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016163992A Division JP6361709B2 (ja) 2012-06-08 2016-08-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPWO2013183671A1 true JPWO2013183671A1 (ja) 2016-02-01

Family

ID=49712060

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014520028A Pending JPWO2013183671A1 (ja) 2012-06-08 2013-06-05 半導体装置の製造方法
JP2016163992A Active JP6361709B2 (ja) 2012-06-08 2016-08-24 半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016163992A Active JP6361709B2 (ja) 2012-06-08 2016-08-24 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US10629457B2 (ja)
JP (2) JPWO2013183671A1 (ja)
KR (2) KR101944200B1 (ja)
CN (2) CN104520978A (ja)
TW (1) TWI594391B (ja)
WO (1) WO2013183671A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013183671A1 (ja) * 2012-06-08 2013-12-12 日立化成株式会社 半導体装置の製造方法
JP6237732B2 (ja) * 2015-08-28 2017-11-29 東洋インキＳｃホールディングス株式会社 電子部品モジュールの製造方法
KR102497577B1 (ko) 2015-12-18 2023-02-10 삼성전자주식회사 반도체 패키지의 제조방법
JP6623747B2 (ja) * 2015-12-25 2019-12-25 日立化成株式会社 配線基板の製造方法
US20170186644A1 (en) * 2015-12-29 2017-06-29 Stmicroelectronics Pte Ltd Method for making an integrated circuit (ic) package with an electrically conductive shield layer
US9953929B2 (en) * 2016-03-18 2018-04-24 Intel Corporation Systems and methods for electromagnetic interference shielding
US9685413B1 (en) * 2016-04-01 2017-06-20 Intel Corporation Semiconductor package having an EMI shielding layer
CN109153239B (zh) * 2016-05-20 2021-05-04 昭和电工材料株式会社 脱模膜
TW201819141A (zh) * 2016-05-20 2018-06-01 日立化成股份有限公司 脫模膜
JP6654994B2 (ja) * 2016-10-31 2020-02-26 Ｔｏｗａ株式会社 回路部品の製造方法
JP6711423B2 (ja) * 2017-08-31 2020-06-17 住友ベークライト株式会社 電磁波シールド用フィルム
CN111183010A (zh) * 2017-10-06 2020-05-19 东丽薄膜先端加工股份有限公司 模塑成型用脱模膜及模塑成型法
KR20190076250A (ko) 2017-12-22 2019-07-02 삼성전자주식회사 반도체 패키지 및 반도체 모듈
CN108695171A (zh) * 2018-07-13 2018-10-23 江苏长电科技股份有限公司 单体双金属板封装结构及其封装方法
CN108695170A (zh) * 2018-07-13 2018-10-23 江苏长电科技股份有限公司 单体双金属板封装结构及其封装方法
WO2020044778A1 (ja) * 2018-08-28 2020-03-05 パナソニックＩｐマネジメント株式会社 コンデンサ及びその製造方法
KR102187350B1 (ko) * 2018-11-20 2020-12-07 주식회사 에스모머티리얼즈 반도체 패키지 제조용 몰딩 장치 및 이를 통하여 제조된 반도체 패키지
KR102108974B1 (ko) * 2018-11-27 2020-05-28 제너셈(주) 전자파 차폐면 제거 방법
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
TWI744572B (zh) 2018-11-28 2021-11-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
JP6802314B2 (ja) * 2018-11-28 2020-12-16 宗哲 蔡 半導体パッケージ及びその製造方法
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
KR102662146B1 (ko) * 2018-12-17 2024-05-03 삼성전자주식회사 반도체 패키지
CN113658878A (zh) * 2021-08-13 2021-11-16 青岛歌尔智能传感器有限公司 电磁屏蔽结构的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275742A (ja) * 1993-03-22 1994-09-30 Toshiba Corp 樹脂封止型半導体装置
JP2007287937A (ja) * 2006-04-17 2007-11-01 Kyocera Chemical Corp 樹脂封止型半導体装置及びその製造方法
JP2010123839A (ja) * 2008-11-21 2010-06-03 Sharp Corp 半導体モジュール

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4326238A (en) * 1977-12-28 1982-04-20 Fujitsu Limited Electronic circuit packages
JPS5635494A (en) * 1979-08-30 1981-04-08 Showa Denko Kk High heat transfer electric insulating substrate
US5057903A (en) * 1989-07-17 1991-10-15 Microelectronics And Computer Technology Corporation Thermal heat sink encapsulated integrated circuit
US4994903A (en) * 1989-12-18 1991-02-19 Texas Instruments Incorporated Circuit substrate and circuit using the substrate
JPH08250533A (ja) 1995-03-10 1996-09-27 Nitto Denko Corp 半導体パッケージの製造方法
US6541310B1 (en) * 2000-07-24 2003-04-01 Siliconware Precision Industries Co., Ltd. Method of fabricating a thin and fine ball-grid array package with embedded heat spreader
DE10129388B4 (de) * 2001-06-20 2008-01-10 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils
JP3575478B2 (ja) * 2002-07-03 2004-10-13 ソニー株式会社 モジュール基板装置の製造方法、高周波モジュール及びその製造方法
JP4133637B2 (ja) 2003-07-11 2008-08-13 三井化学株式会社 半導体素子接着用電磁波遮断シートおよび半導体装置
US7109520B2 (en) * 2003-10-10 2006-09-19 E. I. Du Pont De Nemours And Company Heat sinks
US20050127484A1 (en) * 2003-12-16 2005-06-16 Texas Instruments Incorporated Die extender for protecting an integrated circuit die on a flip chip package
JP5101788B2 (ja) 2003-12-22 2012-12-19 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
JP4903987B2 (ja) 2004-03-19 2012-03-28 東レ・ダウコーニング株式会社 半導体装置の製造方法
US7633170B2 (en) * 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
US20060208365A1 (en) * 2005-03-17 2006-09-21 Chipmos Technologies Inc. Flip-chip-on-film package structure
US8062930B1 (en) * 2005-08-08 2011-11-22 Rf Micro Devices, Inc. Sub-module conformal electromagnetic interference shield
TW200721408A (en) * 2005-11-30 2007-06-01 Chun-Liang Lin Light-emitting device and process for manufacturing the same
US7701040B2 (en) * 2007-09-24 2010-04-20 Stats Chippac, Ltd. Semiconductor package and method of reducing electromagnetic interference between devices
US7906371B2 (en) * 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
JP2010114256A (ja) * 2008-11-06 2010-05-20 Panasonic Corp 半導体装置、および半導体装置の製造方法
KR101056748B1 (ko) * 2009-09-15 2011-08-16 앰코 테크놀로지 코리아 주식회사 전자파 차폐수단을 갖는 반도체 패키지
KR101099577B1 (ko) * 2009-09-18 2011-12-28 앰코 테크놀로지 코리아 주식회사 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
KR101101669B1 (ko) * 2009-12-01 2011-12-30 삼성전기주식회사 전자부품 제조장치 및 전자부품 제조방법
US8569869B2 (en) * 2010-03-23 2013-10-29 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8012799B1 (en) 2010-06-08 2011-09-06 Freescale Semiconductor, Inc. Method of assembling semiconductor device with heat spreader
CN102339763B (zh) * 2010-07-21 2016-01-27 飞思卡尔半导体公司 装配集成电路器件的方法
TWI491010B (zh) * 2011-03-23 2015-07-01 Universal Scient Ind Shanghai 微小化電磁干擾防護結構及其製作方法
TWI460843B (zh) * 2011-03-23 2014-11-11 Universal Scient Ind Shanghai 電磁屏蔽結構及其製作方法
WO2013029273A1 (en) * 2011-09-02 2013-03-07 Sandisk Semiconductor (Shanghai) Co., Ltd. Methods for forming color images on memory devices and memory devices formed thereby
KR101676815B1 (ko) * 2011-12-16 2016-11-17 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드 반도체 디바이스를 위한 emi 차폐 및 열 소산
US9947606B2 (en) * 2012-04-26 2018-04-17 Sandisk Information Technology (Shanghai) Co., Ltd. Semiconductor device including electromagnetic absorption and shielding
WO2013183671A1 (ja) * 2012-06-08 2013-12-12 日立化成株式会社 半導体装置の製造方法
US9159716B2 (en) * 2013-08-30 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked chip layout having overlapped active circuit blocks
JP6254509B2 (ja) * 2014-11-07 2017-12-27 信越化学工業株式会社 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置
US9953929B2 (en) * 2016-03-18 2018-04-24 Intel Corporation Systems and methods for electromagnetic interference shielding

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275742A (ja) * 1993-03-22 1994-09-30 Toshiba Corp 樹脂封止型半導体装置
JP2007287937A (ja) * 2006-04-17 2007-11-01 Kyocera Chemical Corp 樹脂封止型半導体装置及びその製造方法
JP2010123839A (ja) * 2008-11-21 2010-06-03 Sharp Corp 半導体モジュール

Also Published As

Publication number Publication date
US20150118792A1 (en) 2015-04-30
WO2013183671A1 (ja) 2013-12-12
KR20170016026A (ko) 2017-02-10
TW201405757A (zh) 2014-02-01
CN110620052A (zh) 2019-12-27
JP6361709B2 (ja) 2018-07-25
JP2016201573A (ja) 2016-12-01
CN104520978A (zh) 2015-04-15
KR20150022990A (ko) 2015-03-04
US10629457B2 (en) 2020-04-21
KR101944200B1 (ko) 2019-01-30
TWI594391B (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
JP6361709B2 (ja) 半導体装置の製造方法
US9899239B2 (en) Carrier ultra thin substrate
JP2017143210A (ja) 電子部品封止体の製造方法、電子装置の製造方法
JP2011151372A (ja) 電子部品モジュールの製造方法及び電子部品モジュール
KR20190014865A (ko) 반도체 패키지의 제조방법
US9669567B2 (en) Manufacturing method of molded article
JP2018049938A (ja) 半導体装置
CN108140570A (zh) 保护带和半导体装置的制造方法
JP5710098B2 (ja) 半導体装置の製造方法
JP2013021337A (ja) 半導体装置の製造方法
TW201722732A (zh) 保護帶、及使用有其之半導體裝置之製造方法
TW201310722A (zh) 發光二極體裝置之製造方法
JP6711423B2 (ja) 電磁波シールド用フィルム
JP5691573B2 (ja) モジュール部品の製造方法
JP2006318999A (ja) 半導体装置製造用接着フィルム
JP5720748B2 (ja) 半導体チップの製造方法
KR101883912B1 (ko) 반도체 칩의 제조 방법
JP2019087638A (ja) 電子装置の製造方法
KR101511362B1 (ko) 연성회로기판용 플레이트 조립체의 제조방법 및 연성회로기판용 플레이트 조립체
JP2019029550A (ja) 電子部品封止体の製造方法、電子装置の製造方法
JP2019029549A (ja) フィルムセット
JP2019102498A (ja) 電子部品封止体の製造方法、電子装置の製造方法
JP2019087639A (ja) 電子装置の製造方法
TWI591707B (zh) 薄型化晶片之封裝結構及其製造方法
JP2009260218A (ja) 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160524