JP5720748B2 - 半導体チップの製造方法 - Google Patents

半導体チップの製造方法 Download PDF

Info

Publication number
JP5720748B2
JP5720748B2 JP2013193911A JP2013193911A JP5720748B2 JP 5720748 B2 JP5720748 B2 JP 5720748B2 JP 2013193911 A JP2013193911 A JP 2013193911A JP 2013193911 A JP2013193911 A JP 2013193911A JP 5720748 B2 JP5720748 B2 JP 5720748B2
Authority
JP
Japan
Prior art keywords
adhesive layer
semiconductor chip
manufacturing
base film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013193911A
Other languages
English (en)
Other versions
JP2013251584A (ja
Inventor
太一 小山
太一 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to JP2013193911A priority Critical patent/JP5720748B2/ja
Publication of JP2013251584A publication Critical patent/JP2013251584A/ja
Application granted granted Critical
Publication of JP5720748B2 publication Critical patent/JP5720748B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、バンプ形成面に接着層が形成された、フリップチップ実装に適した半導体チップの製造方法に関する。
従来、フリップチップ実装に適した半導体チップとして、半導体素子のペリフェラル配置のバンプで囲まれた領域(接着層形成領域)に接着層が形成された接着層付き半導体チップが提案されている(特許文献1)。この半導体チップは、次のように製造されている。
(1)セパレータ上に感光性接着層を成膜する。
(2)セパレータ上に形成された感光性接着層を、半導体ウエハに形成された個々の半導体素子のペリフェラル配置のバンプで囲まれた領域(接着層形成領域)の数、形状に対応するように、フォトリソグラフィ法によりパターニングし、これにより、セパレータ上に複数の接着層を離隔的に配置した接着層転写シートを得る。
(3)次に、この接着層転写シートの離隔的に配置された接着層を、半導体ウエハに形成された個々の半導体素子のペリフェラル配置のバンプで囲まれた領域(接着層形成領域)に転写する。
(4)接着層が転写された半導体ウエハを、ダイシングラインに沿ってダイシングする。これにより、ペリフェラル配置のバンプで囲まれた領域(接着層形成領域)に接着層が形成された半導体チップが得られる。
このような製造方法によれば、接着層が半導体ウエハに形成された個々の半導体素子のペリフェラル配置のバンプで囲まれた領域(接着層形成領域)だけに形成されるので、半導体ウエハ上のアライメントマークの視認性の低下を防止できることが期待される。また、半導体チップをマザーボードに実装する際に、接着層からバンプを頭出しさせる必要がないため、バンプの破損を防止できることが期待される。
特開2002−319647号公報
しかしながら、接着層付きの半導体チップを製造する特許文献1の製造方法においては、セパレータに複数の接着層を離隔的に配置するためのパターニングに高コストのフォトリソグラフィ法を利用するために、接着層付きの半導体チップの製造コストを低減させることが困難になるという問題があった。また、フォトリソグラフィ法によるパターニングは、枚葉式で行わなければならず、製造効率の観点から、ロールツーロールでパターニングを可能とすることが求められていた。
本発明の目的は、以上の従来の技術の問題点を解決することであり、接着層付きの半導体チップを製造するために使用する接着層転写シートを、フォトリソグラフィ法を使用することがなく、しかもロールツーロールで作成できるようにした上で、接着層付きの半導体チップを製造できるようにすることを目的とする。
本発明者は、キャリアフィルム上に、半導体ウエハの個々の半導体素子のペリフェラル配置のバンプに囲まれた領域に対応するように、フォトリソグラフィ法を利用することなくハーフカット処理により離隔的に接着層を配置して得た接着層転写シートを使用し、当該接着層を半導体ウエハに転写することにより、上述の目的を達成できることを見出し、本発明を完成させるに至った。
即ち、本発明は、ペリフェラル配置のバンプに囲まれた領域に接着層が形成された半導体チップの製造方法であって、
(A)ベースフィルムとカバーフィルムとの間に接着層が挟持された積層体に対し、ベースフィルム側からハーフカット処理を行う工程;
(B)半導体ウエハに形成された半導体素子のペリフェラル配置のバンプで囲まれていない領域に対応する接着層とベースフィルムとをカバーフィルム上から除去する工程;
(C)積層体のベースフィルム側表面にキャリアフィルムを貼り合わせ、それにより接着層転写シートを作成する工程;
(D)接着層転写シートに貼り合わされたカバーフィルムを除去し、露出した接着層を、半導体ウエハに形成された半導体素子のペリフェラル配置のバンプで囲まれた領域に転写する工程; 及び
(E)接着層が転写された半導体ウエハを、ダイシングラインに沿ってダイシングして半導体チップを得る工程
を有することを特徴とする製造方法を提供する。
また、本発明は、ペリフェラル配置のバンプに囲まれた領域に接着層が形成された半導体チップの製造方法であって、
(a)キャリアフィルム上にベースフィルム、更に接着層が積層された積層体に対し、接着層側からハーフカット処理を行う工程;
(b)半導体ウエハに形成された半導体素子のペリフェラル配置のバンプで囲まれていない領域に対応する接着層とベースフィルムとをキャリアフィルム上から除去し、それにより接着層転写シートを作成する工程;
(c)接着層転写シートの接着層を、半導体ウエハに形成された半導体素子のペリフェラル配置のバンプで囲まれた領域に転写する工程; 及び
(d)接着層が転写された半導体ウエハを、ダイシングラインに沿ってダイシングして半導体チップを得る工程
を有することを特徴とする製造方法を提供する。
更に、本発明は、半導体チップのバンプが、配線基板の電極に接着層により接合されてなる半導体装置の製造方法であって、
上述の本発明の半導体チップの製造方法で得た半導体チップの接着層上のベースフィルムを取り除いた後、当該半導体チップのバンプを配線基板の電極に位置合わせして仮圧着し、半導体チップ側からボンダーにより本圧着することにより半導体チップのバンプと配線基板の電極とを接合することを特徴とする製造方法を提供する。
加えて、本発明は、半導体ウエハに形成された半導体素子のペリフェラル配置のバンプに囲まれた領域に接着層を形成するための接着層転写シートであって、ベースフィルム及び接着層からなる複数の積層物が、キャリアフィルムとカバーフィルムとの間で、互いに離隔的に設けられており、積層物のベースフィルムがキャリアフィルム側に配置されていることを特徴とする接着層転写シートを提供する。
また、本発明は、半導体ウエハに形成された半導体素子のペリフェラル配置のバンプに囲まれた領域に接着層を形成するための接着層転写シートであって、ベースフィルム及び接着層からなる複数の積層物が、キャリアフィルム上に、互いに離隔的に設けられており、積層物のベースフィルムがキャリアフィルム側に配置されていることを特徴とする接着層転写シートを提供する。
本発明においては、キャリアフィルム上に、半導体ウエハの個々の半導体素子のペリフェラル配置のバンプに囲まれた領域に対応するようにハーフカット処理により離隔的に接着層を配置して得た接着層転写シートを使用し、当該接着層を半導体ウエハに転写する。このため、フォトリソグラフィ法を利用することなく、ロールツーロールで接着層付きの半導体チップを製造するために使用する接着層転写シートを作成した上で、接着層付きの半導体チップを製造できる。従って、半導体ウエハ上のアライメントマークの視認性の低下を防止でき、また、半導体チップを配線基板に実装する際に、接着層からバンプを頭出しさせる必要がないため、バンプの破損も防止できる。
図1は、本発明の半導体チップの製造方法で製造された半導体チップの断面図である。 図2Aは、本発明の半導体チップの製造方法の説明図である。 図2Bは、本発明の半導体チップの製造方法の説明図である。 図2Cは、本発明の半導体チップの製造方法の説明図である。 図2Dは、本発明の半導体チップの製造方法の説明図である。 図2Eは、本発明の半導体チップの製造方法の説明図である。 図3は、半導体ウエハの部分上面図である。 図4Aは、本発明の半導体チップの製造方法の説明図である。 図4Bは、本発明の半導体チップの製造方法の説明図である。 図5Aは、本発明の半導体装置の製造方法の説明図である。 図5Bは、本発明の半導体装置の製造方法の説明図である。
以下、図面を参照しながら、図1に示す半導体チップ100の製造方法を工程毎に説明する。なお、この半導体チップ100は、ペリフェラル配置のバンプ33に囲まれた領域34に接着層12bと、必要に応じて更にベースフィルム10bとが積層された構造を有するものである。
<半導体チップの製造方法の第1の態様>
(工程(A))
まず、図2Aに示すように、ベースフィルム10とカバーフィルム11との間に接着層12が挟持された積層体13に対し、ベースフィルム10側から、トムソン刃を備えたプレスハーフカッターやピナクル刃を備えたロールハーフカッター等の公知のハーフカッターを用いてハーフカット処理を行い、カバーフィルム11に達するハーフカットライン14を形成する。
ベースフィルム10やカバーフィルム11としては、剥離処理されたポリエチレンテレフタレートフィルム等を使用することができる。
接着層12としては、絶縁性接着剤から形成された絶縁性接着層や、絶縁性接着剤に導電性粒子が分散した異方性導電接着剤から形成された異方導電性接着層を適用することができる。
絶縁性接着剤としては、ペースト状或いはフィルム状の熱硬化型エポキシ系接着剤を使用することができる。そのような熱硬化型エポキシ系接着剤は、膜形成樹脂、エポキシ樹脂(硬化成分)、硬化剤、シランカップリング剤等から構成することができる。また、更に、導電粒子を配合することにより、接着層12に異方導電性を付与することができる。これらの構成成分は、接着層に求める特性等に応じて公知のものから適宜選択して使用することができる。
膜形成樹脂としては、フェノキシ樹脂、エポキシ樹脂、不飽和ポリエステル樹脂、飽和ポリエステル樹脂、ウレタン樹脂、ブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリオレフィン樹脂等を挙げることができ、これらの2種以上を併用することができる。これらの中でも、成膜性、加工性、接続信頼性の観点から、フェノキシ樹脂を好ましく使用することができる。
エポキシ樹脂としては、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ノボラック型エポキシ樹脂、それらの変性エポキシ樹脂、脂環式エポキシ樹脂などを挙げることができ、これらの2種以上を併用することができる。エポキシ樹脂は液状または固形であってよい。
硬化剤としては、ポリアミン、イミダゾール等のアニオン系硬化剤やスルホニウム塩などのカチオン系硬化剤、フェノール系硬化剤等の潜在性硬化剤を挙げることができる。
シランカップリング剤としては、エポキシ系シランカップリング剤、アクリル系シランカップリング剤等を挙げることができる。これらのシランカップリング剤は、主としてアルコキシシラン誘導体である。
導電粒子としては、異方性導電接着剤に従来用いられているものの中から適宜選択して使用することができる。例えばニッケル、コバルト、銀、銅、金、パラジウムなどの金属粒子、金属被覆樹脂粒子などが挙げることができ、これらの2種以上を併用することができる。
熱硬化型エポキシ系接着剤には、必要に応じて充填剤、軟化剤、促進剤、老化防止剤、着色剤(顔料、染料)、有機溶剤、イオンキャッチャー剤などを配合することができる。
積層体13は、ベースフィルム10に、熱硬化型エポキシ系接着剤等の接着層形成用組成物を常法により塗布し乾燥して接着層12を形成した後、更にカバーフィルム11を積層することにより作成することができる。
(工程(B))
半導体ウエハに形成された半導体素子のペリフェラル配置のバンプで囲まれていない領域に対応する接着層12aとベースフィルム10aとをカバーフィルム11上から除去する。除去は常法に従って行うことができる。これにより、カバーフィルム11上に、ベースフィルム10bと接着層12bとからなる複数の積層物16が保持されることになる。
なお、図3に半導体ウエハを示す。半導体ウエハ30には、半導体チップとなる複数の半導体素子31が作り込まれており、最終的にダイシングライン32でダイシングされ個々の半導体チップに分割される。ここで、半導体素子31のバンプ33はペリフェラル配置となっており、ペリフェラル配置のバンプ33で囲まれた領域34(図中斜線部分)に接着層が転写される。従って、半導体ウエハ30に形成された半導体素子31のペリフェラル配置のバンプ33で囲まれていない領域とは、領域34以外の領域を示す。
(工程(C))
次に、積層体13のベースフィルム10側表面に、粘着層が形成されたポリエチレンフィルム等のキャリアフィルム15を貼り合わせ、それにより接着層転写シート17を作成する。この接着層転写シート17は、半導体ウエハに形成された半導体素子のペリフェラル配置のバンプに囲まれた領域(図3、34)に接着層を形成するためのものであり、具体的には、図2Cに示されているように、ベースフィルム10b及び接着層12bからなる複数の積層物16が、キャリアフィルム15上に、互いに離隔的に設けられ、積層物16のベースフィルム10bがキャリアフィルム15側に配置され、反対側にカバーフィルム11が積層された構造を有する。ここで、“離隔的に設け”とは、図3の半導体ウエハ30に形成された半導体素子31のペリフェラル配置のバンプ33に囲まれた領域34に対応して設けることを意味する。
このような接着層転写シート17も本発明の一つの態様であり、詳しくは後述する。
なお、図3において、半導体素子31のペリフェラル配置のバンプ33に囲まれた領域34の面積は、小さすぎるとバンプまで十分に接着層が広がらなくなり接着力が低下し、接続信頼性にも不具合が生じることとなり、大きすぎるとバンプの外側まで接着層が広がり、不要な接着層が存在することになり、コスト的な観点を含めて好ましくない。半導体素子31(半導体チップ100(図1))のバンプ側表面積の好ましくは50〜90%、より好ましくは70〜80%となるように設定する。
(工程(D))
次に、図2Dに示すように、接着層転写シート17に貼り合わされたカバーフィルム11を除去する。露出した接着層12bを、半導体ウエハ30に形成された半導体素子31のペリフェラル配置のバンプ33で囲まれた領域34に常法により必要に応じて加熱しながら押圧して転写し、キャリアフィルム15を取り去る。これにより、図2Eに示すように、半導体ウエハ30に形成された半導体素子31のペリフェラル配置のバンプ33で囲まれている領域34に接着層12bが、ベースフィルム10bともども転写される。
(工程(E))
次に、図2Eに示すように、接着層12bが転写された半導体ウエハ30を、ダイシングライン32に沿って常法によりダイシングし、図1に示すように分割された半導体チップ100が得られる。
以上説明した半導体チップの製造方法の第1態様では、接着層転写シート17を作成する際にカバーフィルムを使用したが、そのようなカバーフィルムを使用しない態様を以下に説明する。
<半導体チップの製造方法の第2の態様>
(工程(a))
図4Aに示すように、キャリアフィルム15上にベースフィルム10、更に接着層12が積層された積層体18に対し、接着層12側からハーフカット処理を行い、キャリアフィルム15に達するハーフカットライン14を形成する。
積層体18は、ベースフィルム10に、熱硬化型エポキシ系接着剤などの接着層形成用組成物を常法により塗布し乾燥して接着層12を形成した後、ベースフィルム10側に更にキャリアフィルム15を積層することにより作成することができる。
(工程(b))
図3に示すような半導体ウエハ30に形成された半導体素子31のペリフェラル配置のバンプ33で囲まれていない領域に対応する接着層12aとベースフィルム10aとをキャリアフィルム15上から除去する。除去は常法に従って行うことができる。これにより図4Bの接着層転写シート19が得られる。この接着層転写シート19においては、キャリアフィルム15上に、ベースフィルム10bと接着層12bとからなる複数の積層物16が保持されることになる。
このような接着層転写シート19も本発明の一つの態様であるが、接着層転写シート17と共に後述する。
(工程(c))
次に、本発明の半導体チップの製造方法の第1の態様における工程(D)を繰り返すことにより、図2Eに示すように、半導体ウエハ30に形成された半導体素子31のペリフェラル配置のバンプ33で囲まれている領域34に接着層12bが、ベースフィルム10bともども転写される。
(工程(d))
次に、本発明の半導体チップの製造方法の第1の態様における工程(E)を繰り返すことにより、図1に示すように分割された半導体チップ100が得られる。
<半導体装置の製造方法>
次に、本発明は半導体チップの製造方法により得られた半導体チップを使用する半導体装置の製造方法について説明する。この製造方法は、半導体チップの製造方法の工程に引き続いて実施することができる。従って、本発明の半導体装置の製造方法は、本発明の半導体チップの製造方法の発明の構成を必須の構成として有する発明として位置づけることができる。
即ち、図5Aに示すように、得られた図1の半導体チップ100の接着層12b上のベースフィルム10bを取り除いた後、当該半導体チップ100のバンプ33を、ガラス配線基板やフレキシブル配線基板、ガラスエポキシ配線基板などの公知の配線基板50の銅などの電極51に位置合わせして仮圧着し、半導体チップ100側から公知のボンダー52により本圧着することにより半導体チップ100のバンプ33と配線基板50の電極51とを接合することにより半導体装置200を得ることができる(図5B)。なお、本圧着の際に使用するボンダーとして、押圧面が弾性体から構成されている弾性ボンダー(例えば、特開2005−32952号公報、同2006−24554号公報のそれぞれの請求項1参照)を使用することにより、バンプ性状の配線高さの誤差によらず半導体チップを配線基板に実装することが容易となる。また、複数の半導体チップを配線基板に一括実装することも容易となる。
なお、接着層12bとして絶縁性接着層を適用した場合には、バンプ33と電極51との間からそれらが接触して導通が可能となる程度まで接着層を排除して導通を確保する。他方、接着層12bとして異方導電性接着層を適用した場合には、バンプ33と電極51との間に導電粒子を介して異方性導電接続が可能となる。
<接着層転写シートその1>
図2Cの本発明の接着層転写シート17は、ベースフィルム10b及び接着層12bからなる複数の積層物16が、キャリアフィルム15上に、互いに離隔的に設けられ、積層物16のベースフィルム10bがキャリアフィルム15側に配置され、反対側にカバーフィルム11が積層された構造を有する。材料並びに作成方法については既に説明したとおりである。
この接着層転写シート17において、接着層12bとベースフィルム10bとの間の剥離力をa[N/5cm]とし、キャリアフィルム15とベースフィルム10bの間の剥離力をb[N/5cm]とし、接着層12bとカバーフィルム11との間の剥離力をc[N/5cm]としたとき、a>b>cの関係が満たされていることが好ましい。これは、最初に剥離除去するものがカバーフィルムであり、次に剥離除去するものがキャリアフィルムだからである。従って、bは好ましくは0.3a〜0.7a、より好ましくは0.4a〜0.6aであり、cは好ましくは0.1a〜0.3a、より好ましくは0.1〜0.2aという剥離力であることが好ましい。剥離力の調整は、材料の配合や表面改質処理等により行うことができる。
剥離力の測定は、JIS Z0237に準拠して行うことができる。
このような接着層転写シート17における接着層12bの厚さは、圧着時に接着層が半導体チップのバンプまで拡がるような容積を確保するために、半導体素子(半導体チップ)(図3の31)のバンプ(図3の33)高さよりも高いことが好ましい。好ましくは、バンプ高さの1.1〜2.0倍、より好ましくは1.4〜1.6倍である。
なお、接着層12bのガラス転移温度に関し、室温より低い場合には粘着性が高まるため、半導体ウエハへの転写を加熱なしもしくは弱加熱で容易に行うことができる傾向があり、しかもベースフィルムとの密着性も良好なためダイシングや搬送時の破損を防止することができる傾向があるが、他方、フィルム加工性(ハーフカット加工)が低下する傾向がある。従って、接着層12bの材料としては、転写の際に加熱処理することを踏まえて、ガラス転移温度が好ましくは0〜60℃、より好ましくは20〜40℃のものを使用する。
また、接着層12bは、単層であってもよいが、第1接着層に第2接着層が積層された積層構造にしてもよい。この場合、ベースフィルム側に配置する第1接着層の軟化点を第2接着層の軟化点よりも低く、好ましくは室温以下とすることが好ましい。これにより、比較的高いガラス転移温度の第2接着層により、良好なフィルム加工性を担保することができ、しかも半導体チップの配線基板への良好な仮圧着を実現することができる。更に、第1接着層、第2接着層及び第3接着層の3層構造としてもよい。この場合、第3接着層は第1接着層と同じ構成とすることが好ましい。これにより、ベースフィルムとの密着性も高めることができ、ダイシングや搬送時の破損をより防止することができる。
<接着層転写シートその2>
図4Bの本発明の接着層転写シート19は、ベースフィルム10b及び接着層12bからなる複数の積層物16が、キャリアフィルム15上に、互いに離隔的に設けられ、積層物16のベースフィルム10bがキャリアフィルム15側に配置された構造を有する。材料並びに作成方法については既に説明したとおりである。
この接着層転写シート19において、接着層12bとベースフィルム10bとの間の剥離力をa′[N/5cm]とし、キャリアフィルム15とベースフィルム10bの間の剥離力をb′[N/5cm]としたとき、a′>b′の関係が満たされていることが好ましい。これは、先に剥離除去するものがキャリアフィルムだからである。従って、b′は好ましくは0.3a′〜0.7a′、より好ましくは0.4a′〜0.6a′という剥離力である。
また、このような接着層転写シート19における接着層12bの厚さは、先に説明した接着層転写シート17の場合と同じである。
以上説明した接着層転写シート19における接着層のガラス転移点に関し、接着層転写シート17の場合と同様に、室温より低い場合には粘着性が高まるため、半導体ウエハへの転写を加熱なしもしくは弱加熱で容易に行うことができる傾向があり、しかもベースフィルムとの密着性も良好なためダイシングや搬送時の破損を防止することができる傾向があるが、他方、フィルム加工性(ハーフカット加工)が低下する傾向がある。従って、接着層12bの材料としては、転写の際に加熱処理することを踏まえて、ガラス転移温度が好ましくは0〜60℃、より好ましくは20〜40℃のものを使用する。
なお、接着層12bを多層化する場合には、カバーシートが存在しないため、キャリアフィルム15の背面に離型処理を施した(離型層を設ける)という構成にすることが好ましい。
本発明によれば、キャリアフィルム上に、半導体ウエハの個々の半導体素子のペリフェラル配置のバンプに囲まれた領域に対応するようにハーフカット処理により離隔的に接着層を配置して得た接着層転写シートを使用し、当該接着層を半導体ウエハに転写する。このため、フォトリソグラフィ法を利用することなく、接着層付きの半導体チップを製造するために使用する接着層転写シートを作成することができるので、接着層付きの半導体チップの製造に有用である。
10、10a、10b ベースフィルム
11 カバーフィルム
12、12a、12b 接着層
13、18 積層体
14 ハーフカットライン
15 キャリアフィルム
16 積層物
17、19 接着層転写シート
30 半導体ウエハ
31 半導体素子
32 ダイシングライン
33 ペリフェラル配置のバンプ
34 半導体ウエハに形成された半導体素子のペリフェラル配置のバンプに囲まれた領域
50 配線基板
51 電極
52 ボンダー
100 半導体チップ
200 半導体装置

Claims (8)

  1. ペリフェラル配置のバンプに囲まれた領域に接着層が形成された半導体チップの製造方法であって、
    (a)キャリアフィルム上にベースフィルム、更に接着層が積層された積層体に対し、接着層側からハーフカット処理を行う工程;
    (b)半導体ウエハに形成された半導体素子のペリフェラル配置のバンプで囲まれていない領域に対応する接着層とベースフィルムとをキャリアフィルム上から除去し、それにより接着層転写シートを作成する工程;
    (c)接着層転写シートの接着層を、半導体ウエハに形成された半導体素子のペリフェラル配置のバンプで囲まれた領域に転写する工程; 及び
    (d)接着層が転写された半導体ウエハを、ダイシングラインに沿ってダイシングして半導体チップを得る工程
    を有し、
    転写条件下での接着層とベースフィルムとの間の剥離力をa[N/5cm]とし、キャリアフィルムとベースフィルムとの間の剥離力をb[N/5cm]としたときに、b=0.3a〜0.7aの関係が満たされている
    ことを特徴とする製造方法。
  2. 接着層の厚さが、半導体チップのバンプ高さよりも大である請求項1記載の製造方法。
  3. 半導体チップのペリフェラル配置のバンプに囲まれた領域の面積が、半導体チップのバンプ側表面積の50〜80%である請求項1又は2に記載の製造方法。
  4. 接着層が、第1接着層に第2接着層が積層された積層構造を有しており、ベースフィルム側に配置された第1接着層の軟化点が第2接着層の軟化点よりも低い請求項1〜のいずれかに記載の製造方法。
  5. 該接着層が、絶縁性接着剤または異方性導電接着剤から構成される請求項1〜のいずれかに記載の製造方法
  6. 半導体チップのバンプが、配線基板の電極に接着層により接合されてなる半導体装置の製造方法であって、
    請求項1〜のいずれかに記載の半導体チップの製造方法で得た半導体チップの接着層上のベースフィルムを取り除いた後、当該半導体チップのバンプを配線基板の電極に位置合わせして仮圧着し、半導体チップ側からボンダーにより本圧着することにより半導体チップのバンプと配線基板の電極とを接合することを特徴とする製造方法。
  7. 本圧着の際に使用するボンダーが、押圧面が弾性体から構成されている弾性ボンダーである請求項記載の製造方法。
  8. 半導体ウエハに形成された半導体素子のペリフェラル配置のバンプに囲まれた領域に接着層を形成するための接着層転写シートであって、ベースフィルム及び接着層からなる複数の積層物が、キャリアフィルム上に、互いに離隔的に設けられており、積層物のベースフィルムがキャリアフィルム側に配置されており、
    転写条件下での接着層とベースフィルムとの間の剥離力をa′[N/5cm]とし、キャリアフィルムとベースフィルムとの間の剥離力をb′[N/5cm]としたときに、b′=0.3a′〜0.7a′の関係が満たされていることを特徴とする接着層転写シート。
JP2013193911A 2013-09-19 2013-09-19 半導体チップの製造方法 Active JP5720748B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013193911A JP5720748B2 (ja) 2013-09-19 2013-09-19 半導体チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013193911A JP5720748B2 (ja) 2013-09-19 2013-09-19 半導体チップの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010100339A Division JP5423563B2 (ja) 2010-04-23 2010-04-23 半導体チップの製造方法

Publications (2)

Publication Number Publication Date
JP2013251584A JP2013251584A (ja) 2013-12-12
JP5720748B2 true JP5720748B2 (ja) 2015-05-20

Family

ID=49849913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013193911A Active JP5720748B2 (ja) 2013-09-19 2013-09-19 半導体チップの製造方法

Country Status (1)

Country Link
JP (1) JP5720748B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110587713A (zh) * 2018-06-13 2019-12-20 南昌欧菲显示科技有限公司 保护膜检测方法、保护膜切割方法以及保护膜切割刀模
US11063026B2 (en) 2019-03-29 2021-07-13 Samsung Electronics Co., Ltd. Display module and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4757398B2 (ja) * 2001-04-24 2011-08-24 Okiセミコンダクタ株式会社 半導体装置の製造方法
JP4666887B2 (ja) * 2003-03-03 2011-04-06 日立化成工業株式会社 接着シート及び接着剤つき半導体チップの製造方法
JP4597910B2 (ja) * 2005-06-03 2010-12-15 エルエス ケーブル リミテッド 半導体用ダイシングダイ接着フィルム
JP4830740B2 (ja) * 2005-11-16 2011-12-07 株式会社デンソー 半導体チップの製造方法
JP2007294575A (ja) * 2006-04-24 2007-11-08 Seiko Epson Corp 半導体装置の製造方法
JP4983181B2 (ja) * 2006-09-26 2012-07-25 富士通株式会社 半導体装置の製造方法
JP5022756B2 (ja) * 2007-04-03 2012-09-12 オンセミコンダクター・トレーディング・リミテッド 半導体チップの実装方法
JP5224111B2 (ja) * 2008-08-29 2013-07-03 日立化成株式会社 半導体ウェハ加工用接着フィルム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110587713A (zh) * 2018-06-13 2019-12-20 南昌欧菲显示科技有限公司 保护膜检测方法、保护膜切割方法以及保护膜切割刀模
US11063026B2 (en) 2019-03-29 2021-07-13 Samsung Electronics Co., Ltd. Display module and method of manufacturing the same

Also Published As

Publication number Publication date
JP2013251584A (ja) 2013-12-12

Similar Documents

Publication Publication Date Title
JP6361709B2 (ja) 半導体装置の製造方法
JP5152499B2 (ja) 電気装置及びその接続方法
KR101287782B1 (ko) 전자 부품의 제조 방법, 전자 부품 및 도전성 필름
JP2009260230A (ja) 半導体装置の製造方法
JP5720748B2 (ja) 半導体チップの製造方法
JP2013149660A (ja) 半導体装置の製造方法
KR20180089886A (ko) 반도체 칩의 제조 방법
JP2004055770A (ja) 半導体装置の製造方法および半導体装置
JP2016178101A (ja) 配線基板積層体、これを用いた半導体装置及び半導体装置の製造方法
JP2013171916A (ja) 半導体装置の製造方法
JP2018101685A (ja) 半導体装置及びその製造方法
JP2013030808A (ja) 配線基板製造用の仮基板及びその製造方法
JP2007294575A (ja) 半導体装置の製造方法
JP2012204589A (ja) 半導体デバイスウエーハの接合方法
KR20110001155A (ko) 반도체 패키지의 제조방법
WO2018220868A1 (ja) 半導体装置および半導体装置の製造方法
JP5459099B2 (ja) 半導体装置の製造方法
US20160211243A1 (en) Laminated chip and laminated chip manufacturing method
JP6515243B2 (ja) 半導体装置の製造方法
JP2014146639A (ja) 接着剤層付き配線基板の製造方法
JP2014183087A (ja) 積層型配線板
US9466553B2 (en) Package structure and method for manufacturing package structure
TW201005898A (en) Window-type semiconductor stacked structure and the forming method thereof
JP2016082018A (ja) 半導体装置の製造方法、半導体素子積層体付ウェハ、半導体素子積層体及び半導体装置
JP2013222901A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150309

R150 Certificate of patent or registration of utility model

Ref document number: 5720748

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250