CN106206336A - 电路元件的封装方法及其制品 - Google Patents
电路元件的封装方法及其制品 Download PDFInfo
- Publication number
- CN106206336A CN106206336A CN201510253050.5A CN201510253050A CN106206336A CN 106206336 A CN106206336 A CN 106206336A CN 201510253050 A CN201510253050 A CN 201510253050A CN 106206336 A CN106206336 A CN 106206336A
- Authority
- CN
- China
- Prior art keywords
- chip
- copper
- component
- insulating barrier
- copper billet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004806 packaging method and process Methods 0.000 title abstract description 6
- 229910052802 copper Inorganic materials 0.000 claims abstract description 78
- 239000010949 copper Substances 0.000 claims abstract description 78
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 61
- 238000007789 sealing Methods 0.000 claims abstract description 4
- 230000004888 barrier function Effects 0.000 claims description 34
- 238000012856 packing Methods 0.000 claims description 22
- 150000001879 copper Chemical class 0.000 claims description 17
- 239000011241 protective layer Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 230000009286 beneficial effect Effects 0.000 claims description 6
- 239000003292 glue Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 claims description 6
- 238000003466 welding Methods 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 1
- 238000001459 lithography Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- 239000000853 adhesive Substances 0.000 abstract 1
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007596 consolidation process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000004064 recycling Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
一种电路元件的封装方法，步骤包含：在一铜板的一第一板面上形成多个两两一组的凸块；将多个芯片分别对应两两一组的凸块设置，使每一芯片以导电胶与对应的凸块结合固定且两电极分别与对应的凸块电连接；在该铜板的第一板面形成覆盖并密封所述凸块及芯片的绝缘层；由该铜板相反于该第一板面的一第二板面移除该铜板的至少一部分，以形成多个分别包含所述凸块并凸出该绝缘层的铜块；及以每一芯片为单位切割该绝缘层，制成多个电路元件。通过该电路元件的封装方法，可以提高金属板材的利用率且可提高单位面积电路元件的数量。
Description
技术领域
本发明涉及一种封装方法，特别是涉及一种电路元件的封装方法及其制品。
背景技术
现有的离散式电路元件，例如二极管、晶体管、闸流体等，随着半导体制程技术的进步，电路元件的功率越趋增加，使得运作时产生的热能大幅增加。若散热效能不佳，蓄积的热能会使电路元件的温度升高，而影响电路元件的运作，甚至毁损电路元件而降低使用寿命。
一般离散式电路元件的主要组成为一芯片，芯片必须封装以防御辐射、水气、氧气，以及外力破坏。芯片封装后形成的封装体需有露出于外表面的导电接脚以能与外部电路连接。不同的封装方法会产生不同的封装体结构，而封装体结构会影响芯片的散热效能。如何以新的封装方法形成能够提高芯片散热效能的电路元件(封装体)，仍是需要解决的课题。
发明内容
因此，本发明的一目的在于提供一种具有较佳散热效能的电路元件的封装方法。
本发明的另一目的，在提供一种具有较佳散热效能的电路元件。
本发明的电路元件的封装方法，步骤包含：
在一铜板的一第一板面上形成多个两两一组的凸块；
将多个芯片分别对应两两一组的凸块设置，使每一芯片以导电胶与对应的凸块结合固定且两电极分别与对应的凸块电连接；
在该铜板的第一板面形成覆盖并密封所述凸块及芯片的绝缘层；
由该铜板相反于该第一板面的一第二板面移除该铜板的至少一部分，以形成多个分别包含所述凸块并露出该绝缘层的铜块；及以每一芯片为单位切割该绝缘层，制成多个电路元件。
本发明所述电路元件的封装方法，其中，设置所述芯片时，先在所述凸块涂布导电胶后再将所述芯片对应导电胶设置。
本发明所述电路元件的封装方法，步骤还包含在露出该绝缘层的铜块表面形成一用以避免铜氧化且利于焊接的保护层。
本发明所述电路元件的封装方法，其中，形成所述铜块的步骤中，先减薄该铜板至一定厚度，再利用微影蚀刻技术对应所述凸块位置形成所述铜块凸出该绝缘层的部分。
本发明所述电路元件的封装方法，其中，形成所述铜块的步骤是将该铜板蚀刻移除，使所述铜块露出于该绝缘层的部分与该绝缘层表面齐平。
本发明的电路元件，包含：一对端子、一芯片及一绝缘层。所述端子彼此相间隔设置且分别包括一铜块，该铜块具有位于相反两侧的一第一表面及一第二表面。该芯片具有两电极且分别以导电胶与所述铜块的第一表面结合固定并形成电连接。该绝缘层包覆该芯片及所述铜块的一部分，其中所述端子的铜块的第一表面埋设在该绝缘层内且包含该第二表面的一部分露出该绝缘层。
本发明所述电路元件，其中，每一端子还包括一保护层，该保护层被覆于该铜块露出该绝缘层的表面，用以避免铜氧化且利于焊接。
本发明所述电路元件，其中，该芯片为二极管芯片。
本发明所述电路元件，其中，该芯片为晶体管芯片。
本发明的功效在于：本发明的封装方法相较于现有以冲压形成导线架的封装方式，可以提高金属板材的利用率且可提高单位面积电路元件的数量。再者，制成的电路元件，借由端子为铜块直接连接芯片，不仅能满足电性需求也能快速传导热能，加速芯片散热，以避免热能累积而影响芯片运作效能及使用寿命。
附图说明
本发明的其它的特征及功效，将于参照图式的实施例详细说明中清楚地呈现，图中所示构件仅用以示意说明，并未依实际比例绘制，其中：
图1是一流程示意图，说明本发明电路元件的封装方法的一实施例；
图2是一示意图，说明该实施例形成的凸块在平面的排列状态；
图3是一截面示意图，说明本发明电路元件的一实施例；及
图4是一流程示意图，说明本发明电路元件的封装方法部分步骤的另一实施方式。
具体实施方式
参阅图1、图2，本发明电路元件的封装方法的一实施例包含以下步骤：
取一适当厚度的铜板1，在铜板1的一第一板面11上形成多个两两一组的凸块12。所述凸块12可利用表面蚀刻或表面镀铜增厚等方式形成，凸块12的厚度约数十微米(μm)，可依照所封装的芯片3尺寸调整，面积较大的芯片3，凸块12的厚度可以较厚一些。在铜板1上，所述凸块12大致呈阵列排列(见图2)。
以印刷或点胶方式在每一凸块12涂布适量的导电胶2，适用的导电胶2包括主要含有金、锡、铅、银、铝、镍、铜、铟或其等的组合的导电胶2。
将多个芯片3分别对应两两一组的凸块12设置，使每一芯片3以导电胶2与对应的凸块12结合固定且两电极分别与对应的凸块12电连接。在本实施例中是利用自动取置(pick and place)程序将芯片3依序设置于对应的凸块12上。芯片3具体可为二极管芯片3、晶体管芯片3等。
待导电胶2固化或干燥后，以流体状或粉末状的绝缘材料覆盖于铜板1的第一板面11并填充芯片3与凸块12之间的空隙，使绝缘材料固结后形成覆盖并密封凸块12及芯片3的绝缘层4。绝缘层4用以防御辐射、水气、氧气，以及外力破坏芯片3。适用的绝缘材料例如环氧树脂、聚亚酰胺等，或者一些在固结成形为绝缘层4时不会影响芯片3性质的硅化物、氧化物等。
形成绝缘层4后，由铜板1相反于第一板面11的一第二板面13移除该铜板1的至少一部分，以形成多个分别包含所述凸块12并露出绝缘层4的铜块5。详细而言，在本实施例，此步骤先减薄该铜板1至一定厚度，再利用微影蚀刻技术在第二板面13定义预定蚀刻的区域，也就是说，对应凸块12位置的区域为不蚀刻的区域，而剩下对应凸块12位置以外的区域为预定蚀刻的区域。将预定蚀刻的区域蚀刻至露出绝缘层4，即形成多个分开各自独立的铜块5，也就是对应所述凸块12位置形成所述铜块5凸出绝缘层4的部分，换句话说，每一铜块5是由凸块12及铜板1中连接于凸块12下方的部分一体形成。另一实施方式(见图4)，也可以是将该铜板1蚀刻移除，即留下原本凸块12的部分，使所述铜块5露出于绝缘层4的部分与该绝缘层4表面大致齐平。形成铜块5后，进一步地，在露出绝缘层4的铜块5表面形成一用以避免铜氧化且利于焊接的保护层6。保护层6可用化学镀的方法沉积于铜块5表面，厚度约3-5微米，材质可例如金、银、镍、锡等，可保护铜块5表面避免氧化，且可增加与低温焊接材料(例如焊锡)的附着性。
最后，以每一芯片3为单位切割绝缘层4，制成多个电路元件8(见图3)，每一电路元件8即为一封装体。
本实施例的封装方法相较于现有以冲压形成导线架的封装方式，可以提高金属板材的利用率，减少板材被移除废弃的部分，而且可提高单位面积电路元件8的数量，也就是说，本实施例中，同一片铜板1一起封装形成的电路元件8可排列较为密集。
参阅图3，本发明电路元件8的一实施例，包含：一对端子7、一芯片3及一绝缘层4。端子7彼此相间隔设置且分别包括一铜块5及一保护层6。铜块5具有位于相反两侧的一第一表面51及一第二表面52。芯片3具有两电极(未图示)且分别以导电胶2与所述铜块5的第一表面51结合固定并形成电连接。绝缘层4包覆芯片3及所述铜块5的一部分，其中所述铜块5第一表面51埋设在绝缘层4内且包含第二表面52的一部分露出绝缘层4。保护层6被覆于铜块5露出绝缘层4的表面，用以避免铜氧化且利于焊接。如前所述，保护层6可用与焊锡的附着性较佳的金属制成，有利于以表面黏着技术将电路元件8焊接于一电路板(未图示)，而且，端子7为铜块直接连接芯片3，由于铜具有良好的导电性及导热性，不仅能满足电性需求也能快速传导热能，加速芯片3散热，以避免热能累积而影响芯片3运作效能及使用寿命。
综上所述，本发明的封装方法相较于现有以冲压形成导线架的封装方式，可以提高金属板材的利用率且可提高单位面积电路元件8的数量。再者，制成的电路元件8借由端子7为铜块5直接连接芯片3，不仅能满足电性需求也能快速传导热能，加速芯片3散热，以避免热能累积而影响芯片3运作效能及使用寿命，故确实能达成本发明的目的。
以上所述者，仅为本发明的实施例而已，当不能以此限定本发明实施的范围，即凡依本发明权利要求书及说明书内容所作的简单的等效变化与修饰，皆仍属本发明的范围。
Claims (9)
1.一种电路元件的封装方法，其特征在于：步骤包含：
在一铜板的一第一板面上形成多个两两一组的凸块；
将多个芯片分别对应两两一组的凸块设置，使每一芯片以导电胶与对应的凸块结合固定且两电极分别与对应的凸块电连接；
在该铜板的第一板面形成覆盖并密封所述凸块及芯片的绝缘层；
由该铜板相反于该第一板面的一第二板面移除该铜板的至少一部分，以形成多个分别包含所述凸块并露出该绝缘层的铜块；及以每一芯片为单位切割该绝缘层，制成多个电路元件。
2.根据权利要求1所述电路元件的封装方法，其特征在于：设置所述芯片时，先在所述凸块涂布导电胶后再将所述芯片对应导电胶设置。
3.根据权利要求1所述电路元件的封装方法，其特征在于：步骤还包含在露出该绝缘层的铜块表面形成一用以避免铜氧化且利于焊接的保护层。
4.根据权利要求3所述电路元件的封装方法，其特征在于：形成所述铜块的步骤中，先减薄该铜板至一定厚度，再利用微影蚀刻技术对应所述凸块位置形成所述铜块凸出该绝缘层的部分。
5.根据权利要求3所述电路元件的封装方法，其特征在于：形成所述铜块的步骤是将该铜板蚀刻移除，使所述铜块露出于该绝缘层的部分与该绝缘层表面齐平。
6.一种电路元件，其特征在于：包含：
一对端子，彼此相间隔设置且分别包括一铜块，该铜块具有位于相反两侧的一第一表面及一第二表面；
一芯片，具有两电极且分别以导电胶与所述铜块的第一表面结合固定并形成电连接；及
一绝缘层，包覆该芯片及所述铜块的一部分，
其中所述端子的铜块的第一表面埋设在该绝缘层内且包含该第二表面的一部分露出该绝缘层。
7.根据权利要求6所述电路元件，其特征在于：每一端子还包括一保护层，该保护层被覆于该铜块露出该绝缘层的表面，用以避免铜氧化且利于焊接。
8.根据权利要求6所述电路元件，其特征在于：该芯片为二极管芯片。
9.根据权利要求6所述电路元件，其特征在于：该芯片为晶体管芯片。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103127791A TWI600096B (zh) | 2014-08-13 | 2014-08-13 | Circuit component packaging method and its products |
| TW103127791 | 2014-08-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106206336A true CN106206336A (zh) | 2016-12-07 |
Family
ID=55810138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510253050.5A Pending CN106206336A (zh) | 2014-08-13 | 2015-05-19 | 电路元件的封装方法及其制品 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106206336A (zh) |
| TW (1) | TWI600096B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101325191A (zh) * | 2007-06-13 | 2008-12-17 | 南茂科技股份有限公司 | 芯片上具有图案的四方扁平无引脚封装结构 |
| CN102130088A (zh) * | 2010-01-20 | 2011-07-20 | 矽品精密工业股份有限公司 | 半导体封装结构及其制法 |
| CN102339762A (zh) * | 2010-07-23 | 2012-02-01 | 矽品精密工业股份有限公司 | 无载具的半导体封装件及其制造方法 |
| CN102446775A (zh) * | 2010-10-13 | 2012-05-09 | 矽品精密工业股份有限公司 | 无载具的半导体封装件及其制造方法 |
| CN102842515A (zh) * | 2011-06-23 | 2012-12-26 | 飞思卡尔半导体公司 | 组装半导体器件的方法 |
| CN103094240A (zh) * | 2012-12-15 | 2013-05-08 | 华天科技（西安）有限公司 | 一种高密度蚀刻引线框架fcaaqfn封装件及其制作工艺 |
-
2014
- 2014-08-13 TW TW103127791A patent/TWI600096B/zh active
-
2015
- 2015-05-19 CN CN201510253050.5A patent/CN106206336A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101325191A (zh) * | 2007-06-13 | 2008-12-17 | 南茂科技股份有限公司 | 芯片上具有图案的四方扁平无引脚封装结构 |
| CN102130088A (zh) * | 2010-01-20 | 2011-07-20 | 矽品精密工业股份有限公司 | 半导体封装结构及其制法 |
| CN102339762A (zh) * | 2010-07-23 | 2012-02-01 | 矽品精密工业股份有限公司 | 无载具的半导体封装件及其制造方法 |
| CN102446775A (zh) * | 2010-10-13 | 2012-05-09 | 矽品精密工业股份有限公司 | 无载具的半导体封装件及其制造方法 |
| CN102842515A (zh) * | 2011-06-23 | 2012-12-26 | 飞思卡尔半导体公司 | 组装半导体器件的方法 |
| CN103094240A (zh) * | 2012-12-15 | 2013-05-08 | 华天科技（西安）有限公司 | 一种高密度蚀刻引线框架fcaaqfn封装件及其制作工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI600096B (zh) | 2017-09-21 |
| TW201606889A (zh) | 2016-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106449556B (zh) | 具有散热结构及电磁干扰屏蔽的半导体封装件 | |
| US8299600B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20160240471A1 (en) | EMBEDDED PACKAGING FOR DEVICES AND SYSTEMS COMPRISING LATERAL GaN POWER TRANSISTORS | |
| TW200913201A (en) | Dual side cooling integrated power device package and module and methods of manufacture | |
| JPH07321250A (ja) | 熱伝導体を備える玉格子アレー集積回路パッケージ | |
| TW201340261A (zh) | 半導體裝置及其製造方法 | |
| CN105990268B (zh) | 电子封装结构及其制法 | |
| US20140374926A1 (en) | Semiconductor device | |
| CN102315135B (zh) | 芯片封装及其制作工艺 | |
| TW201907532A (zh) | 半導體封裝結構及其製作方法 | |
| JPWO2007057954A1 (ja) | 半導体装置及びその製造方法 | |
| CN101419957B (zh) | 半导体器件及其制造方法 | |
| CN112885804A (zh) | 贴片式光伏旁路模块及其封装工艺 | |
| US8877555B2 (en) | Flip-chip semiconductor chip packing method | |
| CN109216214B (zh) | 半导体封装结构及其制作方法 | |
| JP7239342B2 (ja) | 電子装置及び電子装置の製造方法 | |
| CN110707056A (zh) | 封装组件及其制造方法、以及降压型变换器的封装组件 | |
| CN106206336A (zh) | 电路元件的封装方法及其制品 | |
| TW200807644A (en) | Cooling module against esd and electronic package, assembly, and system using the same | |
| US10236244B2 (en) | Semiconductor device and production method therefor | |
| TW201110250A (en) | Package substrate structure and method of forming same | |
| TWI509678B (zh) | 平面式半導體元件及其製作方法 | |
| US20120314377A1 (en) | Packaging structure embedded with electronic elements and method of fabricating the same | |
| CN217691153U (zh) | 芯片封装体以及电子装置 | |
| CN111192860A (zh) | 一种氮化镓器件及氮化镓器件的封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20161207 |