CN101325191A - 芯片上具有图案的四方扁平无引脚封装结构 - Google Patents

芯片上具有图案的四方扁平无引脚封装结构 Download PDF

Info

Publication number
CN101325191A
CN101325191A CNA2007101110475A CN200710111047A CN101325191A CN 101325191 A CN101325191 A CN 101325191A CN A2007101110475 A CNA2007101110475 A CN A2007101110475A CN 200710111047 A CN200710111047 A CN 200710111047A CN 101325191 A CN101325191 A CN 101325191A
Authority
CN
China
Prior art keywords
mentioned
chip
metal
metal pads
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101110475A
Other languages
English (en)
Other versions
CN101325191B (zh
Inventor
吴政庭
林鸿村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to CN2007101110475A priority Critical patent/CN101325191B/zh
Publication of CN101325191A publication Critical patent/CN101325191A/zh
Application granted granted Critical
Publication of CN101325191B publication Critical patent/CN101325191B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种四方扁平无引脚的半导体封装结构，包括一个有源面上配置有多个金属接点以及在背面固定配置有近似几何图案凹痕的芯片；然后以多条金属导线，用以将芯片上的多个金属接点与多个金属焊垫的第一面连接；最后，再以一个密封剂，包覆芯片、金属导线及多个金属焊垫的第一面，并暴露芯片背面的近似几何图案及多个金属焊垫的第二面。

Description

芯片上具有图案的四方扁平无引脚封装结构
技术领域
本发明涉及一种四方扁平无引脚的半导体封装结构，特别是涉及一种在四方扁平无引脚的半导体封装结构中的金属基座上形成几何图案的结构。
背景技术
在现代的半导体封装工艺中，均是将一个已经完成前段工艺(FrontEnd Process)的晶片(wafer)先进行薄化处理(Thinning Process)，将芯片的厚度研磨至2～20mil之间；然后，再涂布(coating)或网印(printing)一层高分子(polymer)材料于芯片的背面，此高分子材料可以是一种树脂(Epoxy)；接着，将一个可以移除的胶带(tape)贴附于半固化状的高分子材料上；然后，进行晶片的切割(sawing process)，使晶片成为一颗颗的芯片(die)；最后，就可将一颗颗的芯片与基板连接。
在众多的半导体封装型态中，四方扁平无引脚(Quad Flat Non-Lead；QFN)的封装结构是将引脚内建于封装体中，故与外部电路板连接时，较能紧贴于电路板上且可以有较小的结合厚度，因此QFN的封装结构符合当下对电子零组件需“轻、薄、短、小”的要求，特别是用在便携式(portabledevice)的电子产品上，此种具有封“轻、薄、短、小”的封装结构可以有效的节省空间。
首先，请参照图1A，为一中典型的QFN封装结构，此QFN封装结构是将芯片11与导线架中的芯片承座15固接，而芯片承座15的四周配置有多个内引脚12，此多个内引脚12的高度高于芯片承座15使得两者间形成一高度差，并且多个内引脚12通过多条金属导线13与芯片有源面上的多个金属接点连接。在此封装结构中，多个内引脚12的前端度易固定，同时在进行金属导线的打线工艺(wire bonding)时，很容易被压弯，故降低了封装结构的可靠度。
另外一种典型的QFN封装结构，是由第5942794号美国专利所披露，其主要是以导线架为主体，将导线架四端的系杆(tie bar)16向上弯曲，使其可以支撑芯片11，使得芯片11得以升高，可以便于封装体14密封芯片11及内引脚12，但此封装结构会增加封装体的厚度，且因其内引脚12为平贴于封装体的背面，因此需要较长的金属导线13来连接芯片11与内引脚12，除了增加电子信号的延迟外，还会使用金属导线13因跨弧太大变得较软，故在进行注模(molding)时，可能使得金属导线13无法抵挡模流的压力而产生位移，造成封装体内的金属导线13短路，故同样会降低封装结构的可靠度。
而另外一种不使用导线架的QFN封装结构则已披露于第6372539号美国专利中。此专利主要是在金属基板上以半蚀刻(Half etch)的工艺来定义出芯片承座17与引脚群18，然后经由密封剂14覆盖芯片11与金属导线13。由于QFN封装结构很多都使用在小型或便携式电子产品，故电子产品所产生的热效应会影响产品的性能，因此散热是很重要的课题。此种QFN的封装结构可以改善以导线架为主体的QFN封装结构的缺点，但却也因为芯片承座17与引脚群18在同一平面上，故其完全平贴于外不电路板上，因此散热性不佳。
发明内容
鉴于上述QFN封装结构的缺点与问题，本发明提供一种在芯片暴露面上形成凹刻或凸出的近似几何图案，藉此来增加QFN封装结构的散热面积，以有效解决QFN封装结构散热性不佳的问题。
据此，本发明的主要目的在于提供一种可增加散热面积QFN封装结构，以有效解决QFN封装结构散热性不佳的问题。
本发明的另一主要目的在于提供一种可增加散热面积QFN封装方法，以有效解决QFN封装结构散热性不佳的问题。
本发明的再一主要目的在于提供一种可增加散热面积QFN封装结构，以一个电镀层包覆暴露的金属焊垫，可防止被蚀刻后的金属焊垫氧化。
本发明还有一主要目的在于提供一种可增加散热面积QFN的封装结构中，将增加散热面积的几何图案直接配置在芯片的背面上，故不需使用芯片承座，故可减小QFN封装结构的厚度。
依据上述的目的，本发明首先提供一种四方扁平无引脚的半导体封装结构，包括一个有源面上配置有多个金属接点以及在背面固配置有近似几何图案凹痕的芯片；然后以多条金属导线，用以将芯片上的多个金属接点与多个金属焊垫的第一面连接；最后，再以一个密封剂，包覆芯片、金属导线及多个金属焊垫的第一面，并暴露芯片背面的近似几何图案及多个金属焊垫的第二面。
本发明接着提供一种四方扁平无引脚的半导体封装结构，包括一个有源面上配置有多个金属接点的芯片；然后以多条金属导线，用以将芯片上的多个金属接点与多个金属焊垫的第一面连接；然后，再以一个密封剂，包覆芯片、金属导线及多个金属焊垫的第一面，并暴露芯片的背面及多个金属焊垫的第二面；最后，再以一个电镀层，将其固接于芯片背面及多个金属焊垫的第二面，其中芯片背面上的电镀层为近似几何图案。
本发明接着提供一种四方扁平无引脚的半导体封装的方法，提供一金属基板，其具有一第一面及相对于该第一面的第二面；形成一图案(pattern)于金属基板的第一面及第二面上，以定义出一金属基座区及多个金属焊垫；接着，蚀刻金属基板，以形成金属基座区及多个金属焊垫；将一个有源面上配置多个金属接点的半导体芯片贴附于金属基座区；形成多条金属导线，用以将芯片上的多个金属接点与多个金属焊垫连接；然后，以注模方式(molding)形成密封剂，以覆盖芯片、金属导线、金属基座的第一面及多个金属焊垫的第一面，并暴露金属基座的第二面及多个金属焊垫的第二面；接着，蚀刻暴露的金属基座的第二面及多个金属焊垫的第二面，以使金属基座被移除并使多个金属焊垫隔开；再形成一个几何图案于密封剂之芯片的背面上；最后，蚀刻密封剂并将几何图案形成于芯片的背面上。
附图说明
图1A～1C为先前技术的QFN封装结构的示意图；
图2A～2L为本发明的QFN封装结构的制造过程示意图；
图3A～3E为本发明的另一QFN封装结构的制造过程示意图；
图4A～4B为本发明的再一QFN封装结构的制造过程示意图；以及
图5为本发明的另一QFN封装结构的制造过程示意图。
主要元件标记说明
10  QFN封装结构(先前技术)
11  芯片
12  内引脚
13  金属导线
14  密封剂
15  芯片承座
16  凸起的承座
17  金属基座
18  焊垫
100 金属基板
102 金属基座区
104 焊垫区
105 焊垫区的第二面
106 金属层
107 焊垫区的第三面
108 金属导线
200 芯片
201 芯片背面
300 密封剂
400 隔离层
401 几何图案
402 金属焊垫层图案
500 电镀层
600 凹痕的几何图案
具体实施方式
本发明在此所探讨的方向为一种QFN封装结构及方式，以使QFN封装结构具有较佳的散热效果。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本发明的施行并未限定QFN封装结构及方式的所属技术领域的技术人员所熟悉的特殊细节。另一方面，众所周知的芯片形成方式以及芯片薄化等后段工艺的详细步骤并未描述于细节中，以避免造成本发明不必要的限制。然而，对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定，其以权利要求为准。
首先，请参照图2A至图2J，其为本发明的一具体实施例的详细制造过程。请参照图2A，为一平整的金属基板100，此金属基板100的材料可以是铜、铝或两者的合金。接着将一个适当的图案贴附于金属基板100的上表面及下表面上(未显示于图中)，然后进行一个蚀刻程序，将未被图案遮蔽的金属基板100移除，也就是将定义为金属基座区102的部份，将其在金属基板100的上表面及下表面上均移除部份的金属；在本实施例中，以一个近似半蚀刻(half etch)的方式进行，将没有被图案遮蔽的金属基座区102移除一部份，也就是并未完全蚀刻穿透，形成两端较厚而中央较薄的结构，其中两端较厚定义为多个金属焊垫区104，中央较薄处则定义为金属基座区102，如图2B所示。接着，可以选择性地在金属焊垫区104上先进行一次的电镀工艺，将一金属材料沉积于每一个金属焊垫区104之上，以形成一金属层106，而此金属层106的金属材料为自下列族群中选出，包括金、银、铜、锡、铋、钯或其合金；在形成本金属层106后，可以使得后续在进行金属导线焊接时，较容易形成焊接点，如图2C所示。再接着，将一个半导体芯片200经由一黏着层(未显示于图中)固接于金属基板100的金属基座区102上，此黏着层的目的在接合半导体芯片200与金属基座102，因此，只要是具有此功能的黏着材料，均为本发明的实施方式，例如：胶膜(die attached film)或是半固化胶(即B-Stage胶)，如图2D所示。然后，进行一打线工艺(wire bonding)，以多条金属导线108来将半导体芯片200上的多个金属接点(未显示于图中)与金属基板100的多个金属焊垫区104电连接；如前所述，金属导线108可直接焊接于多个金属焊垫区104上，也可以是焊接于金属焊垫区104的金属层106上，如图2E所示。再接着，随即进行一封胶工艺(encapsulate process)，以注模方式(molding)将一高分子材料或一树脂材料所形成的密封剂300来将芯片200、金属导线108、金属基座102的第一面及多个金属焊垫104的第一面覆盖并固化成一体，如图2F所示。
在此要强调，本发明上述的过程以一个半导体芯片200的单元来描述，其主要目的在揭示本发明的特征，而实际的制造过程是将一整片的金属基板100以一图案进行蚀刻，来形成多个金属基座区102与多个金属焊垫区104，因此半导体芯片200也是依序贴附于金属焊垫区104上，故在完成封胶工艺后，是在整片的金属基板100上形成多个密封剂300。因此，在形成密封剂300的另一面仍然是平整的金属层。
接着，将上述整片完成封胶工艺的金属基板100进行另一次的蚀刻程序，以将密封剂300的另一面的金属层移除，由于先前的半蚀刻工艺已移除一部份的金属而形成较薄的金属基座区102与较厚的多个金属焊垫区104，因此当密封剂300的另一面(第二面)的金属层进行蚀刻后，自然会将较薄的金属基座区102的部份完全蚀刻穿透(etching through)，也就是将金属基座区102移除，而较厚的多个金属焊垫区104则会在密封剂300上保持部份的金属，由于较薄的金属基座区102已被移除，使得金属基座区102与多个金属焊垫区104完全分离，同时多个金属焊垫区104之间也形成各自独立的焊垫，请参照图2G。很明显地，当第二次的蚀刻完成后，金属基座区102已被移除，而多个金属焊垫区104的第二面也未被密封剂300所覆盖，也就是直接将芯片200的黏着层与多个金属焊垫区104的第二面的金属层裸露或暴露。接着将芯片200的背面201上的黏着层移除(未显示于图中)，将芯片200的背面201直接裸露。最后，再将一个具有近似几何图案401的隔离层400贴附于暴露的芯片200的背面201上，如图2H所示。然后，再进行一次蚀刻工艺，将近似几何图案600蚀刻于芯片200的背面201上，如图2J所示。此近似几何图案可以是平行直线、同心圆、平行的弯曲曲线或是其它规则及不规则的图案等。很明显地，此被蚀刻后的凹痕图案可以增加与空气的接触面积，故当此封装结构置于一便携式的计算机(NB)时，可通过来增加QFN封装结构的散热面积，以有效解决QFN封装结构散热性不佳的问题。此外，本实施例为将增加散热面积的几何图案直接配置在芯片的背面上，故不需使用芯片承座(即金属基座区102)，故可减小QFN封装结构的厚度。
在上述形成本发明的实施例的过程中，为了使第二次的蚀刻过程能够确实将金属基座区102移除，同时将多个金属焊垫区104之间完全被蚀刻穿透，因此会多蚀刻一段时间，通过过蚀刻(over etching)来确保完全被蚀刻穿透。故为了能使多个金属焊垫区104之间能保持平整的共平面，故也可以选择性地在进行一次电镀的工艺，以将一金属电镀层500形成在多个金属焊垫区104的第二面上，如图2K所示。如此，除了可以将蚀刻后的金属焊垫区104保持平整的共平面，也能防止被蚀刻后暴露的多个金属焊垫区104发生氧化的情形；此外，金属电镀层500也具有一定的厚度，故当此QFN封装结构与外部电路板接合时，可以使得芯片200的背面201不与外部电路板接触，使得整个芯片200的背面201及其背面201上的近似几何图案600与外部电路板有一间距，故可进一步的增加散热的效果。当然，也可以选择在芯片200的背面201的近似几何图案600上，通过此电镀工艺也同时电镀上一金属电镀层500，在此本发明并不加以限制。
图2K所示为一理想化的示意图，在实施的工艺中，因为选择使用湿蚀刻(wet etching)工艺，因此在蚀刻后，会有非等向性的蚀刻所形成的下切(under-cut)痕迹，如图2L所示。然而，因金属基板100并非很厚，因此下切痕迹在巨观之下并不明显，特别是在几何图案的蚀刻深度不是很大时，下切痕迹更不明显。同时此下切痕迹为湿蚀刻工艺必然有的现象，而且也非本发明的特征所在，故在此并未详细说明。
接下来，请参照图3，为本发明的另一具体实施例的示意图。本实施例在将一金属基板100的上表面及下表面进行不同图案的蚀刻，以定义出较薄的金属基座区102与较厚的多个金属焊垫区104；以及可以选择性地在金属焊垫区104的第一面上先进行一次的电镀工艺，将一金属材料沉积于每一个金属焊垫区104的第一面之上，以形成一金属层106，然后将一个半导体芯片200经由一黏着层固接于金属基板100的金属基座区102的第一面上，接着，以多条金属导线108来将半导体芯片200上的多个金属接点与金属基板100的多个金属焊垫区104电连接，以上过程均与图2相同。
再接着，沿着多个金属焊垫104的侧边以注模方式(molding)将高分子材料或树脂材料所形成的密封剂300来将芯片200、金属导线108、金属基座102的第一面及多个金属焊垫104的第一面覆盖并固化成一体，如图3A所示。接着，将上述的整片完成封胶工艺的金属基板100进行另一次的蚀刻程序，将较薄的金属基座区102移除，而较厚的多个金属焊垫区104则会在密封剂300上保持部份的金属，由于较薄的金属基座区102已被移除，使得金属基座区102与多个金属焊垫区104完全分离，同时多个金属焊垫区104之间也形成各自独立的焊垫，请参照图3B。很明显地，当第二次的蚀刻完成后，金属基座区102被完全移除，而使芯片200的背面201上的黏着层暴露出来，同时多个金属焊垫区104的第二面105及第三面107并未被密封剂300所覆盖，也就是多个金属焊垫区104的第二面105及第三面107也是直接裸露或暴露出金属层，并且金属焊垫区104的第二面105及第三面107是连接在一起。接着将芯片200的背面201上的黏着层移除(未显示于图中)，以使芯片200的背面201直接裸露。然后，再将一个具有近似几何图案401的隔离层400贴附于已暴露的芯片200的背面201，如图3C所示。然后，再进行一次蚀刻工艺，将近似几何图案600蚀刻于芯片200的背面201上，如图3D所示。此近似几何图案可以是平行直线、同心圆、平行的弯曲曲线或是其它规则及不规则的图案等。很明显地，此被蚀刻后的凹痕图案可以增加与空气的接触面积，可通过来增加QFN封装结构的散热面积，以有效解决QFN封装结构散热性不佳的问题。
在上述形成本发明的实施例的过程中，为了使第二次的蚀刻过程能够确实将金属基座区102移除，同时将多个金属焊垫区104之间完全被蚀刻穿透，因此会多蚀刻一段时间，通过过蚀刻来确保完全被蚀刻穿透。故为了能使多个金属焊垫区104之间能保持平整的共平面，故也可以选择性地在进行一次电镀的工艺，以将一金属电镀层500形成在多个金属焊垫区104之第二面105上，如图3E所示。如此，除了可以将蚀刻后的金属焊垫区104保持平整的共平面，也能防止被蚀刻后暴露的多个金属焊垫区104发生氧化的情形；此外，金属电镀层500也具有一定的厚度，故当此QFN封装结构与外部电路板接合时，可以使得金属基座区102不与外部电路板接触，使得整个金属基座区102及其上的近似几何图案600与外部电路板有一间距，故可进一步的增加散热的效果。当然，也可以选择在金属基座区102的近似几何图案600上，通过此电镀工艺也电镀上一金属电镀层500，在此本发明并不加以限制。
请继续参照图4A及图4B，为本发明的另一具体实施例的简化工艺示意图。本实施例在完成前述的图2A至图2G的步骤后，并不再使用蚀刻工艺来将近似几何图案蚀刻在芯片200的背面201上，而是以一层具有近似几何图案401及金属焊垫层图案402的隔离层400直接贴附在芯片200的背面201与多个金属焊垫区104之暴露面上，如图4A所示。然后直接进行电镀工艺，将电镀层500形成于多个金属焊垫区104之上，并且在芯片200的背面201上形成电镀的近似几何图案600，如图4B所示。此近似几何图案可以是平行直线、同心圆、平行的弯曲曲线或是其它规则及不规则的图案等。很明显地，由电镀工艺所形成的凸起的几何图案同样可以增加与空气的接触面积，故可通过来增加QFN封装结构的散热面积，以有效解决QFN封装结构散热性不佳的问题。
同理，也可以将本实施例系在完成前述的图3B的步骤后，也是直接以一层具有近似几何图案401及金属焊垫层图案402的隔离层400直接贴附在芯片200的背面201与多个金属焊垫区104的暴露面上；然后直接进行电镀工艺，将电镀层500形成于多个金属焊垫区104之上，并且在芯片200的背面201上形成电镀的近似几何图案600的凹痕，如图5所示。此近似几何图案可以是平行直线、同心圆、平行的弯曲曲线或是其它规则及不规则的图案等。很明显地，由电镀工艺所形成的凸起的几何图案同样可以增加与空气的接触面积，故可通过来增加QFN封装结构的散热面积，以有效解决QFN封装结构散热性不佳的问题。
很明显的，本发明的特征相较于先前技术，将先前技术中的宽大金属层微小化，并且在微金属微带的位置作不同的配置。显然地，依照上面实施例中的描述，本发明可能有许多的修正与差异。因此需要在其附加的权利要求的范围内加以理解，除了上述详细的描述外，本发明还可以广泛地在其它的实施例中施行。上述仅为本发明之较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在下述申请专利范围内。

Claims (10)

1.一种四方扁平无引脚的半导体封装结构，其特征在于包括：
一芯片，其有源面上配置有多个金属接点并于相对于该有源面的一背面上，配置有近似几何图案的凹痕；
多个金属焊垫，具有第一面及相对于该第一面的一第二面并间隔排列于上述芯片的至少两侧边；
多条金属导线，用以将上述芯片上的多个金属接点与上述多个金属焊垫的第一面连接；
密封剂，包覆上述芯片、上述金属导线及上述多个金属焊垫的第一面，并暴露上述芯片的背面及上述多个金属焊垫的第二面。
2.一种四方扁平无引脚的半导体封装结构，其特征在于包括：
芯片，其有源面上配置有多个金属接点且具有相对于上述有源面的背面；
多个金属焊垫，具有第一面及相对于上述第一面的第二面并间隔排列于上述芯片的至少两侧边；
多条金属导线，用以将上述芯片上的多个金属接点与上述多个金属焊垫的第一面连接；
密封剂，包覆上述芯片、上述金属导线及上述多个金属焊垫的第一面，并暴露上述芯片的背面及上述多个金属焊垫的第二面；
电镀层，固接于上述芯片的背面及上述多个金属焊垫的第二面，其中上述芯片的背面上的电镀层为近似几何图案。
3.一种四方扁平无引脚之半导体封装结构，其特征在于包括：
芯片，其有源面上配置有多个金属接点并于相对于上述有源面的一背面上配置有近似几何图案的凹痕；
多个金属焊垫，具有一第一面及相对于上述第一面的第二面以及相邻上述第一面及上述第二面的第三面，并间隔排列于上述芯片的至少两侧边；
多条金属导线，用以将上述芯片上的多个金属接点与上述多个金属焊垫的第一面连接；
密封剂，包覆上述芯片、上述金属导线及上述多个金属焊垫的第一面，并暴露上述芯片的背面及上述多个金属焊垫的第二面及第三面。
4.一种四方扁平无引脚的半导体封装结构，其特征在于包括：
芯片，其有源面上配置有多个金属接点且具有相对于上述有源面的背面；
多个金属焊垫，具有第一面及相对于上述第一面的第二面以及相邻上述第一面及上述第二面的第三面，并间隔排列于上述芯片的至少两侧边；
多条金属导线，用以将上述芯片上的多个金属接点与上述多个金属焊垫的第一面连接；
密封剂，包覆上述芯片、上述金属导线及上述多个金属焊垫的第一面，并暴露上述芯片的背面及上述多个金属焊垫的第二面及第三面；
电镀层，固接于上述芯片的背面及上述多个金属焊垫的第二面，其中上述芯片的背面上的电镀层为近似几何图案。
5.一种四方扁平无引脚的半导体封装结构，其特征在于包括：
芯片，其有源面上配置有多个金属接点并于相对于上述有源面的背面上配置有近似几何图案的凹痕；
多个金属焊垫，具有第一面及相对于上述第一面的第二面并间隔排列于上述芯片的至少两侧边；
多条金属导线，用以将上述芯片上的多个金属接点与上述多个金属焊垫的第一面连接；
密封剂，包覆上述芯片、上述金属导线及上述多个金属焊垫的第一面，并暴露上述芯片的背面及上述多个金属焊垫的第二面；
一电镀层，固接于上述多个金属焊垫的第二面。
6.一种四方扁平无引脚的半导体封装结构，其特征在于包括：
芯片，其有源面上配置有多个金属接点并于相对于上述有源面的背面上配置有近似几何图案的凹痕；
多个金属焊垫，具有第一面及相对于上述第一面的第二面以及相邻上述第一面及上述第二面的第三面，并间隔排列于上述芯片的至少两侧边；
多条金属导线，用以将上述芯片上的多个金属接点与上述多个金属焊垫的第一面连接；
密封剂，包覆上述芯片、上述金属导线及上述多个金属焊垫的第一面，并暴露上述芯片的背面及上述多个金属焊垫的第二面及第三面；
电镀层，固接于上述多个金属焊垫部份第二面。
7.根据权利要求1至6任一项所述的封装结构，其特征在于上述多个金属焊垫的第二面上，进一步配置一金属层。
8.一种四方扁平无引脚的半导体封装的方法，其特征在于包括：
提供金属基板，其具有第一面及相对于上述第一面的第二面；
形成图案于上述金属基板的第一面及第二面上，以定义出一金属基座区及多个金属焊垫；
蚀刻上述金属基板，以形成上述金属基座区及上述多个金属焊垫；
提供芯片并将上述芯片背面的黏着层贴附于上述金属基座区上，且上述芯片的有源面上配置有多个金属接点；
形成多条金属导线，用以将上述芯片上的多个金属接点与上述多个金属焊垫连接；
形成密封剂，以注模方式将上述芯片、上述金属导线、上述金属基座的第一面及上述多个金属焊垫的第一面包覆，并暴露上述金属基座的第二面及上述多个金属焊垫的第二面；
蚀刻暴露的上述金属基座的第二面及上述多个金属焊垫的第二面，以使上述金属基座被完全移除并使上述多个金属焊垫隔开；
移除上述芯片背面上已暴露的上述黏着层；
形成几何图案于上述密封剂的上述芯片的背面上；
蚀刻上述密封剂，将上述几何图案形成于上述芯片的背面上。
9.一种四方扁平无引脚之半导体封装的方法，其特征在于包括：
提供一金属基板，其具有第一面及相对于上述第一面的第二面；
形成图案于上述金属基板的第一面及第二面上，以定义出金属基座区及多个金属焊垫；
蚀刻上述金属基板，以形成上述金属基座区及上述多个金属焊垫；
提供芯片并将上述芯片背面的黏着层贴附于上述金属基座区上，且上述芯片的有源面上配置有多个金属接点；
形成多条金属导线，用以将上述芯片上的多个金属接点与上述多个金属焊垫连接；
形成密封剂，以注模方式将上述芯片、上述金属导线、上述金属基座的第一面及上述多个金属焊垫的第一面包覆，并暴露上述金属基座的第二面及上述多个金属焊垫的第二面及第三面；
蚀刻暴露的上述金属基座的第二面及上述多个金属焊垫的第二面及第三面，以使上述金属基座被完全移除并使上述多个金属焊垫隔开；
移除上述芯片背面上已暴露之上述黏着层；
形成电镀图案于上述密封剂的上述芯片背面及上述多个金属焊垫的第二面上，其中上述芯片背面上为几何图案；
形成电镀层于上述芯片背面及上述多个金属焊垫的第二面上。
10.根据权利要求8或9所述的封装方法，其特征在于在形成多条金属导线连接上述芯片上的多个金属接点与上述多个金属焊垫连接之前，进一步先于上述多个金属焊垫上形成金属层。
CN2007101110475A 2007-06-13 2007-06-13 芯片上具有图案的四方扁平无引脚封装方法 Expired - Fee Related CN101325191B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101110475A CN101325191B (zh) 2007-06-13 2007-06-13 芯片上具有图案的四方扁平无引脚封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101110475A CN101325191B (zh) 2007-06-13 2007-06-13 芯片上具有图案的四方扁平无引脚封装方法

Publications (2)

Publication Number Publication Date
CN101325191A true CN101325191A (zh) 2008-12-17
CN101325191B CN101325191B (zh) 2010-09-29

Family

ID=40188636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101110475A Expired - Fee Related CN101325191B (zh) 2007-06-13 2007-06-13 芯片上具有图案的四方扁平无引脚封装方法

Country Status (1)

Country Link
CN (1) CN101325191B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877334B (zh) * 2009-04-28 2012-03-07 钰桥半导体股份有限公司 具散热增益的半导体装置
CN102832139A (zh) * 2012-08-10 2012-12-19 华为技术有限公司 四侧无引脚扁平封装体的封装方法及封装体
CN104966677A (zh) * 2015-07-08 2015-10-07 华进半导体封装先导技术研发中心有限公司 扇出型芯片封装器件及其制备方法
CN105023888A (zh) * 2015-07-08 2015-11-04 华进半导体封装先导技术研发中心有限公司 板级扇出型芯片封装器件及其制备方法
CN106206336A (zh) * 2014-08-13 2016-12-07 胡志良 电路元件的封装方法及其制品

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
CN1941336A (zh) * 2005-09-29 2007-04-04 南茂科技股份有限公司 增进晶背散热的薄型封装构造

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877334B (zh) * 2009-04-28 2012-03-07 钰桥半导体股份有限公司 具散热增益的半导体装置
CN102832139A (zh) * 2012-08-10 2012-12-19 华为技术有限公司 四侧无引脚扁平封装体的封装方法及封装体
WO2014023113A1 (zh) * 2012-08-10 2014-02-13 华为技术有限公司 四侧无引脚扁平封装体的封装方法及封装体
CN102832139B (zh) * 2012-08-10 2015-05-06 华为技术有限公司 四侧无引脚扁平封装体的封装方法及封装体
US9224620B2 (en) 2012-08-10 2015-12-29 Huawei Technologies Co., Ltd. Method for packaging quad flat non-leaded package body, and package body
CN106206336A (zh) * 2014-08-13 2016-12-07 胡志良 电路元件的封装方法及其制品
CN104966677A (zh) * 2015-07-08 2015-10-07 华进半导体封装先导技术研发中心有限公司 扇出型芯片封装器件及其制备方法
CN105023888A (zh) * 2015-07-08 2015-11-04 华进半导体封装先导技术研发中心有限公司 板级扇出型芯片封装器件及其制备方法
CN105023888B (zh) * 2015-07-08 2018-01-16 华进半导体封装先导技术研发中心有限公司 板级扇出型芯片封装器件及其制备方法
CN104966677B (zh) * 2015-07-08 2018-03-16 华进半导体封装先导技术研发中心有限公司 扇出型芯片封装器件及其制备方法

Also Published As

Publication number Publication date
CN101325191B (zh) 2010-09-29

Similar Documents

Publication Publication Date Title
CN101273452B (zh) 半导体器件封装
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
TWI286375B (en) Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for fabricating the same
US8963301B1 (en) Integrated circuit package and method of making the same
US7790500B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
CN101859713B (zh) 先进四方扁平无引脚封装结构及其制造方法
JP3420057B2 (ja) 樹脂封止型半導体装置
US8857047B2 (en) Thin foil semiconductor package
US20050218499A1 (en) Method for manufacturing leadless semiconductor packages
JP2006516812A (ja) 部分的にパターン形成されたリードフレームならびに半導体パッケージングにおけるその製造および使用方法
US8309401B2 (en) Method of manufacturing non-leaded package structure
EP2286451A2 (en) Foil based semiconductor package
CN101325190A (zh) 导线架上具有图案的四方扁平无引脚封装结构
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
CN101325191B (zh) 芯片上具有图案的四方扁平无引脚封装方法
JP7144157B2 (ja) 半導体装置およびその製造方法
CN207834273U (zh) 具有引脚侧壁爬锡功能的堆叠封装结构
US20010001069A1 (en) Metal stud array packaging
CN207834287U (zh) 具有引脚侧壁爬锡功能的堆叠封装结构
CN207834292U (zh) 具有引脚侧壁爬锡功能的堆叠封装结构
JP4840305B2 (ja) 半導体装置の製造方法
JP4353715B2 (ja) 半導体パッケージの製造方法
CN207834289U (zh) 具有引脚侧壁爬锡功能的半导体封装结构
JP2000332146A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100929

Termination date: 20200613

CF01 Termination of patent right due to non-payment of annual fee