CN207834292U - 具有引脚侧壁爬锡功能的堆叠封装结构 - Google Patents

具有引脚侧壁爬锡功能的堆叠封装结构 Download PDF

Info

Publication number
CN207834292U
CN207834292U CN201721888170.3U CN201721888170U CN207834292U CN 207834292 U CN207834292 U CN 207834292U CN 201721888170 U CN201721888170 U CN 201721888170U CN 207834292 U CN207834292 U CN 207834292U
Authority
CN
China
Prior art keywords
pin
plastic packaging
packaging material
chip
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721888170.3U
Other languages
English (en)
Inventor
刘恺
梁志忠
王亚琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201721888170.3U priority Critical patent/CN207834292U/zh
Application granted granted Critical
Publication of CN207834292U publication Critical patent/CN207834292U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本实用新型涉及一种具有引脚侧壁爬锡功能的堆叠封装结构，它包括第一基岛和第一引脚，所述第一引脚包括平面部分和侧壁部分，所述侧壁部分包括多个侧壁面，所述平面部分与侧壁部分之间通过弧形部分过渡连接，所述第一基岛正面设置有第一芯片，所述第一基岛、第一引脚以及第一芯片外围区域包封有第一塑封料，所述第一塑封料表面设置有第二基岛和第二引脚，所述第二基岛正面设置有第二芯片，所述第二基岛、第二引脚以及第二芯片外围区域包封有第二塑封料。本实用新型在焊接PCB时焊锡可以沿竖直侧壁爬升到较高的高度，从而增加焊锡与引脚的结合面积，同时可以使引脚处的空气沿外凸弧形排出，从而提高产品的焊接性能和可靠性。

Description

具有引脚侧壁爬锡功能的堆叠封装结构
技术领域
本实用新型涉及一种具有引脚侧壁爬锡功能的堆叠封装结构，属于半导体封装技术领域。
背景技术
随着现代科技的发展，半导体封装得到了广泛应用。它在雷达、遥控遥测、航空航天等的大量应用对其可靠性提出了越来越高的要求。而因半导体焊接不良造成的失效也越来越引起了人们的重视，因为这种失效往往是致命的，不可逆的。因此，在半导体行业得到一个好的焊接可靠性是非常重要的，半导体焊接面的锡层可以使得焊接更加牢固，特别是汽车电子。
众所周知，QFN(Quad Flat No-lead Package，四侧无引脚扁平封装)和DFN (DuadFlat No-lead Package，双侧无引脚扁平封装)为无引脚封装，其中央位置有一个大面积裸露的焊盘，具有导热作用，在大焊盘的封装外围有实现电气连接的导电焊盘。通常导热焊盘与导电焊盘一起贴装在电路板上，但在现有技术中存在了塑封体切割后金属引脚的侧面因无锡层界面，导致PCB板上的锡膏无法爬上塑封体侧面的金属区域，如果造成金属引脚侧面虚焊或是冷焊的问题无法在外观上能够清楚的检视出来，尤其是应用在汽车电子中的一级安全与二级安全上，塑封体的侧面金属引脚的爬锡尤为重要。
为解决这个问题，业内常规做法对引线框引脚背面外端进行切割(参见图1A)，形成阶梯状的台阶，后续再进行切割作业(参见图1B)，这样就可以得到在引脚侧面具有台阶的封装结构(参见图1C)，从而提高其焊接PCB时的可靠性。
但是此种引脚具有台阶的封装结构底部的裸露焊盘和电极触点与PCB上的热焊盘进行焊接时，如图1D中A处所示，引脚台阶处容易残留有空气无法排出，造成焊锡结合性不好。特别是在产品工作时，残留在台阶内处的空气会因为产品受热产生空气膨胀，而形成了PCB焊盘与塑封体引脚间的锡层开裂，导致集成电路的电性功能接触不良，严重时还会直接造成电性功能停止工作。
另外，此种引脚具有台阶的封装结构的制造过程中，需要先对引线框引脚背面外端进行切割，后续再对完成封装的引线框正面进行切割作业，其需要进行两次切割作业，其会导致切割效率降低，也容易加速切割刀具的耗损，增加了制造成本。
业内还有另外的做法是对引线框引脚背面外端半蚀刻，形成水滴状的凹槽（参见图1E），由于蚀刻特性，通过此种方法形成的凹槽会是内凹的圆弧，此种结构的引脚凹槽处同样容易残留有空气无法排出(参见图1F)，造成焊锡结合性不好。
另外业内还有一种具有L形外引脚（见图1G）或J形外引脚（见图1H）封装结构，其利用传统的外引脚封装的引线框架进行装片、打线、包封作业，在冲切制程前其具有一定长度的外引脚（见图1I），在冲切制程时需要将成型模具伸入外引脚与塑封体之间，并将外引脚朝塑封体侧面进行弯折而制得L形外引脚或C形的外引脚，此种L形外引脚或C形外引脚封装，会因为其外引脚具有相当的高度，所以在该封装结构贴装在PCB板时，会使焊锡沿外引脚因毛细现像爬升到一定的高度，使其焊接PCB时具有较高的焊接强度。
然而此种通过切筋成型形成L形外引脚或C形外引脚的封装结构，在形成L形外引脚或C形外引脚时，亦然也存在以下缺陷：首先、在进行外引脚成型时外引脚朝塑封体侧面进行弯折，图1G和图1H中A处的内引脚会因金属的反弹作用力的影响下，致使金属引脚有由塑封体向下向外拨开的应力，而在此作用力向下的情况下，容易造成A处内引脚上表面与塑封料下表面之间产生分层现象。严重的情况下甚至会导致A处焊线与内引脚之间形成断路，从而导致产品的失效；其次，该种L形外引脚或C形外引脚封装结构在进行外引脚成型时，外引脚朝塑封体侧面进行弯折是将成型模具伸入外引脚与塑封体之间再进行折弯成型，由于金属引脚具有一定的弹性系数，会导致外引脚受到应力会回弹的关系，致使外引脚形成如图1J中的B处那样形成较大的喇叭形开口，而很难形成如图1G中垂直贴紧塑封体侧面的形状；最后，该种L形外引脚或C形外引脚封装结构具有较大的体积，由于是将外引脚折弯形成L形外引脚或C形外引脚封装结构，其相较于传统的内引脚封装来看，具有较宽的封装体宽度，不利于小型化封装体的发展趋势。
实用新型内容
本实用新型所要解决的技术问题是针对上述现有技术提供一种具有引脚侧壁爬锡功能的堆叠封装结构，其引脚具有外凸的弧形以及与之相连突出于塑封料并与塑封料具有相同高度的侧壁，在焊接PCB时焊锡可以沿竖直侧壁爬升到较高的高度，并且由于其引脚侧壁是突出于塑封料的，所以可以进一步增加焊锡与引脚的结合面积，其爬锡状态直接从外观就能清晰地看出，另外在爬锡的同时引脚的外凸弧形结构可以使引脚处的空气沿外凸弧形排出，从而可以避免在焊锡中残留有气泡从而影响引脚与PCB的结合，可以提高产品的焊接性能与焊接的可靠性。
本实用新型解决上述问题所采用的技术方案为：一种具有引脚侧壁爬锡功能的堆叠封装结构，它包括第一基岛和第一引脚，所述第一引脚包括平面部分和侧壁部分，所述侧壁部分位于平面部分外侧，所述侧壁部分包括多个侧壁面，所述平面部分与侧壁部分的多个侧壁面之间通过弧形部分过渡连接，所述弧形部分的凸面朝向外下侧，所述第一基岛正面设置有第一芯片，所述第一芯片通过第一金属焊线与第一引脚形成电性连接，所述第一基岛、第一引脚以及第一芯片外围区域包封有第一塑封料，所述侧壁部分的高度高于第一塑封料，所述第一塑封料表面设置有第二基岛和第二引脚，所述第二引脚与侧壁部分相连接，所述第二基岛正面设置有第二芯片，所述第二芯片通过第二金属焊线与第二引脚形成电性连接，所述第二基岛、第二引脚以及第二芯片外围区域包封有第二塑封料，所述第二塑封料与侧壁部分顶部齐平，所述侧壁部分的多个侧壁面和弧形部分通过包覆第一塑封料和第二塑封料形成波状突出部，所述平面部分、弧形部分和侧壁部分的内表面包覆在第一塑封料和第二塑封料之内，所述平面部分、弧形部分和侧壁部分的外表面暴露于第一塑封料和第二塑封料之外。
所述第一芯片或第二芯片采用倒装结构。
与现有技术相比，本实用新型的优点在于：
1、本实用新型的一种具有引脚侧壁爬锡功能的堆叠封装结构，其在载板蚀刻形成的凹槽中电镀直接形成具有外凸的弧形以及与之相连突出于塑封料并具有一定高度的侧壁的引脚，在焊接PCB时焊锡可以沿竖直侧壁爬升到较高的高度，从而增加焊锡与引脚的结合面积，其爬锡状态直接从外观就能清晰地看出，另外在爬锡的同时引脚的外凸弧形结构可以使引脚处的空气沿外凸弧形排出，从而可以避免在焊锡中残留有气泡从而影响引脚与PCB的结合，可以提高产品的焊接性能与焊接的可靠性；
2、本实用新型的一种具有引脚侧壁爬锡功能的堆叠封装结构，其引脚的竖直侧壁是电镀形成，而不是把传统框架的外引脚进行切筋成型而成，其侧壁的形成过程不会导致引脚与塑封料之间的分层，从而影响产品的可靠性；
3、本实用新型的一种具有引脚侧壁爬锡功能的堆叠封装结构，其基岛和引脚为电镀形成的线路层，相较于通过切割框架形成的具有爬锡功能的堆叠封装结构和通过切筋成型形成的具有爬锡侧壁的堆叠封装结构具有更小的封装体积；
4、本实用新型的一种具有引脚侧壁爬锡功能的堆叠封装结构，其不用进行切割所以只需要去除载板就可以实现原本阵列式的塑封体单体化，所以其可以节省切割成本。
附图说明
图1A-1B为现有的制造引脚具有台阶的封装结构的两次切割作业示意图。
图1C为现有的引脚具有台阶的封装结构的示意图。
图1D为现有的引脚具有台阶的封装结构与PCB板结合的示意图。
图1E为现有的引脚具有水滴状凹槽的封装结构的示意图。
图1F为现有的引脚具有水滴状凹槽的封装结构与PCB板结合的示意图。
图1G为现有的具有L形外引脚的封装结构的示意图。
图1H为现有的具有C形外引脚的封装结构的示意图。
图1I 为现有的具有L形外引脚或C形外引脚的封装结构在进行切筋成型前的结构示意图。
图1J为现有的具有L形外引脚的封装结构在切筋成型后的结构示意图。
图2为本实用新型一种具有引脚侧壁爬锡功能的堆叠封装结构实施例1的示意图。
图3为本实用新型一种具有引脚侧壁爬锡功能的堆叠封装结构实施例1的立体示意图。
图4为本实用新型一种具有引脚侧壁爬锡功能的堆叠封装结构实施例1与PCB板结合的示意图。
图5~图24为本实用新型一种具有引脚侧壁爬锡功能的堆叠封装结构实施例1的制造工艺的流程示意图，其中图10为图9沿A-A的截面视图，图11为图9沿B-B的截面视图，图13为图12沿C-C的截面视图，图16为图15沿D-D的截面视图，图18为图17沿E-E的截面视图，图21为图20沿F-F的截面视图，图22为图20沿G-G的截面视图。
图25为本实用新型一种具有引脚侧壁爬锡功能的堆叠封装结构实施例2的示意图。
图26为本实用新型一种具有引脚侧壁爬锡功能的堆叠封装结构实施例3的示意图。
图27为本实用新型一种具有引脚侧壁爬锡功能的堆叠封装结构实施例4的示意图。
其中：
第一基岛1
第一引脚2
平面部分2.1
弧形部分2.2
侧壁部分2.3
粘结物质或焊料3
第一芯片4
第一金属焊线5
第一塑封料6
波状突出部7
第二基岛8
第二引脚9
第二芯片10
第二金属焊线11
第二塑封料12。
具体实施方式
以下结合附图实施例对本实用新型作进一步详细描述。
实施例1：
如图2、图3所示，本实施例中的一种具有引脚侧壁爬锡功能的堆叠封装结构，它包括第一基岛1和第一引脚2，所述第一基岛1和第一引脚2为电镀形成的金属线路层，所述第一引脚2设置于第一基岛1周围，所述第一引脚2包括平面部分2.1和侧壁部分2.3，所述侧壁部分2.3位于平面部分2.1外侧，所述侧壁部分2.3包括多个侧壁面，所述平面部分2.1与侧壁部分2.3的多个侧壁面之间通过弧形部分2.2过渡连接，所述弧形部分2.2的凸面朝向外下侧，所述第一基岛1正面通过粘结物质或焊料3设置有第一芯片4，所述第一芯片4通过第一金属焊线5与第一引脚2形成电性连接，所述第一基岛1、第一引脚2以及第一芯片4外围区域包封有第一塑封料6，所述侧壁部分2.3的高度高于第一塑封料6，所述第一塑封料6表面设置有第二基岛8和第二引脚9，所述第二引脚9与侧壁部分2.3相连接，所述第二基岛8正面通过粘结物质或焊料3设置有第二芯片10，所述第二芯片10通过第二金属焊线11与第二引脚9形成电性连接，所述第二基岛8、第二引脚9以及第二芯片10外围区域包封有第二塑封料12，所述第二塑封料12与侧壁部分2.3顶部齐平，所述侧壁部分2.3的多个侧壁面和弧形部分2.2通过包覆第一塑封料6和第二塑封料12形成波状突出部7，所述平面部分2.1、弧形部分2.2和侧壁部分2.3的内表面包覆在第一塑封料6和第二塑封料12之内，所述平面部分2.1、弧形部分2.2和侧壁部分2.3的外表面暴露于第一塑封料6和第二塑封料12之外。
图4为本实用新型一种具有引脚侧壁爬锡功能的堆叠封装结构与PCB板结合的示意图，本实用新型其引脚具有外凸的弧形以及与之相连突出于塑封料并与塑封料具有相同高度的侧壁，在焊接PCB时焊锡可以沿竖直侧壁爬升到较高的高度，并且由于其引脚侧壁是突出于塑封料的，所以可以进一步增加焊锡与引脚的结合面积，其爬锡状态直接从外观就能清晰地看出，另外在爬锡的同时引脚的外凸弧形结构可以使引脚处的空气沿外凸弧形排出，从而可以避免在焊锡中残留有气泡从而影响引脚与PCB的结合，可以提高产品的焊接性能与焊接的可靠性。
一种具有引脚侧壁爬锡功能的堆叠封装结构的制造工艺，所述工艺包括以下步骤：
步骤一、参见图5，取一片厚度合适的金属载板，此板材使用的目的是为线路制作及线路层结构提供支撑，此板材的材质主要以金属材料为主，而金属材料的材质可以是铜材，铁材，不锈钢材或其它具有导电功能的金属物质；
步骤二、参见图6，在金属载板正面及背面贴覆或印刷可进行曝光显影的光阻材料，以保护后续蚀刻金属层工艺作业。光阻材料可以是光阻膜，也可以是光刻胶。参见图7，利用曝光显影设备对金属载板表面的光阻材料进行曝光、显影与去除部分光阻材料，以露出金属载板表面需要进行蚀刻图形区域；
步骤三、参见图8，在金属载板正面完成曝光显影的区域进行化学蚀刻，蚀刻形成凹槽，凹槽底部为平面，凹槽的四个侧壁为波状面，由于蚀刻特性，底部和侧壁连接处会蚀刻为弧形。蚀刻药水可以采用氯化铜或者是氯化铁或者其它可以进行化学蚀刻的药水。参见图9~图11，蚀刻完成后去除金属载板表面的光阻膜，去除光阻膜的方法可以采用化学药水软化并采用高压水冲洗的方法去除光阻膜；
步骤四，参见图12、图13，在金属载板正面凹槽内部分电镀上金属线路层，形成第一引脚和第一基岛，第一引脚包括平面部分和侧壁部分，侧壁部分包括多个侧壁面，平面部分与侧壁部分的多个侧壁面之间通过弧形部分过渡连接，弧形部分的凸面朝向外下侧，侧壁部分的高度与凹槽顶面齐平，金属线路层材料通常是铜、铝、镍等，也可以是其它导电金属物质；
步骤五、参见图14、在第一基岛表面涂覆粘结物质或焊料，然后在粘结物质或焊料上植入第一芯片。在第一芯片正面与第一引脚正面之间进行键合金属焊线作业，所述金属焊线的材料采用金、银、铜、铝或是合金的材料，金属焊线的形状可以是丝状也可以是带状；
步骤六、参见图15、图16，将步骤五完成装片与打线作业的金属载板采用第一塑封料进行塑封，第一引脚的侧壁部分高度高于第一塑料封表面；第一塑封料的包封方式可以采用模具灌胶方式、喷涂设备喷涂方式或刷胶方式，所述第一塑封料可以采用有填料物质或是无填料物质的环氧树脂；
步骤七、参见图17、图18，在第一塑封料表面电镀上金属线路层，形成第二引脚和第二基岛，第二引脚与第一引脚侧壁部分相连接，金属线路层材料通常是铜、铝、镍等，也可以是其它导电金属物质；
步骤八、参见图19，在第二基岛表面涂覆粘结物质或焊料，然后在粘结物质或焊料上植入第二芯片。在第二芯片正面与第二引脚正面之间进行键合金属焊线作业，所述金属焊线的材料采用金、银、铜、铝或是合金的材料，金属焊线的形状可以是丝状也可以是带状；
步骤九、参见图20~图22，将步骤八完成装片与打线作业的第一塑封料表面采用第二塑封料进行塑封，第二塑料封表面与凹槽顶面齐平，塑封后侧壁部分的多个侧壁面和弧形部分通过包覆第一塑封料和第二塑封料形成波状突出部；第二塑封料的包封方式可以采用模具灌胶方式、喷涂设备喷涂方式或刷胶方式，所述第一塑封料可以采用有填料物质或是无填料物质的环氧树脂；
步骤十、参见图23、图24，去除金属载板，露出第一引脚和第一基岛的外表面，并可以使原本阵列式的塑封体独立开来，制得一种具有引脚侧面爬锡功能的堆叠封装结构。
实施例2：
参见图25，实施例2与实施例1的区别在于：第一芯片和第二芯片采用倒装结构；
实施例3：
参见图26，实施例3与实施例1的区别在于：第二芯片采用倒装结构；
实施例4：
参见图27，实施例4与实施例1的区别在于：第一芯片采用倒装结构。
除上述实施例外，本实用新型还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本实用新型权利要求的保护范围之内。

Claims (2)

1.一种具有引脚侧壁爬锡功能的堆叠封装结构，其特征在于：它包括第一基岛（1）和第一引脚（2），所述第一引脚（2）包括平面部分（2.1）和侧壁部分（2.3），所述侧壁部分（2.3）位于平面部分（2.1）外侧，所述侧壁部分（2.3）包括多个侧壁面，所述平面部分（2.1）与侧壁部分（2.3）的多个侧壁面之间通过弧形部分（2.2）过渡连接，所述弧形部分（2.2）的凸面朝向外下侧，所述第一基岛（1）正面设置有第一芯片（4），所述第一芯片（4）通过第一金属焊线（5）与第一引脚（2）形成电性连接，所述第一基岛（1）、第一引脚（2）以及第一芯片（4）外围区域包封有第一塑封料（6），所述侧壁部分（2.3）的高度高于第一塑封料（6），所述第一塑封料（6）表面设置有第二基岛（8）和第二引脚（9），所述第二引脚（9）与侧壁部分（2.3）相连接，所述第二基岛（8）正面设置有第二芯片（10），所述第二芯片（10）通过第二金属焊线（11）与第二引脚（9）形成电性连接，所述第二基岛（8）、第二引脚（9）以及第二芯片（10）外围区域包封有第二塑封料（12），所述第二塑封料（12）与侧壁部分（2.3）顶部齐平，所述侧壁部分（2.3）的多个侧壁面和弧形部分（2.2）通过包覆第一塑封料（6）和第二塑封料（12）形成波状突出部（7），所述平面部分（2.1）、弧形部分（2.2）和侧壁部分（2.3）的内表面包覆在第一塑封料（6）和第二塑封料（12）之内，所述平面部分（2.1）、弧形部分（2.2）和侧壁部分（2.3）的外表面暴露于第一塑封料（6）和第二塑封料（12）之外。
2.根据权利要求1所述的一种具有引脚侧壁爬锡功能的堆叠封装结构，其特征在于：所述第一芯片（4）或第二芯片（10）采用倒装结构。
CN201721888170.3U 2017-12-29 2017-12-29 具有引脚侧壁爬锡功能的堆叠封装结构 Active CN207834292U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721888170.3U CN207834292U (zh) 2017-12-29 2017-12-29 具有引脚侧壁爬锡功能的堆叠封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721888170.3U CN207834292U (zh) 2017-12-29 2017-12-29 具有引脚侧壁爬锡功能的堆叠封装结构

Publications (1)

Publication Number Publication Date
CN207834292U true CN207834292U (zh) 2018-09-07

Family

ID=63390420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721888170.3U Active CN207834292U (zh) 2017-12-29 2017-12-29 具有引脚侧壁爬锡功能的堆叠封装结构

Country Status (1)

Country Link
CN (1) CN207834292U (zh)

Similar Documents

Publication Publication Date Title
CN108109972A (zh) 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN101866901B (zh) 半导体器件及其制造方法
JP5569910B2 (ja) 薄箔を基礎とした半導体パッケージの製造方法
JP5959386B2 (ja) 樹脂封止型半導体装置およびその製造方法
CN106783792A (zh) 一种塑封体侧面引脚具有侧边爬锡性能的封装结构
US9543235B2 (en) Semiconductor package and method therefor
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
CN108206170B (zh) 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
TWM556934U (zh) 具有接點溝槽的預成形導線架
JP5278037B2 (ja) 樹脂封止型半導体装置
CN108198790A (zh) 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN206595254U (zh) 一种塑封体侧面引脚具有侧边爬锡性能的封装结构
CN109037077A (zh) 一种半导体芯片封装方法
CN108198804A (zh) 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN207834273U (zh) 具有引脚侧壁爬锡功能的堆叠封装结构
CN109065519A (zh) 一种半导体芯片封装器件
CN108198761B (zh) 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN101325191B (zh) 芯片上具有图案的四方扁平无引脚封装方法
CN102270620A (zh) 在边缘引脚具有凹槽的半导体封装结构
CN207834292U (zh) 具有引脚侧壁爬锡功能的堆叠封装结构
CN207834287U (zh) 具有引脚侧壁爬锡功能的堆叠封装结构
CN207834289U (zh) 具有引脚侧壁爬锡功能的半导体封装结构
CN108198797B (zh) 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN105206594B (zh) 单面蚀刻水滴凸点式封装结构及其工艺方法
CN207834288U (zh) 具有引脚侧壁爬锡功能的半导体封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant