CN108198804A - 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺 - Google Patents

具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺 Download PDF

Info

Publication number
CN108198804A
CN108198804A CN201711467436.1A CN201711467436A CN108198804A CN 108198804 A CN108198804 A CN 108198804A CN 201711467436 A CN201711467436 A CN 201711467436A CN 108198804 A CN108198804 A CN 108198804A
Authority
CN
China
Prior art keywords
pin
plastic packaging
side wall
packaging material
dao
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711467436.1A
Other languages
English (en)
Other versions
CN108198804B (zh
Inventor
梁志忠
刘恺
王亚琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201711467436.1A priority Critical patent/CN108198804B/zh
Publication of CN108198804A publication Critical patent/CN108198804A/zh
Application granted granted Critical
Publication of CN108198804B publication Critical patent/CN108198804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

本发明涉及一种具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺，所述结构包括第一基岛和第一引脚，所述第一引脚包括平面部分和侧壁部分，所述侧壁部分包括多个侧壁面，所述平面部分与侧壁部分之间通过弧形部分过渡连接，所述第一基岛正面设置有第一芯片，所述第一基岛、第一引脚以及第一芯片外围区域包封有第一塑封料，所述第一塑封料表面设置有第二基岛和第二引脚，所述第二基岛正面设置有第二芯片，所述第二基岛、第二引脚以及第二芯片外围区域包封有第二塑封料。本发明在焊接PCB时焊锡可以沿竖直侧壁爬升到较高的高度，从而增加焊锡与引脚的结合面积，同时可以使引脚处的空气沿外凸弧形排出，从而提高产品的焊接性能和可靠性。

Description

具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
技术领域
本发明涉及一种具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺，属于半导体封装技术领域。
背景技术
随着现代科技的发展，半导体封装得到了广泛应用。它在雷达、遥控遥测、航空航天等的大量应用对其可靠性提出了越来越高的要求。而因半导体焊接不良造成的失效也越来越引起了人们的重视，因为这种失效往往是致命的，不可逆的。因此，在半导体行业得到一个好的焊接可靠性是非常重要的，半导体焊接面的锡层可以使得焊接更加牢固，特别是汽车电子。
众所周知，QFN(Quad Flat No-lead Package，四侧无引脚扁平封装)和DFN (DuadFlat No-lead Package，双侧无引脚扁平封装)为无引脚封装，其中央位置有一个大面积裸露的焊盘，具有导热作用，在大焊盘的封装外围有实现电气连接的导电焊盘。通常导热焊盘与导电焊盘一起贴装在电路板上，但在现有技术中存在了塑封体切割后金属引脚的侧面因无锡层界面，导致PCB板上的锡膏无法爬上塑封体侧面的金属区域。而造成金属引脚侧面虚焊或是冷焊的问题是无法在外观上清楚的检视出来的，尤其是应用在汽车电子中的一级安全与二级安全上，所以塑封体的侧面金属引脚的爬锡尤为重要。
为解决这个问题，业内常规做法对引线框引脚背面外端进行切割(参见图1A)，形成阶梯状的台阶，后续再进行切割作业(参见图1B)，这样就可以得到在引脚侧面具有台阶的封装结构(参见图1C)，从而提高其焊接PCB时的可靠性。
但是此种引脚具有台阶的封装结构底部的裸露焊盘和导电焊盘与PCB上的热焊盘进行焊接时，如图1D中A处所示，引脚台阶处容易残留有空气无法排出，造成焊锡结合性不好。特别是在产品工作时，残留在台阶内处的空气会因为产品受热产生空气膨胀，而形成了PCB焊盘与塑封体引脚间的锡层开裂，导致集成电路的电性功能接触不良，严重时还会直接造成电性功能停止工作。
另外，此种引脚具有台阶的封装结构的制造过程中，需要先对引线框引脚背面外端进行切割，后续再对完成封装的引线框正面进行切割作业，其需要进行两次切割作业，其会导致切割效率降低，也容易加速切割刀具的耗损，增加了制造成本。
业内还有另外的做法是对引线框引脚背面外端半蚀刻，形成水滴状的凹槽（参见图1E），由于蚀刻特性，通过此种方法形成的凹槽会是内凹的圆弧，此种结构的引脚凹槽处同样容易残留有空气无法排出(参见图1F)，造成焊锡结合性不好。
另外业内还有一种具有L形外引脚（见图1G）或J形外引脚（见图1H）封装结构，其利用传统的外引脚封装的引线框架进行装片、打线、包封作业，在冲切制程前其具有一定长度的外引脚（见图1I），在冲切制程时需要将成型模具伸入外引脚与塑封体之间，并将外引脚朝塑封体侧面进行弯折而制得L形外引脚或C形的外引脚，此种L形外引脚或C形外引脚封装，会因为其外引脚具有相当的高度，所以在该封装结构贴装在PCB板时，会使焊锡沿外引脚因毛细现像爬升到一定的高度，使其焊接PCB时具有较高的焊接强度。
然而此种通过切筋成型形成L形外引脚或C形外引脚的封装结构，在形成L形外引脚或C形外引脚时，亦然也存在以下缺陷：首先、在进行外引脚成型时外引脚朝塑封体侧面进行弯折，图1G和图1H中A处的内引脚会因金属的反弹作用力的影响下，致使金属引脚有由塑封体向下向外拨开的应力，而在此作用力向下的情况下，容易造成A处内引脚上表面与塑封料下表面之间产生分层现象。严重的情况下甚至会导致A处焊线与内引脚之间形成断路，从而导致产品的失效；其次，该种L形外引脚或C形外引脚封装结构在进行外引脚成型时，外引脚朝塑封体侧面进行弯折是将成型模具伸入外引脚与塑封体之间再进行折弯成型，由于金属引脚具有一定的弹性系数，会导致外引脚受到应力会回弹的关系，致使外引脚形成如图1J中的B处那样形成较大的喇叭形开口，而很难形成如图1G中垂直贴紧塑封体侧面的形状；最后，该种L形外引脚或C形外引脚封装结构具有较大的体积，由于是将外引脚折弯形成L形外引脚或C形外引脚封装结构，其相较于传统的内引脚封装来看，具有较宽的封装体宽度，不利于小型化封装体的发展趋势。
发明内容
本发明所要解决的技术问题是针对上述现有技术提供一种具有引脚侧壁爬锡功能的堆叠封装结构，其引脚具有外凸的弧形以及与之相连突出于塑封料并具有一定高度的侧壁，在焊接PCB时焊锡可以沿竖直侧壁爬升到较高的高度，并且由于其引脚侧壁是突出于塑封料的，所以可以进一步增加焊锡与引脚的结合面积，其爬锡状态直接从外观就能清晰地看出，另外在爬锡的同时引脚的外凸弧形结构可以使引脚处的空气沿外凸弧形排出，从而可以避免在焊锡中残留有气泡从而影响引脚与PCB的结合，可以提高产品的焊接性能与焊接的可靠性；
本发明一种具有引脚侧壁爬锡功能的堆叠封装结构的制造工艺，其利用蚀刻工艺在载板上形成具有一定深度的凹槽，其通过在凹槽中电镀金属层，可形成具有突出于塑封料并且具有一定高度的竖直侧壁的引脚，由于其引脚的竖直侧壁是电镀形成，而不是把传统框架的外引脚进行切筋成型而成，其侧壁的形成过程不会导致引脚与塑封料之间的分层，从而影响产品的可靠性。
本发明解决上述问题所采用的技术方案为：一种具有引脚侧壁爬锡功能的堆叠封装结构，它包括第一基岛和第一引脚，所述第一引脚包括平面部分和侧壁部分，所述侧壁部分位于平面部分外侧，所述侧壁部分包括多个侧壁面，所述平面部分与侧壁部分的多个侧壁面之间通过弧形部分过渡连接，所述弧形部分的凸面朝向外下侧，所述第一基岛正面设置有第一芯片，所述第一芯片通过第一金属焊线与第一引脚形成电性连接，所述第一基岛、第一引脚以及第一芯片外围区域包封有第一塑封料，所述侧壁部分的高度与第一塑封料齐平，所述侧壁部分的多个侧壁面和弧形部分通过包覆第一塑封料形成波状突出部，所述平面部分、弧形部分和侧壁部分的内表面包覆在第一塑封料之内，所述平面部分、弧形部分和侧壁部分的外表面暴露于第一塑封料之外，所述第一塑封料表面设置有第二基岛和第二引脚，所述第二引脚与侧壁部分相连接，所述第二基岛正面设置有第二芯片，所述第二芯片通过第二金属焊线与第二引脚形成电性连接，所述第二基岛、第二引脚以及第二芯片外围区域包封有第二塑封料，所述第二塑封料侧面为平面，所述第二塑封料各个侧面齐平或者超出该侧对应的第一引脚外侧壁部分。
所述第一芯片或第二芯片采用倒装结构。
一种具有引脚侧壁爬锡功能的堆叠封装结构的制造工艺，所述工艺包括以下步骤：
步骤一、取一片金属载板；
步骤二、在金属载板正面及背面贴覆或印刷可进行曝光显影的光阻材料，利用曝光显影设备对金属载板表面的光阻材料进行曝光、显影与去除部分光阻材料，以露出金属载板表面需要进行蚀刻图形区域；
步骤三、在金属载板正面完成曝光显影的区域进行化学蚀刻，蚀刻形成凹槽，凹槽底部为平面，凹槽的四个侧壁为波状面，底部和侧壁连接处蚀刻为弧形，蚀刻完成后去除金属载板表面的光阻膜；
步骤四，在金属载板正面凹槽内部分电镀上金属线路层，形成第一引脚和第一基岛，第一引脚包括平面部分和侧壁部分，侧壁部分包括多个侧壁面，平面部分与侧壁部分的多个侧壁面之间通过弧形部分过渡连接，弧形部分的凸面朝向外下侧，侧壁部分的高度与凹槽顶面齐平；
步骤五、在第一基岛表面涂覆粘结物质或焊料，然后在粘结物质或焊料上植入第一芯片，在第一芯片正面与第一引脚正面之间进行键合金属焊线作业；
步骤六、将步骤五完成装片与打线作业的金属载板采用第一塑封料进行塑封，塑封后侧壁部分的多个侧壁面和弧形部分通过包覆第一塑封料形成波状突出部，第一塑料封表面与凹槽顶面齐平；
步骤七、在第一塑封料表面电镀上金属线路层，形成第二引脚和第二基岛；
步骤八、在第二基岛表面涂覆粘结物质或焊料，然后在粘结物质或焊料上植入第二芯片，在第二芯片正面与第二引脚正面之间进行键合金属焊线作业；
步骤九、将步骤八完成装片与打线作业的金属载板采用第二塑封料进行塑封；
步骤十、去除金属载板，露出第一引脚和第一基岛的外表面；
步骤十一将步骤十完成去除载板的产品进行切割作业，使原本阵列式的塑封体切割独立开来，制得一种具有引脚侧面爬锡功能的堆叠封装结构。
所述金属载板的材质是铜材，铁材或不锈钢材。
所述光阻材料是光阻膜或光刻胶。
步骤三中蚀刻药水采用氯化铜或者是氯化铁。
步骤三中采用化学药水软化并采用高压水冲洗的方法去除光阻膜。
步骤四或步骤七中金属线路层材料是铜、铝或镍。
步骤五或步骤八中金属焊线的材料采用金、银、铜或铝；金属焊线的形状是丝状或带状。
步骤六或步骤九中塑封料的包封方式采用模具灌胶方式、喷涂设备喷涂方式或刷胶方式，所述塑封料采用有填料物质或是无填料物质的环氧树脂。
与现有技术相比，本发明的优点在于：
1、本发明的一种具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺，其在载板蚀刻形成的凹槽中电镀直接形成具有外凸的弧形以及与之相连突出于塑封料并具有一定高度的侧壁的引脚，在焊接PCB时焊锡可以沿竖直侧壁爬升到较高的高度，从而增加焊锡与引脚的结合面积，其爬锡状态直接从外观就能清晰地看出，另外在爬锡的同时引脚的外凸弧形结构可以使引脚处的空气沿外凸弧形排出，从而可以避免在焊锡中残留有气泡从而影响引脚与PCB的结合，可以提高产品的焊接性能与焊接的可靠性；
2、本发明的一种具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺，其引脚的竖直侧壁是电镀形成，而不是把传统框架的外引脚进行切筋成型而成，其侧壁的形成过程不会导致引脚与塑封料之间的分层，从而影响产品的可靠性；
3、本发明的一种具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺，其基岛和引脚为电镀形成的线路层，相较于通过切割框架形成的具有爬锡功能的堆叠封装结构和通过切筋成型形成的具有爬锡侧壁的堆叠封装结构具有更小的封装体积。
附图说明
图1A-1B为现有的制造引脚具有台阶的封装结构的两次切割作业示意图。
图1C为现有的引脚具有台阶的封装结构的示意图。
图1D为现有的引脚具有台阶的封装结构与PCB板结合的示意图。
图1E为现有的引脚具有水滴状凹槽的封装结构的示意图。
图1F为现有的引脚具有水滴状凹槽的封装结构与PCB板结合的示意图。
图1G为现有的具有L形外引脚的封装结构的示意图。
图1H为现有的具有C形外引脚的封装结构的示意图。
图1I 为现有的具有L形外引脚或C形外引脚的封装结构在进行切筋成型前的结构示意图。
图1J为现有的具有L形外引脚的封装结构在切筋成型后的结构示意图。
图2为本发明一种具有引脚侧壁爬锡功能的堆叠封装结构实施例1的示意图。
图3为本发明一种具有引脚侧壁爬锡功能的堆叠封装结构实施例1的立体示意图。
图4~图16为本发明一种具有引脚侧壁爬锡功能的堆叠封装结构实施例1的制造工艺的流程示意图。
图17为本发明一种具有引脚侧壁爬锡功能的堆叠封装结构实施例2的示意图。
图18为本发明一种具有引脚侧壁爬锡功能的堆叠封装结构实施例3的示意图。
图19为本发明一种具有引脚侧壁爬锡功能的堆叠封装结构实施例4的示意图。
其中：
第一基岛1
第一引脚2
平面部分2.1
弧形部分2.2
侧壁部分2.3
粘结物质或焊料3
第一芯片4
第一金属焊线5
第一塑封料6
波状突出部7
第二基岛8
第二引脚9
第二芯片10
第二金属焊线11
第二塑封料12。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例1：
如图2、图3所示，本实施例中的一种具有引脚侧壁爬锡功能的堆叠封装结构，它包括第一基岛1和第一引脚2，所述第一基岛1和第一引脚2为电镀形成的金属线路层，所述第一引脚2设置于第一基岛1周围，所述第一引脚2包括平面部分2.1和侧壁部分2.3，所述侧壁部分2.3位于平面部分2.1外侧，所述侧壁部分2.3包括多个侧壁面，所述平面部分2.1与侧壁部分2.3的多个侧壁面之间通过弧形部分2.2过渡连接，所述弧形部分2.2的凸面朝向外下侧，所述第一基岛1正面通过粘结物质或焊料3设置有第一芯片4，所述第一芯片4通过第一金属焊线5与第一引脚2形成电性连接，所述第一基岛1、第一引脚2以及第一芯片4外围区域包封有第一塑封料6，所述侧壁部分2.3的高度与第一塑封料6齐平，所述侧壁部分2.3的多个侧壁面和弧形部分2.2通过包覆第一塑封料6形成波状突出部7，所述平面部分2.1、弧形部分2.2和侧壁部分2.3的内表面包覆在第一塑封料6之内，所述平面部分2.1、弧形部分2.2和侧壁部分2.3的外表面暴露于第一塑封料6之外，所述第一塑封料6表面设置有第二基岛8和第二引脚9，所述第二引脚9与侧壁部分2.3相连接，所述第二基岛8正面通过粘结物质或焊料3设置有第二芯片10，所述第二芯片10通过第二金属焊线11与第二引脚9形成电性连接，所述第二基岛8、第二引脚9以及第二芯片10外围区域包封有第二塑封料12，所述第二塑封料12侧面为平面，所述第二塑封料12的各个侧面齐平或者超出该侧对应的第一引脚2外侧壁部分2.3。
一种具有引脚侧壁爬锡功能的堆叠封装结构的制造工艺，所述工艺包括以下步骤：
步骤一、参见图4，取一片厚度合适的金属载板，此板材使用的目的是为线路制作及线路层结构提供支撑，此板材的材质主要以金属材料为主，而金属材料的材质可以是铜材，铁材，不锈钢材或其它具有导电功能的金属物质；
步骤二、参见图5，在金属载板正面及背面贴覆或印刷可进行曝光显影的光阻材料，以保护后续蚀刻金属层工艺作业。光阻材料可以是光阻膜，也可以是光刻胶。参见图6，利用曝光显影设备对金属载板表面的光阻材料进行曝光、显影与去除部分光阻材料，以露出金属载板表面需要进行蚀刻图形区域；
步骤三、参见图7，在金属载板正面完成曝光显影的区域进行化学蚀刻，蚀刻形成凹槽，凹槽底部为平面，凹槽的四个侧壁为波状面，由于蚀刻特性，底部和侧壁连接处会蚀刻为弧形。蚀刻药水可以采用氯化铜或者是氯化铁或者其它可以进行化学蚀刻的药水。参见图8，蚀刻完成后去除金属载板表面的光阻膜，去除光阻膜的方法可以采用化学药水软化并采用高压水冲洗的方法去除光阻膜；
步骤四，参见图9，在金属载板正面凹槽内部分电镀上金属线路层，形成第一引脚和第一基岛，第一引脚包括平面部分和侧壁部分，侧壁部分包括多个侧壁面，平面部分与侧壁部分的多个侧壁面之间通过弧形部分过渡连接，弧形部分的凸面朝向外下侧，侧壁部分的高度与凹槽顶面齐平，金属线路层材料通常是铜、铝、镍等，也可以是其它导电金属物质；
步骤五、参见图10、在第一基岛表面涂覆粘结物质或焊料，然后在粘结物质或焊料上植入第一芯片。在第一芯片正面与第一引脚正面之间进行键合金属焊线作业，所述金属焊线的材料采用金、银、铜、铝或是合金的材料，金属焊线的形状可以是丝状也可以是带状；
步骤六、参见图11，将步骤五完成装片与打线作业的金属载板采用第一塑封料进行塑封，塑封后侧壁部分的多个侧壁面和弧形部分通过包覆第一塑封料形成波状突出部，第一塑料封表面与凹槽顶面齐平；第一塑封料的包封方式可以采用模具灌胶方式、喷涂设备喷涂方式或刷胶方式，所述第一塑封料可以采用有填料物质或是无填料物质的环氧树脂；
步骤七、参见图12，在第一塑封料表面电镀上金属线路层，形成第二引脚和第二基岛，金属线路层材料通常是铜、铝、镍等，也可以是其它导电金属物质；
步骤八、参见图13，在第二基岛表面涂覆粘结物质或焊料，然后在粘结物质或焊料上植入第二芯片。在第二芯片正面与第二引脚正面之间进行键合金属焊线作业，所述金属焊线的材料采用金、银、铜、铝或是合金的材料，金属焊线的形状可以是丝状也可以是带状；
步骤九、参见图14，将步骤八完成装片与打线作业的金属载板采用第二塑封料进行塑封；第二塑封料的包封方式可以采用模具灌胶方式、喷涂设备喷涂方式或刷胶方式，所述第一塑封料可以采用有填料物质或是无填料物质的环氧树脂；
步骤十、参见图15，去除金属载板，露出第一引脚和第一基岛的外表面；
步骤十一、参见图16，将步骤十完成去除载板的产品进行切割作业，使原本阵列式的塑封体切割独立开来，制得一种具有引脚侧面爬锡功能的堆叠封装结构。
实施例2：
参见图17，实施例2与实施例1的区别在于：第一芯片和第二芯片采用倒装结构；
实施例3：
参见图18，实施例3与实施例1的区别在于：第二芯片采用倒装结构；
实施例4：
参见图19，实施例4与实施例1的区别在于：第一芯片采用倒装结构。
除上述实施例外，本发明还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本发明权利要求的保护范围之内。

Claims (10)

1.一种具有引脚侧壁爬锡功能的堆叠封装结构，其特征在于：它包括第一基岛（1）和第一引脚（2），所述第一引脚（2）包括平面部分（2.1）和侧壁部分（2.3），所述侧壁部分（2.3）位于平面部分（2.1）外侧，所述侧壁部分（2.3）包括多个侧壁面，所述平面部分（2.1）与侧壁部分（2.3）的多个侧壁面之间通过弧形部分（2.2）过渡连接，所述弧形部分（2.2）的凸面朝向外下侧，所述第一基岛（1）正面设置有第一芯片（4），所述第一芯片（4）通过第一金属焊线（5）与第一引脚（2）形成电性连接，所述第一基岛（1）、第一引脚（2）以及第一芯片（4）外围区域包封有第一塑封料（6），所述侧壁部分（2.3）的高度与第一塑封料（6）齐平，所述侧壁部分（2.3）的多个侧壁面和弧形部分（2.2）通过包覆第一塑封料（6）形成波状突出部（7），所述平面部分（2.1）、弧形部分（2.2）和侧壁部分（2.3）的内表面包覆在第一塑封料（6）之内，所述平面部分（2.1）、弧形部分（2.2）和侧壁部分（2.3）的外表面暴露于第一塑封料（6）之外，所述第一塑封料（6）表面设置有第二基岛（8）和第二引脚（9），所述第二引脚（9）与侧壁部分（2.3）相连接，所述第二基岛（8）正面设置有第二芯片（10），所述第二芯片（10）通过第二金属焊线（11）与第二引脚（9）形成电性连接，所述第二基岛（8）、第二引脚（9）以及第二芯片（10）外围区域包封有第二塑封料（12），所述第二塑封料（12）侧面为平面，所述第二塑封料（12）各个侧面齐平或者超出该侧对应的第一引脚（2）外侧壁部分（2.3）。
2.根据权利要求1所述的一种具有引脚侧壁爬锡功能的堆叠封装结构，其特征在于：所述第一芯片（4）或第二芯片（10）采用倒装结构。
3.一种具有引脚侧壁爬锡功能的堆叠封装结构的制造工艺，其特征在于所述工艺包括以下步骤：
步骤一、取一片金属载板；
步骤二、在金属载板正面及背面贴覆或印刷可进行曝光显影的光阻材料，利用曝光显影设备对金属载板表面的光阻材料进行曝光、显影与去除部分光阻材料，以露出金属载板表面需要进行蚀刻图形区域；
步骤三、在金属载板正面完成曝光显影的区域进行化学蚀刻，蚀刻形成凹槽，凹槽底部为平面，凹槽的四个侧壁为波状面，底部和侧壁连接处蚀刻为弧形，蚀刻完成后去除金属载板表面的光阻膜；
步骤四，在金属载板正面凹槽内部分电镀上金属线路层，形成第一引脚和第一基岛，第一引脚包括平面部分和侧壁部分，侧壁部分包括多个侧壁面，平面部分与侧壁部分的多个侧壁面之间通过弧形部分过渡连接，弧形部分的凸面朝向外下侧，侧壁部分的高度与凹槽顶面齐平；
步骤五、在第一基岛表面涂覆粘结物质或焊料，然后在粘结物质或焊料上植入第一芯片，在第一芯片正面与第一引脚正面之间进行键合金属线作业；
步骤六、将步骤五完成装片与打线作业的金属载板采用第一塑封料进行塑封，塑封后侧壁部分的多个侧壁面和弧形部分通过包覆第一塑封料形成波状突出部，第一塑料封表面与凹槽顶面齐平；
步骤七、在第一塑封料表面电镀上金属线路层，形成第二引脚和第二基岛；
步骤八、在第二基岛表面涂覆粘结物质或焊料，然后在粘结物质或焊料上植入第二芯片，在第二芯片正面与第二引脚正面之间进行键合金属焊线作业；
步骤九、将步骤八完成装片与打线作业的金属载板采用第二塑封料进行塑封；
步骤十、去除金属载板，露出第一引脚和第一基岛的外表面；
步骤十一将步骤十完成去除载板的产品进行切割作业，使原本阵列式的塑封体切割独立开来，制得一种具有引脚侧面爬锡功能的堆叠封装结构。
4.根据权利要求3所述的一种具有引脚侧壁爬锡功能的堆叠封装结构的制造工艺，其特征在于：所述金属载板的材质是铜材，铁材或不锈钢材。
5.根据权利要求3所述的一种具有引脚侧壁爬锡功能的堆叠封装结构的制造工艺，其特征在于：所述光阻材料是光阻膜或光刻胶。
6.根据权利要求3所述的一种具有引脚侧壁爬锡功能的堆叠封装结构的制造工艺，其特征在于：步骤三中蚀刻药水采用氯化铜或者是氯化铁。
7.根据权利要求3所述的一种具有引脚侧壁爬锡功能的堆叠封装结构的制造工艺，其特征在于：步骤三中采用化学药水软化并采用高压水冲洗的方法去除光阻膜。
8.根据权利要求3所述的一种具有引脚侧壁爬锡功能的堆叠封装结构的制造工艺，其特征在于：步骤四或步骤七中金属线路层材料是铜、铝或镍。
9.根据权利要求3所述的一种具有引脚侧壁爬锡功能的堆叠封装结构的制造工艺，其特征在于：步骤五或步骤八中金属焊线的材料采用金、银、铜或铝；金属焊线的形状是丝状或带状。
10.根据权利要求3所述的一种具有引脚侧壁爬锡功能的堆叠封装结构的制造工艺，其特征在于：步骤六或步骤九中塑封料的包封方式采用模具灌胶方式、喷涂设备喷涂方式或刷胶方式，所述塑封料采用有填料物质或是无填料物质的环氧树脂。
CN201711467436.1A 2017-12-29 2017-12-29 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺 Active CN108198804B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711467436.1A CN108198804B (zh) 2017-12-29 2017-12-29 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711467436.1A CN108198804B (zh) 2017-12-29 2017-12-29 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺

Publications (2)

Publication Number Publication Date
CN108198804A true CN108198804A (zh) 2018-06-22
CN108198804B CN108198804B (zh) 2020-03-06

Family

ID=62586027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711467436.1A Active CN108198804B (zh) 2017-12-29 2017-12-29 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺

Country Status (1)

Country Link
CN (1) CN108198804B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192920A (zh) * 2021-05-21 2021-07-30 南京矽邦半导体有限公司 一种qfn封装的引脚结构
CN116246986A (zh) * 2023-05-10 2023-06-09 南京睿芯峰电子科技有限公司 具有外露引线框架的封装件及其制作方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209999A (ja) * 2004-01-26 2005-08-04 Ricoh Co Ltd 半導体装置及びリードフレーム、並びに半導体装置の製造方法
CN101512762A (zh) * 2006-08-28 2009-08-19 爱特梅尔公司 用于半导体电路小片的三维封装的可堆叠封装
JP2010192847A (ja) * 2009-02-20 2010-09-02 Yamaha Corp リードフレーム及びこれを用いた半導体パッケージの製造方法
CN102842515A (zh) * 2011-06-23 2012-12-26 飞思卡尔半导体公司 组装半导体器件的方法
CN103474406A (zh) * 2013-09-27 2013-12-25 华天科技（西安）有限公司 一种aaqfn框架产品无铜扁平封装件及其制作工艺
CN105206596A (zh) * 2014-06-06 2015-12-30 飞思卡尔半导体公司 具有弯折引线的封装集成电路器件
CN105405823A (zh) * 2014-08-20 2016-03-16 飞思卡尔半导体公司 具有可检查的焊接点的半导体装置
CN105895610A (zh) * 2014-11-18 2016-08-24 飞思卡尔半导体公司 半导体装置以及具有竖直连接条的引线框
CN106169443A (zh) * 2015-05-18 2016-11-30 东和株式会社 半导体装置及其制造方法
CN106783792A (zh) * 2017-03-22 2017-05-31 江苏长电科技股份有限公司 一种塑封体侧面引脚具有侧边爬锡性能的封装结构
US20170263538A1 (en) * 2016-03-09 2017-09-14 Freescale Semiconductor, Inc. Packaged semiconductor device having bent leads and method for forming
CN107170716A (zh) * 2016-03-08 2017-09-15 株式会社吉帝伟士 半导体封装件及半导体封装件的制造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209999A (ja) * 2004-01-26 2005-08-04 Ricoh Co Ltd 半導体装置及びリードフレーム、並びに半導体装置の製造方法
CN101512762A (zh) * 2006-08-28 2009-08-19 爱特梅尔公司 用于半导体电路小片的三维封装的可堆叠封装
JP2010192847A (ja) * 2009-02-20 2010-09-02 Yamaha Corp リードフレーム及びこれを用いた半導体パッケージの製造方法
CN102842515A (zh) * 2011-06-23 2012-12-26 飞思卡尔半导体公司 组装半导体器件的方法
CN103474406A (zh) * 2013-09-27 2013-12-25 华天科技（西安）有限公司 一种aaqfn框架产品无铜扁平封装件及其制作工艺
CN105206596A (zh) * 2014-06-06 2015-12-30 飞思卡尔半导体公司 具有弯折引线的封装集成电路器件
CN105405823A (zh) * 2014-08-20 2016-03-16 飞思卡尔半导体公司 具有可检查的焊接点的半导体装置
CN105895610A (zh) * 2014-11-18 2016-08-24 飞思卡尔半导体公司 半导体装置以及具有竖直连接条的引线框
CN106169443A (zh) * 2015-05-18 2016-11-30 东和株式会社 半导体装置及其制造方法
CN107170716A (zh) * 2016-03-08 2017-09-15 株式会社吉帝伟士 半导体封装件及半导体封装件的制造方法
US20170263538A1 (en) * 2016-03-09 2017-09-14 Freescale Semiconductor, Inc. Packaged semiconductor device having bent leads and method for forming
CN106783792A (zh) * 2017-03-22 2017-05-31 江苏长电科技股份有限公司 一种塑封体侧面引脚具有侧边爬锡性能的封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192920A (zh) * 2021-05-21 2021-07-30 南京矽邦半导体有限公司 一种qfn封装的引脚结构
CN116246986A (zh) * 2023-05-10 2023-06-09 南京睿芯峰电子科技有限公司 具有外露引线框架的封装件及其制作方法

Also Published As

Publication number Publication date
CN108198804B (zh) 2020-03-06

Similar Documents

Publication Publication Date Title
CN108109972A (zh) 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
US8106492B2 (en) Semiconductor package and manufacturing method thereof
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US9543235B2 (en) Semiconductor package and method therefor
KR20000028854A (ko) 플라스틱 집적회로 장치 패키지와 마이크로 리드프레임 및패키지의 제조 방법
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
CN106783792A (zh) 一种塑封体侧面引脚具有侧边爬锡性能的封装结构
CN108206170A (zh) 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN108198790A (zh) 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
JP5278037B2 (ja) 樹脂封止型半導体装置
CN108198804A (zh) 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN109037077A (zh) 一种半导体芯片封装方法
CN109065519A (zh) 一种半导体芯片封装器件
CN108198761A (zh) 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN206595254U (zh) 一种塑封体侧面引脚具有侧边爬锡性能的封装结构
CN102270620A (zh) 在边缘引脚具有凹槽的半导体封装结构
CN207834273U (zh) 具有引脚侧壁爬锡功能的堆叠封装结构
CN108198797A (zh) 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN109065518A (zh) 一种半导体芯片封装阵列
CN207834289U (zh) 具有引脚侧壁爬锡功能的半导体封装结构
CN101944520A (zh) 半导体封装结构与半导体封装工艺
CN201838581U (zh) 四面无引脚封装结构
CN207834288U (zh) 具有引脚侧壁爬锡功能的半导体封装结构
CN207834292U (zh) 具有引脚侧壁爬锡功能的堆叠封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant