JP2010192847A - リードフレーム及びこれを用いた半導体パッケージの製造方法 - Google Patents

リードフレーム及びこれを用いた半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2010192847A
JP2010192847A JP2009038318A JP2009038318A JP2010192847A JP 2010192847 A JP2010192847 A JP 2010192847A JP 2009038318 A JP2009038318 A JP 2009038318A JP 2009038318 A JP2009038318 A JP 2009038318A JP 2010192847 A JP2010192847 A JP 2010192847A
Authority
JP
Japan
Prior art keywords
frame
lead
stage
stage portion
resin mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009038318A
Other languages
English (en)
Inventor
Yoshio Fukuda
芳生 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2009038318A priority Critical patent/JP2010192847A/ja
Publication of JP2010192847A publication Critical patent/JP2010192847A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】ステージ部の表面に半導体チップを搭載し、ステージ部の裏面を外方に露出させるように半導体チップ及びステージ部を樹脂モールド部で封止した構成の半導体パッケージにおいて、ステージ部の裏面にめっきを施す作業を簡便に実施できるようにする。
【解決手段】ステージ部5と複数のリード7とをフレーム枠部9及び連結リードにより相互に連結したリードフレームにおいて、フレーム枠部9に、切り込み線とその両端を結ぶ折り曲げ線とを形成すると共に、切り込み線及び折り曲げ線によって囲まれたフレーム枠部9の領域部分を折り曲げ線において折り曲げることで、ステージ部5の表面5a側から突出する突出片17とする。また、突出片17の突出高さT1を樹脂モールド部25の厚さ寸法T2よりも大きく設定し、さらに、突出片17の突出方向の先端の一部を、突出片17の基端よりもその幅方向に張り出させる。
【選択図】図4

Description

この発明は、リードフレーム及びこれを用いた半導体パッケージの製造方法に関する。
従来の半導体パッケージには、例えば特許文献1のように、リードフレームによって構成される略板状のステージ部の表面に半導体チップを搭載して樹脂モールド部で封止した構成のものがある。この構成の半導体パッケージにおいては、半導体チップから発生する熱を効率よく放熱することを目的として、ステージ部の裏面を樹脂モールド部の外方に露出させている。また、この種の半導体パッケージでは、ステージ部の裏面全体を半田等により回路基板に接合させることで半導体チップの熱を回路基板に逃がすため、ステージ部の裏面には半田の濡れ性を向上させるためのめっきが形成されている。このめっきは、樹脂モールド部を形成した後に行われる。
特開2000−150725号公報
このような半導体パッケージは、めっきを施した後に複数積層された状態で搬送されることがあるが、この際、上側の半導体パッケージのステージ部の裏面に形成されためっきが、下側の半導体パッケージの樹脂モールド部に付着してしまう虞がある。すなわち、ステージ部の裏面に形成されためっきが剥がれてしまう虞がある。
また、半導体パッケージをその厚さ方向に複数積層した状態でめっきを施す場合には、上側の半導体パッケージのステージ部が下側の樹脂モールド部に接触しないように、上下のリードフレーム間に別途スペーサを設置する必要があるが、この設置作業は面倒であり、結果として、半導体パッケージの製造効率が低下する虞がある。
本発明は、上述した事情に鑑みてなされたものであって、ステージ部の裏面にめっきを施すための作業を簡便に行うことができ、また、ステージ部の裏面に形成されためっきが剥がれることを防止できるリードフレーム及びこれを用いた半導体パッケージの製造方法を提供することを目的とする。
上記課題を解決するために、この発明は以下の手段を提案している。
本発明のリードフレームは、半導体チップと、該半導体チップを表面に配した板状のステージ部と、前記半導体チップの周囲に配されて前記半導体チップに電気接続される複数のリードと、前記ステージ部の裏面が外方に露出するように前記半導体チップ、前記ステージ部及び前記リードを封止する樹脂モールド部とを備える半導体パッケージの製造に使用するリードフレームであって、前記ステージ部と、前記複数のリードと、前記ステージ部を囲繞して前記複数のリードを相互に連結するフレーム枠部と、当該フレーム枠部及び前記ステージ部を相互に連結する連結リードとを金属性薄板に形成してなり、前記フレーム枠部に、切り込み線と該切り込み線の両端を結ぶ折り曲げ線とが形成されると共に、前記切り込み線及び前記折り曲げ線によって囲まれた前記フレーム枠部の領域部分を前記折り曲げ線において折り曲げることで、当該フレーム枠部の領域部分が、前記ステージ部の表面側あるいは裏面側から前記金属性薄板の厚さ方向に突出する突出片として形成され、当該突出片の突出高さが、前記金属性薄板の厚さ方向に沿う前記樹脂モールド部の厚さ寸法よりも大きくなるように設定され、前記突出片の突出方向の先端の少なくとも一部が、当該突出片の基端よりもその幅方向に張り出していることを特徴とする。
また、本発明の半導体パッケージの製造方法は、板状のステージ部と、当該ステージ部の周囲に配される複数のリードと、前記ステージ部を囲繞して前記複数のリードを相互に連結するフレーム枠部と、当該フレーム枠部及び前記ステージ部を相互に連結する連結リードとを備えるリードフレームを金属性薄板に形成するフレーム準備工程と、前記ステージ部の表面に半導体チップを固定し、該半導体チップを前記リードに電気接続するチップ搭載工程と、前記ステージ部の裏面を外方に露出させるように、前記ステージ部、前記半導体チップ及び前記リードを樹脂により一体的に固定する樹脂モールド部を形成するモールド工程と、前記樹脂モールド部から外方に露出する前記リード及び前記ステージ部にめっきを施すめっき工程とを備え、前記フレーム準備工程時から前記めっき工程の前までの間に、前記フレーム枠部に切り込み線を形成する切り込み工程と、前記切り込み線の両端を結ぶ折り曲げ線において前記切り込み線及び前記折り曲げ線によって囲まれた前記フレーム枠部の領域部分を折り曲げることで、当該領域部分が、前記ステージ部の表面側あるいは裏面側から前記金属性薄板の厚さ方向に突出して、その突出高さが前記金属性薄板の厚さ方向に沿う前記樹脂モールド部の厚さ寸法よりも大きく、かつ、前記折り曲げ線からその直交方向に延びる前記領域部分の先端の少なくとも一部が前記領域部分の基端よりもその幅方向に張り出す突出片として形成される折り曲げ工程とを実施することを特徴とする。
なお、突出片をフレーム枠部に対して折り曲げた状態においては、突出片を除くフレーム枠部の他の部分に、切り込み線及び折り曲げ線よって画成されてフレーム枠部の厚さ方向に貫通する切欠孔が形成される。したがって、この切欠孔は突出片の形状に対応する形状を呈する。
そして、前記半導体パッケージの製造方法においては、前記フレーム準備工程において複数の前記リードフレームを用意すると共に、複数のリードフレームに対して前記チップ搭載工程、前記モールド工程、前記切り込み工程及び折り曲げ工程を実施し、前記めっき工程の前に、複数の前記ステージ部がその厚さ方向に重なり合うように複数の前記リードフレームを積層し、一方のリードフレームに形成された前記樹脂モールド部の上面側あるいは下面側から突出する前記突出片の先端を、他方のリードフレームの前記フレーム枠部に当接させることで、上側の樹脂モールド部の下面に露出する前記ステージ部と、下側の樹脂モールド部の上面との間に隙間を形成することが好ましい。
なお、上記隙間は、突出片の突出高さが樹脂モールド部の厚さ寸法よりも大きいために生じる。これにより、上側の半導体パッケージのステージ部の裏面が下側の半導体パッケージの樹脂モールド部に接触することを防止できる。
したがって、上記リードフレーム及び半導体パッケージの製造方法によれば、従来のように別途スペーサを設置することなく、上述したように複数の半導体パッケージを積層するだけで、各半導体パッケージのステージ部の裏面にめっきを施すことができる。すなわち、めっきを施すための作業を簡便に行うことができ、半導体パッケージの製造効率向上を図ることができる。
また、めっきを施した後に複数の半導体パッケージを積層した状態では、上側の半導体パッケージのステージ部の裏面に形成されためっきが、下側の半導体パッケージの樹脂モールド部の上部に付着することを防止できる。
また、上記リードフレームによれば、ステージ部に対する突出片の形成位置や突出片の形状が積層される複数のリードフレームの間で同一であっても、ステージ部及び切欠孔がそれぞれ金属性薄板の厚さ方向に重なるように複数の半導体パッケージを重ね合わせることができる。
すなわち、突出片の先端の少なくとも一部が突出片の基端よりもその幅方向に張り出していることから、上述のように複数の半導体パッケージを重ね合わせても、突出片の先端の一部は、突出片の基端に対応する切欠孔の基端に対して幅方向にずれた位置に当接することになる。言い換えれば、突出片が切欠孔に入りこむことを防止できる。
以上のことから、複数の半導体パッケージを重ね合わせる際に、上下のリードフレームを金属性薄板の面方向にずらして配置する必要がないため、半導体パッケージを積層するスペースを最小限に抑えることができる。
また、前記リードフレームにおいては、前記突出片の先端の幅寸法を前記突出片の基端の幅寸法よりも大きくすることがより好ましい。
この場合には、ステージ部及び切欠孔が金属性薄板の厚さ方向に重なるように複数の半導体パッケージを重ね合わせる際に、上下のリードフレームが突出片の幅方向にずれたとしても、突出片が切欠孔に入り込むことを確実に防止できる。
本発明によれば、複数の半導体パッケージを積層させてもステージ部の裏面にめっきを施すための作業を簡便に行うことができ、また、複数の半導体パッケージを積層した状態でステージ部の裏面に形成されためっきが剥がれることを防止できる。
また、同一形状のリードフレームを用いて複数の半導体パッケージを製造しても、複数の半導体パッケージを積層するスペースを最小限に抑えることができる。そして、同一形状のリードフレームを用いて複数の半導体パッケージを製造できるため、半導体パッケージの製造コストも削減することができる。
この発明の一実施形態に係るリードフレームを、ステージ部の裏面側から見た状態を示す平面図である。 図1のリードフレームを用いて製造された半導体パッケージを、ステージ部の裏面側から見た状態を示す平面図である。 図2のA−A矢視断面図である。 図2,3の半導体パッケージを複数積層した状態を示す断面図である。 この発明の他の実施形態に係るリードフレームを、ステージ部の裏面側から見た状態を示す平面図である。 図5のリードフレームを用いて製造された半導体パッケージを複数積層した状態を示す断面図である。 この発明の他の実施形態に係るリードフレームを用いて製造された半導体パッケージを複数積層した状態を示す断面図である。
以下、図1〜4を参照して本発明の一実施形態に係るリードフレーム、及び、これを用いて製造される半導体パッケージについて説明する。
図1に示すように、リードフレーム1は、表面5aに半導体チップ3(図4参照)を配するための板状のステージ部5と、ステージ部5の周囲に配される複数のリード7と、複数のリード7を相互に連結するフレーム枠部9と、ステージ部5及びフレーム枠部9を相互に連結する複数の連結リード11とを金属性薄板2に形成して構成されている。なお、リードフレーム1は、1つのステージ部5を備えるものを1個のものとして、金属性薄板2に1列あるいは複数列に並ぶようにプレス加工やエッチング加工によって複数連ねて形成されるものである。以下、本明細書中においては1個単位のものをリードフレーム1と称する。
フレーム枠部9は、ステージ部5を囲繞する平面視略矩形の内縁を有しており、金属性薄板2においては、相互に隣り合う2つのリードフレーム1に共通する部位として形成されている。
ステージ部5は、平面視略矩形に形成されており、その各辺はフレーム枠部9の各辺に沿うように配されている。また、複数のリード7は、フレーム枠部9の内縁の各辺からこれに対向するステージ部5の各辺に向けて突出しており、各リード7の先端とステージ部5の各辺との間には隙間が形成されている。なお、図示例において、各リード7は、ステージ部5やフレーム枠部9の内縁の各辺に直交する方向に延びている。そして、各連結リード11は、フレーム枠部9の内縁の各角部からステージ部5の各角部まで直線状に延びて形成されている。
さらに、リードフレーム1には、複数のリード7及び連結リード11の長手方向の中途部を相互に連結するダムバー13が形成されている。ダムバー13は、平面視略矩形の環状に形成されており、その各辺はステージ部5やフレーム枠部9の各辺に沿うように配されている。
このリードフレーム1のほぼ全体は、元の金属性薄板2と同じ厚さ寸法に設定されており、ステージ部5とダムバー13との間に配される連結リード11の先端部だけが、金属性薄板2よりも薄く形成されている。具体的には、ステージ部5の表面5aとは反対側に面する連結リード11の先端部の裏面にハーフエッチング加工が施され、連結リード11の先端部の裏面は、ステージ部5の裏面5bよりも低く位置している。なお、図1においては、ハーフエッチング加工を施した連結リード11の裏面がハッチング領域によって示されている。
また、リードフレーム1のフレーム枠部9には切り込み線15が形成されており、この切り込み線15の両端を結ぶ直線が折り曲げ線16として形成されている。切り込み線15は、金属性薄板2の厚さ方向に貫通するように形成され、平面視で複数(図示例では2つ)の屈曲部分を有する直線形状を呈している。そして、切り込み線15及び折り曲げ線16によって囲まれたフレーム枠部9の領域部分は、これをフレーム枠部9の他の部分に対して折り曲げ線16において折り曲げることで、ステージ部5の表面5a側あるいは裏面5b側から金属性薄板2の厚さ方向に突出する突出片17として形成されるようになっている(図3,4参照)。
なお、突出片17をなすフレーム枠部9の領域部分は、平面視で平行四辺形に形成されており、折り曲げ線16はこの平行四辺形の短辺の1つをなしている。
また、図示例において、フレーム枠部9の領域部分(突出片17)は、フレーム枠部9の内縁の4つの角部近傍に1つずつ配されており、2つのリードフレーム1の間には2つ配されている。また、2つのリードフレーム1の間に配された2つの領域部分(突出片17)は、2つのステージ部5の中心を通るように2つのリードフレーム1の配列方向に延びる軸線L1に対して線対称となるように形成され、各折り曲げ線16から延びる2つの領域部分(突出片17)の先端が対向している。
次に、上記構成のリードフレーム1を用いて半導体パッケージを製造する方法について説明する。
はじめに、金属性薄板2に前述したリードフレーム1を複数形成する(フレーム準備工程)。このフレーム準備工程においては、切り込み線15を形成する切り込み工程も同時に実施される。次いで、ステージ部5の表面5aに半導体チップ3を固定し、半導体チップ3と複数のリード7の先端部とを個別のボンディングワイヤ31により電気接続する(チップ搭載工程)。
その後、ステージ部5の裏面5b及びリード7の裏面を外方に露出させるように、半導体チップ3、ステージ部5、並びに、リード7及び連結リード11の先端部を封止する樹脂モールド部25を形成する(モールド工程)。この工程においては、樹脂モールド部25の外形に対応する金型内にリードフレーム1を配置し、この金型内に溶融樹脂を射出することで、樹脂モールド部25を形成することができる。
なお、図1に示すように、リードフレーム1が同一の金属性薄板2に複数連ねて形成されている場合には、上記モールド工程後の状態において、図2〜4に示すように、金属性薄板2によって複数連結された半導体パッケージ21が構成されることになる。
この半導体パッケージ21は、半導体チップ3と、半導体チップ3を表面5aに配した板状のステージ部5と、半導体チップ3の周囲に配されて半導体チップ3に電気接続された複数のインナーリード(リード)23と、これら半導体チップ3、ステージ部5及び複数のインナーリード23を封止する樹脂モールド部25とを備えて構成されている。なお、インナーリード23は、ダムバー13よりも内側に位置するリード7の先端部に相当している。
樹脂モールド部25は、リードフレーム1のうちダムバー13よりも内側に位置する部分、すなわち、ステージ部5及びインナーリード23に加えて連結リード11の先端部も封止している。したがって、連結リード11の先端部も半導体パッケージ21の構成に含まれることになる。この樹脂モールド部25は、平面視略矩形の厚板状に形成され、その各辺がダムバー13の各辺に沿うように配されている。
そして、ステージ部5の厚さ方向に面する樹脂モールド部25の平坦な下面25bには、ステージ部5の裏面5b及びインナーリード23の裏面が外方に露出しており、樹脂モールド部25の下面25bと共に同一平面を形成している。なお、連結リード11の先端部の裏面はステージ部5の裏面5bよりも低く形成されているため、樹脂モールド部25の下面25bに露出しない。また、ステージ部5の表面5aの上方に位置する樹脂モールド部25の上面25aは、下面25bと平行な平坦面に形成されている。
すなわち、この樹脂モールド部25は、ステージ部5の裏面5bと同じ方向に面するフレーム枠部9の裏面側には突出せず、フレーム枠部9の表面側に突出するように形成されている。
上記半導体パッケージ21を構成した後には、切り込み線15の両端を結ぶ折り曲げ線16において切り込み線15及び折り曲げ線16によって囲まれたフレーム枠部9の領域部分をステージ部5の表面5a側に折り曲げて、フレーム枠部9の表面から金属性薄板2の厚さ方向に突出する突出片17として形成する(折り曲げ工程)。ここで、突出片17は平面視で平行四辺形状に形成されていることから、突出片17の突出方向の先端の一部が、突出片17の基端よりもその幅方向に張り出すことになる。なお、突出片17の幅方向は、折り曲げ線16が延びる方向であり、図1,2,4において紙面の左右方向に相当する。
そして、この折り曲げ状態における突出片17の突出高さT1は、金属性薄板2の厚さ方向に沿う樹脂モールド部25の厚さ寸法T2よりも大きくなるように、切り込み線15の形成時に予め設定されている。また、複数の突出片17の突出高さT1は、互いに等しくなるように設定されている。
なお、この折り曲げ状態においては、突出片17を除くフレーム枠部9の他の部分に、切り込み線15及び折り曲げ線16によって画成されてフレーム枠部9の厚さ方向に貫通する切欠孔19が形成される。したがって、切欠孔19は突出片17の平面視形状に対応する平行四辺形状を呈している。
折り曲げ工程後には、樹脂モールド部25から外方に露出するステージ部5及びリード7にめっきを施す(めっき工程)。このめっき工程は、例えば図4に示すように、上述したフレーム準備工程、チップ搭載工程及びモールド工程を実施してなる半導体パッケージ21を複数積層した状態で実施する。すなわち、フレーム準備工程においてリードフレーム1が形成された金属性薄板2を複数用意すると共に、複数の金属性薄板2に対してそれぞれチップ搭載工程、モールド工程及び折り曲げ工程を実施しておく。そして、複数のステージ部5がその厚さ方向に重なり合うように複数の金属性薄板2を積層する。
この際には、下側のリードフレーム1(一方のリードフレーム)に形成された突出片17の先端を、上側のリードフレーム1(他方のリードフレーム)のフレーム枠部9に当接させる。この当接状態においては、突出片17の突出高さT1が樹脂モールド部25の厚さ寸法T2よりも大きいことから、上側の樹脂モールド部25の下面25bに露出するステージ部5及びインナーリード23と下側の樹脂モールド部25の上面25aとの間には隙間が形成されることになる。すなわち、上側の半導体パッケージ21を構成するステージ部5の裏面5b及びインナーリード23の裏面が下側の半導体パッケージ21を構成する樹脂モールド部25に接触することを防止できる。
このように複数の半導体パッケージ21を積層した後に、めっき工程を実施する。めっき工程は、例えばめっき液が満たされためっき漕内に積層状態の半導体パッケージ21を浸すことで行われる。この際、全ての半導体パッケージ21のステージ部5の裏面5b及びインナーリード23の裏面は外方に露出しているため、ステージ部5の裏面5b及びインナーリード23の裏面にめっきが施されることになる。
最後に、樹脂モールド部25とダムバー13との間に位置する複数のリード7及び連結リード11を切断する切断工程を実施することで、個別に切り分けられた半導体パッケージ21の製造が完了する。なお、切断工程を経た半導体パッケージ21においては、リード7及び連結リード11の切断面が、樹脂モールド部25の側部から外方に露出することになる。
以上説明したように、上記リードフレーム1及び半導体パッケージ21の製造方法によれば、従来のように別途スペーサを設置することなく、複数の半導体パッケージ21を積層するだけで、各半導体パッケージ21のステージ部5の裏面5bにめっきを施すことができる。すなわち、めっきを施すための作業を簡便に行うことができ、半導体パッケージ21の製造効率向上を図ることができる。
また、めっき工程後において、複数の半導体パッケージ21の積層状態を保持しておけば、上側の半導体パッケージ21を構成するステージ部5の裏面5b及びインナーリード23の裏面に形成されためっきが、下側の半導体パッケージ21の樹脂モールド部25の上面25aに付着することも防止できる。すなわち、めっき工程後の半導体パッケージ21を積層しても、めっきがステージ部5の裏面5b及びインナーリード23の裏面から剥がれることを防止できる。
また、ステージ部5に対する突出片17の形成位置や突出片17の形状が積層される複数のリードフレーム1の間で同一であっても、ステージ部5及び切欠孔19がそれぞれ金属性薄板2の厚さ方向に重なるように複数の半導体パッケージ21を重ね合わせることができる。
すなわち、突出片17の先端の一部が突出片17の基端よりもその幅方向に張り出していることから、上述のように複数の半導体パッケージ21を重ね合わせても、下側のリードフレーム1の突出片17の先端の一部は、上側のリードフレーム1の突出片17の基端に対応する切欠孔19の基端に対して幅方向にずれた位置に当接することになる。言い換えれば、下側のリードフレーム1の突出片17が上側のリードフレーム1の切欠孔19に入りこむことを防止できる。
以上のことから、複数の半導体パッケージ21を重ね合わせる際に、上下のリードフレーム1を金属性薄板2の面方向にずらして配置する必要がないため、半導体パッケージ21を積層するスペースを最小限に抑えることができる。そして、同一形状のリードフレーム1を用いて複数の半導体パッケージ21を製造できるため、半導体パッケージ21の製造コストも削減することができる。
なお、上記実施形態の製造方法では、フレーム準備工程において同一の金属性薄板2にリードフレーム1を複数形成するとしたが、例えばリードフレーム1を1つだけ形成してもよい。
また、切り込み工程は、フレーム準備工程時に実施されるとしたが、折り曲げ工程よりも前であれば、フレーム準備工程時からめっき工程の前までの任意のタイミングで実施することが可能である。
さらに、折り曲げ工程は、モールド工程とめっき工程との間に実施されるとしたが、切り込み工程後であれば、フレーム準備工程時からめっき工程の前までの任意のタイミングで実施することが可能である。すなわち、折り曲げ工程は、例えばチップ搭載工程の後からめっき工程の前までの任意のタイミングで実施されてもよいし、例えばフレーム準備工程において切り込み線15を形成した直後に実施されてもよい。なお、折り曲げ工程をチップ搭載工程後やモールド工程後に実施すれば、突出片17の折り曲げ角度がチップ搭載工程やモールド工程において変化することを防止できる。
また、上記実施形態のリードフレーム1において、突出片17(フレーム枠部9の領域部分)は平面視で平行四辺形状に形成されるとしたが、少なくとも突出片17の先端の一部が突出片17の基端よりもその幅方向に張り出していればよい。したがって、例えば図5,6に示すように、突出片18の基端の両側部よりも突出片18の幅方向に突出する一対の突起18aを突出片18の先端に形成する等して、突出片18の先端の幅寸法が突出片18の基端の幅寸法よりも大きく設定されてもよい。
上記構成では、ステージ部5及び切欠孔19がそれぞれ金属性薄板2の厚さ方向に重なるように複数の半導体パッケージ21を重ね合わせる際に、上下のリードフレーム1が突出片18の幅方向にずれたとしても、突出片18が切欠孔19に入り込むことを確実に防止できる。
さらに、切り込み線15は、平面視で複数の屈曲部分を有する直線形状を呈するとしたが、少なくとも上述した突出片17,18を構成できるように形成されていれば、例えば曲線形状、あるいは、直線形状及び曲線形状を組み合わせた形状を呈してもよい。
また、上記実施形態において2つのリードフレーム1間に配された2つの突出片17は、その先端が対向するように形成されるとしたが、それぞれ任意の向きに形成されていてよく、例えば2つの突出片17の基端が対向するように形成されてもよい。
さらに、同一の金属性薄板2に形成される複数の突出片17の突出高さT1は互いに等しいとしたが、図4のように複数の半導体パッケージ21を積層した状態において、上側の樹脂モールド部25の下面25bと下側の樹脂モールド部25の上面25aとの間に隙間が形成されていれば、例えば相互に異なっていてもよい。
また、突出片17は、フレーム枠部9の表面から突出するように形成されるとしたが、例えばステージ部5の裏面5b側に折り曲げてフレーム枠部9の裏面から突出するように形成されてもよい。
さらに、上記実施形態においては、本願発明のリードフレームを用いて製造される半導体パッケージとして、インナーリード23が樹脂モールド部25の下面25bから外方に露出する所謂QFN(Quad Flat Non-Leaded Package)を例に取り上げて説明したが、少なくともステージ部5の裏面5bが樹脂モールド部25の下面25bから露出していればよい。したがって、本願発明のリードフレームを用いて製造される半導体パッケージは、例えば図7に示すように、インナーリード23が外方に露出せずに樹脂モールド部25内に埋設されると共に、インナーリード23に連なるリード7の基端部がアウターリードとして樹脂モールド部25の側部から外方に突出するQFP(Quad Flat Package)であってもよい。
なお、図7の構成においても、突出片17の突出高さT1が樹脂モールド部25の厚さ寸法T2よりも大きくなるように設定されているため、上記実施形態と同様の効果を奏する。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
1…リードフレーム、2…金属性薄板、3…半導体チップ、5…ステージ部、5a…表面、5b…裏面、7…リード、9…フレーム枠部、11…連結リード、15…切り込み線、16…折り曲げ線、17,18…突出片(フレーム枠部9の領域部分)、21…半導体パッケージ、23…インナーリード(リード)、25…樹脂モールド部、25a…上面、25b…下面

Claims (4)

  1. 半導体チップと、該半導体チップを表面に配した板状のステージ部と、前記半導体チップの周囲に配されて前記半導体チップに電気接続される複数のリードと、前記ステージ部の裏面が外方に露出するように前記半導体チップ、前記ステージ部及び前記リードを封止する樹脂モールド部とを備える半導体パッケージの製造に使用するリードフレームであって、
    前記ステージ部と、前記複数のリードと、前記ステージ部を囲繞して前記複数のリードを相互に連結するフレーム枠部と、当該フレーム枠部及び前記ステージ部を相互に連結する連結リードとを金属性薄板に形成してなり、
    前記フレーム枠部に、切り込み線と該切り込み線の両端を結ぶ折り曲げ線とが形成されると共に、前記切り込み線及び前記折り曲げ線によって囲まれた前記フレーム枠部の領域部分を前記折り曲げ線において折り曲げることで、当該フレーム枠部の領域部分が、前記ステージ部の表面側あるいは裏面側から前記金属性薄板の厚さ方向に突出する突出片として形成され、
    当該突出片の突出高さが、前記金属性薄板の厚さ方向に沿う前記樹脂モールド部の厚さ寸法よりも大きくなるように設定され、
    前記突出片の突出方向の先端の少なくとも一部が、当該突出片の基端よりもその幅方向に張り出していることを特徴とするリードフレーム。
  2. 前記突出片の先端の幅寸法が、前記突出片の基端の幅寸法よりも大きいことを特徴とする請求項1に記載のリードフレーム。
  3. 板状のステージ部と、当該ステージ部の周囲に配される複数のリードと、前記ステージ部を囲繞して前記複数のリードを相互に連結するフレーム枠部と、当該フレーム枠部及び前記ステージ部を相互に連結する連結リードとを備えるリードフレームを金属性薄板に形成するフレーム準備工程と、
    前記ステージ部の表面に半導体チップを固定し、該半導体チップを前記リードに電気接続するチップ搭載工程と、
    前記ステージ部の裏面を外方に露出させるように、前記ステージ部、前記半導体チップ及び前記リードを樹脂により一体的に固定する樹脂モールド部を形成するモールド工程と、
    前記樹脂モールド部から外方に露出する前記リード及び前記ステージ部にめっきを施すめっき工程とを備え、
    前記フレーム準備工程時から前記めっき工程の前までの間に、前記フレーム枠部に切り込み線を形成する切り込み工程と、前記切り込み線の両端を結ぶ折り曲げ線において前記切り込み線及び前記折り曲げ線によって囲まれた前記フレーム枠部の領域部分を折り曲げることで、当該領域部分が、前記ステージ部の表面側あるいは裏面側から前記金属性薄板の厚さ方向に突出して、その突出高さが前記金属性薄板の厚さ方向に沿う前記樹脂モールド部の厚さ寸法よりも大きく、かつ、前記折り曲げ線からその直交方向に延びる前記領域部分の先端の少なくとも一部が前記領域部分の基端よりもその幅方向に張り出す突出片として形成される折り曲げ工程とを実施することを特徴とする半導体パッケージの製造方法。
  4. 前記フレーム準備工程において複数の前記リードフレームを用意すると共に、複数のリードフレームに対して前記チップ搭載工程、前記モールド工程、前記切り込み工程及び折り曲げ工程を実施し、
    前記めっき工程の前に、複数の前記ステージ部がその厚さ方向に重なり合うように複数の前記リードフレームを積層し、一方のリードフレームに形成された前記樹脂モールド部の上面側あるいは下面側から突出する前記突出片の先端を、他方のリードフレームの前記フレーム枠部に当接させることで、上側の樹脂モールド部の下面に露出する前記ステージ部と、下側の樹脂モールド部の上面との間に隙間を形成することを特徴とする請求項3に記載の半導体パッケージの製造方法。
JP2009038318A 2009-02-20 2009-02-20 リードフレーム及びこれを用いた半導体パッケージの製造方法 Pending JP2010192847A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009038318A JP2010192847A (ja) 2009-02-20 2009-02-20 リードフレーム及びこれを用いた半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009038318A JP2010192847A (ja) 2009-02-20 2009-02-20 リードフレーム及びこれを用いた半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2010192847A true JP2010192847A (ja) 2010-09-02

Family

ID=42818518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009038318A Pending JP2010192847A (ja) 2009-02-20 2009-02-20 リードフレーム及びこれを用いた半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2010192847A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108109972A (zh) * 2017-12-29 2018-06-01 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN108198790A (zh) * 2017-12-29 2018-06-22 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN108198797A (zh) * 2017-12-29 2018-06-22 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN108198804A (zh) * 2017-12-29 2018-06-22 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN108198761A (zh) * 2017-12-29 2018-06-22 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN108206170A (zh) * 2017-12-29 2018-06-26 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108109972A (zh) * 2017-12-29 2018-06-01 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN108198790A (zh) * 2017-12-29 2018-06-22 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN108198797A (zh) * 2017-12-29 2018-06-22 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN108198804A (zh) * 2017-12-29 2018-06-22 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN108198761A (zh) * 2017-12-29 2018-06-22 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN108206170A (zh) * 2017-12-29 2018-06-26 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺

Similar Documents

Publication Publication Date Title
TWI278980B (en) Lead frame and semiconductor package therefor
US9117795B2 (en) Semiconductor device
WO2016084483A1 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP2010192847A (ja) リードフレーム及びこれを用いた半導体パッケージの製造方法
TW201643969A (zh) 封裝模組及其製作方法
JP5136458B2 (ja) 半導体パッケージ及びその製造方法
JP2009064854A (ja) リードフレーム、半導体装置、及び半導体装置の製造方法
JP2008187101A (ja) 半導体装置及び半導体装置の実装構造
JP2015076604A (ja) 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
JP6165025B2 (ja) 半導体モジュール
JP2014103365A (ja) 半導体装置
JP5072911B2 (ja) 半導体装置
JP4111199B2 (ja) 半導体パッケージ、及びこれを回路基板に実装する方法
JP5529494B2 (ja) リードフレーム
JP2018082069A (ja) 半導体装置および半導体装置の製造方法
JP5458476B2 (ja) モールドパッケージおよびその製造方法
JP2005277231A (ja) 樹脂封止型半導体装置及びその製造方法
JP4534675B2 (ja) 集積回路装置
JP2013012567A (ja) 半導体装置
JP5347933B2 (ja) モールドパッケージの製造方法及びモールドパッケージ
KR101333001B1 (ko) 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법
JP2018006654A (ja) 電子装置
JP2008060562A (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置
JP5083348B2 (ja) モールドパッケージの製造方法