JP2014103365A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014103365A
JP2014103365A JP2012256393A JP2012256393A JP2014103365A JP 2014103365 A JP2014103365 A JP 2014103365A JP 2012256393 A JP2012256393 A JP 2012256393A JP 2012256393 A JP2012256393 A JP 2012256393A JP 2014103365 A JP2014103365 A JP 2014103365A
Authority
JP
Japan
Prior art keywords
lead frame
light emitting
semiconductor light
thick
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012256393A
Other languages
English (en)
Inventor
Kaori Namioka
かおり 波岡
Daizo Kanbara
大蔵 神原
Yuji Shigee
裕司 重枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2012256393A priority Critical patent/JP2014103365A/ja
Publication of JP2014103365A publication Critical patent/JP2014103365A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】パッケージの機械的強度を高めた半導体装置を提供することにある。
【解決手段】第１樹脂１２からなる側壁２２と底部２３で囲まれた凹部２１と、底部２３内に埋設されて一方の面が凹部２１の底面２４に露出すると共に他方の面が底部２３の、凹部２１と反対側の面に露出した、互いに対向する位置に配置された一対のリードフレーム１ａ、１ｂを備え、一対のリードフレーム１ａ、１ｂは互いに電気的な接続はなく、且つ凹部２１の開口部側からの投影視において、一対のリードフレーム１ａ、１ｂが位置する方向に対しては、一対のリードフレーム１ａ、１ｂのそれぞれの一部が互いに重なるように配設されて第１樹脂１２のみが存在する領域がないような構造とした。
【選択図】図８

Description

本発明は、半導体装置に関するものであり、詳しくは、半導体素子を収容するパッケージの機械的強度を高めた半導体装置に関する。
従来、半導体装置、なかでも特に表面実装型の半導体装置としては、例えば図２３（模式平面図）及び図２４（模式断面図）に示すようなパッケージ構造を有するものが半導体発光装置として開示されている（特許文献１）。
それは、互いに分離独立して略同一平面上に配置された第１リード８０と第２リード８１が第１樹脂８２に埋め込まれて一体化され、第１リード８０の上部に設けられたリード凹部８３内に半導体発光素子８４がダイボンディングされると共に半導体発光素子８４の上部電極と第２リード８１がボンディングワイヤ８５を介して電気的に接続されており、第１樹脂８２に設けられた、リード凹部８３よりも大きい樹脂凹部８６内に第２樹脂８７を充填することにより半導体発光素子８４及びボンディングワイヤ８５を樹脂封止したものである。
特開２００７−１０９８８７号公報
ところで、上記構成の半導体発光装置は、上方（光照射方向）からの投影視において第１リード８０と第２リード８１が互いに重ならない領域を有しており、その領域には第１樹脂８２が位置している。
そのため、第１リード８０と第２リード８１の間に位置する第１樹脂８２の部分がパッケージの機械的強度を低減させる可能性を有している。具体的には、例えば、半導体発光装置の製造工程の、樹脂凹部８６内に第２樹脂８７を充填する工程に至るまでの工程において、パッケージの取扱いに際して第１リード８０と第２リード８１の重量差で両者に不均衡な力が加わったり、或いは半導体発光装置の基板実装時のピックアップによって過大な力が加わったりした場合に、その応力によって支点となる位置に位置する第１樹脂８２に亀裂が生じたり、或いは破損する恐れがある。
そこで、本発明は上記問題に鑑みて創案なされたもので、その目的とするところは、パッケージの機械的強度を高めた半導体装置を提供することにある。
上記課題を解決するために、本発明の請求項１に記載された発明は、第１樹脂からなる側壁と底部で囲まれた凹部と、前記底部内に埋設されて一方の面が前記凹部の底面に露出する、互いに対向する位置に配置された一対のリードフレームと、前記一対のリードフレームのいずれか一方又は両方の、前記凹部の底面に露出した部分にダイボンディングされた半導体素子と、前記半導体素子の素子電極と該半導体素子がダイボンディングされたリードフレームに対向するリードフレームの前記凹部の底面に露出した部分とに接続されたボンディングワイヤと、前記凹部内に充填されて前記半導体素子及び前記ボンディングワイヤを樹脂封止した第２樹脂と、を備え、前記一対のリードフレームの間には電気的な接続はなく、且つ前記凹部の開口部側からの投影視において、前記一対のリードフレームが位置する方向に対しては、一対のリードフレームのそれぞれの一部が互いに重なるように配設されていることを特徴とするものである。
また、本発明の請求項２に記載された発明は、請求項１において、前記一対のリードフレームの前記凹部内に露出した露出面は、一方の露出面がその先端部に、対向する他方の露出面に向かって部分的に延長された延長部を有すると共に、他方の露出面がその先端部の、前記延長部に対向する位置に部分的に切り欠かれた切欠部を有し、前記半導体素子が前記延長部のみ又は前記延長部と前記切欠部の側方に位置する露出面にダイボンディングされていることを特徴とするものである。
また、本発明の請求項３に記載された発明は、請求項１又は請求項２において、前記一対のリードフレームのそれぞれは、その厚み方向に突出する突起部を有することを特徴とするものである。
本発明の半導体装置は、第１樹脂からなる側壁と底部で囲まれた凹部と、凹部の底部内に埋設されて一方の面が凹部の底面に露出する、互いに対向する位置に配置された一対のリードフレームを備え、一対のリードフレームは互いに電気的な接続はなく、且つ凹部の開口部側からの投影視において、一対のリードフレームが位置する方向に対しては、一対のリードフレームのそれぞれの一部が互いに重なるように配設された構造とした。
その結果、凹部の上方又はその反対方向から外力が加わった場合でも、一対のリードフレームが位置する方向に対しては一対のリードフレームの何れか又は両方が外部応力を担うためにいずれの部分においても部分的に応力が集中することはなく、全長に亘って略一様な応力分布を有すると共に各部署に加わる応力自体も小さいものとなる。その結果、半導体装置が変形したり亀裂が生じたりあるいは破損するといった不具合（機械的不具合）の発生が抑制される。
実施形態に係わる製造工程の説明図である。 同じく、実施形態に係わる製造工程の説明図である。 同じく、実施形態に係わる製造工程の説明図である。 同じく、実施形態に係わる製造工程の説明図である。 同じく、実施形態に係わる製造工程の説明図である。 同じく、実施形態に係わる製造工程の説明図である。 同じく、実施形態に係わる製造工程の説明図である。 実施形態を斜め上方から樹脂を透過して見た斜視説明図である。 実施形態を斜め下方から見た斜視説明図である。 実施形態を上方から見た平面図である。 図１０のＡ−Ａ断面説明図である。 図１０のＢ−Ｂ断面説明図である。 図１０のＣ−Ｃ断面説明図である。 実施例のリードフレームと半導体発光素子の説明図である。 比較例のリードフレームと半導体発光素子の説明図である。 他の実施形態を斜め上方から樹脂を透過して見た斜視説明図である。 リードフレームの形状の説明図である。 同じく、リードフレームの形状の説明図である。 リードフレームの形状と半導体発光素子の説明図である。 同じく、リードフレームの形状と半導体発光素子の説明図である。 同じく、リードフレームの形状と半導体発光素子の説明図である。 同じく、リードフレームの形状と半導体発光素子の説明図である。 従来例の説明図である。 同じく、従来例の説明図である。
以下、この発明の好適な実施形態を図１〜図２２を参照しながら、詳細に説明する（同一部分については同じ符号を付す）。尚、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの実施形態に限られるものではない。
最初に、本発明の半導体装置の製造方法について説明する。
まず、金属製の板材をプレス加工、エッチング加工、フォーミング加工等による板金加工によって図１（多数個取りのリードフレームの斜視説明図）に示すようなリードフレーム１を作製する。
リードフレーム１は多数個取りのリードフレームであり、タイバー２で連結された複数のパッケージ構成部３のそれぞれが所定の間隔で直線状に配設されている。各パッケージ構成部３は、平板状の厚肉部４と、厚肉部４の一面側を延長して形成した、厚肉部４よりも肉厚が薄い平板状の薄肉部５を有しており、薄肉部５の上部には厚肉部４の他面側に隣接する凹部６を有している。
また、各パッケージ構成部３は、薄肉部５が延設された側の面（延設面７）、延設面７の反対側の面のうち厚肉部４に位置する面（厚肉面８）及び延設面７の反対側の面のうち薄肉部５に位置する面（薄肉面９）を備えている。
厚肉部４と薄肉部５は、互いにタイバー２の延長方向に垂直な方向に位置し、タイバー２は厚肉部４の互いに対向する両側部に連結されている。リードフレーム１は全体が表面に金、銀等によるメッキ処理が施されている。
次に、図２（成形金型にセットした状態のリードフレームの斜視説明図）に示すように、上述のリードフレーム１の２本（第１リードフレーム１ａ、第２リードフレーム１ｂ）を一対とし、そのうち１本（例えば、第２リードフレーム１ｂ）を裏返して第１リードフレーム１ａのパッケージ構成部３ａと第２リードフレーム１ｂのパッケージ構成部３ｂが対向するように成形金型（図示せず）にセットする。
このとき、第１リードフレーム１ａの凹部６ａには第２リードフレーム１ｂの薄肉部５ｂが位置し且つ第２リードフレーム１ｂの凹部６ｂには第１リードフレーム１ａの薄肉部５ａが位置すると共に、第１リードフレーム１ａの厚肉部４ａと第２リードフレーム１ｂの薄肉部５ｂの互いに対向する端部間、及び第２リードフレーム１ｂの厚肉部４ｂと第１リードフレーム１ａの薄肉部５ａの互いに対向する端部間のそれぞれには、互いに同一の所定間隔の間隙１０、１１が設けられている。
また、第１リードフレーム１ａの薄肉部５ａが延設された側の面（延設面７ａ）の反対側の面のうち厚肉部４ａに位置する面（厚肉面８ａ）と、第２リードフレーム１ｂの薄肉部５ｂが延設された側の面（延設面７ｂ）は略同一平面上に位置し、同様に、第２リードフレーム１ｂの薄肉部５ｂが延設された側の面（延設面７ｂ）の反対側の面のうち厚肉部４ｂに位置する面（厚肉面８ｂ）と、第１リードフレーム１ａの薄肉部５ａが延設された側の面（延設面７ａ）は略同一平面上に位置している。
そして、成形金型に上記状態にセットされた第１リードフレーム１ａ及び第２リードフレーム１ｂからなる一対のリードフレームを第１樹脂１２で成形一体化し、後述するパッケージ２０の多数個取り成形品が形成される。第１樹脂１２にはナイロン、液晶ポリマー、シリコーン樹脂、エポキシ樹脂等が用いられ、場合によっては、酸化チタン、カーボンブラック等のフィラーが添加されることもある。第１リードフレーム１ａ及び第２リードフレーム１ｂからなる一対のリードフレームと第１樹脂１２との一体化は、インサート成形やトランスファー成形によって行われる。
図３及び図４は成形品１９を示すものであり、図３は斜視説明図、図４は平面説明図である。
各パッケージ２０は、中央部に開口有底の凹部２１を有し、凹部２１の周囲は第１樹脂１２による側壁２２で囲まれると共に底部２３も第１樹脂１２で形成され、凹部２１の底面２４に第１リードフレーム１ａの厚肉面８ａの一部と第２リードフレーム１ｂの延設面７ｂの一部が互いに分離した状態で露出している。
次に、図５（ダイボンディング及びワイヤボンディングの説明図）にあるように、パッケージ２０の凹部２１の底面２４に露出した第１リードフレーム１ａの厚肉面８ａ上に、銀ペースト等の導電性接着剤２５を介して半導体発光素子２６をダイボンディングし、半導体発光素子２６の下部電極（図示せず）と第１リードフレーム１ａを電気的に接続する。
その後、ボンディングワイヤ２７の両端部のそれぞれを半導体発光素子２６の上部電極（図示せず）とパッケージ２０の凹部２１の底面２４に露出した第２リードフレーム１ｂの延設面７ｂにワイヤボンディングすることにより、半導体発光素子２６の上部電極と第２リードフレーム１ｂをボンディングワイヤ２７を介して電気的に接続する。
次に、図６（樹脂封止の説明図）にあるように、パッケージ２０の凹部２１内にシリコーン樹脂等の透光性樹脂からなる第２樹脂２８を充填して、半導体発光素子２６及びボンディングワイヤ２７を樹脂封止する。これにより、半導体発光素子２６を水分、塵埃及びガス等の外部環境から保護し、且つボンディングワイヤ２７を振動及び衝撃等の機械的応力から保護する。また、第２樹脂２８は半導体発光素子２６の光出射面とで界面を形成しており、半導体発光素子２６の光出射面を形成する半導体材料と第２樹脂２８との屈折率差によって、半導体発光素子２６の発光光が該半導体発光素子２６の光出射面から第２樹脂２８内に入射するときの光取出し効率を向上させる役割も担っている。
なお、第２樹脂２８は場合によっては、半導体発光素子２６の発光光で励起されて波長変換された光を放出する蛍光体、あるいは拡散光を外部に出射するためのガラス粒子等の拡散材を混入することもある。
最後に、タイバー２を切断、除去して図７（パッケージの説明図）のような複数の半導体装置３０に個片化する。
以上の工程を経て作製された半導体装置３０は、図８〜図１３に示す構造を有するものとなる。具体的には、上記製造工程においても説明しているので重複することもあるが、改めて説明すると以下のようになる。
図８は実施形態の半導体装置を斜め上方から樹脂を透過して見た斜視説明図、図９は実施形態の半導体装置を斜め下方から見た斜視説明図、図１０は実施形態の半導体装置を上方から見た平面図、図１１は図１０のＡ−Ａ断面説明図、図１２は図１０のＢ−Ｂ断面説明図、図１３は図１０のＣ−Ｃ断面説明図である。
半導体装置３０は、中央部に開口有底の凹部２１を有し、凹部２１の周囲は第１樹脂１２による側壁２２で囲まれると共に底部２３も第１樹脂１２で形成され、凹部２１の底面２４に第１リードフレーム１ａの厚肉面８ａの一部と第２リードフレーム１ｂの延設面７ｂの一部が互いに分離した状態で露出している。
第１樹脂１２にはナイロン、液晶ポリマー、シリコーン樹脂、エポキシ樹脂等が用いられ、場合によっては、酸化チタン、カーボンブラック等のフィラーが添加されることもある。
第１リードフレーム１ａと第２リードフレーム１ｂは同一の形状を呈しており、いずれも全体が表面に金、銀等によるメッキ処理が施されている。そのうち第１リードフレーム１ａは、平板状の厚肉部４ａと、厚肉部４ａの一面側を延長して形成した、厚肉部４ａよりも肉厚が薄い平板状の薄肉部５ａを有しており、薄肉部５ａの上部には厚肉部４ａの他面側に隣接する凹部６ａを有している。
同時に、薄肉部５ａが延設された側の面（延設面７ａ）、延設面７ａの反対側の面のうち厚肉部４ａに位置する面（厚肉面８ａ）及び延設面７ａの反対側の面のうち薄肉部５ａに位置する面（薄肉面９ａ）を備えている。
一方、第２リードフレーム１ｂは、平板状の厚肉部４ｂと、厚肉部４ｂの一面側を延長して形成した、厚肉部４ｂよりも肉厚が薄い平板状の薄肉部５ｂを有しており、薄肉部５ｂの上部には厚肉部４ｂの他面側に隣接する凹部６ｂを有している。
同時に、薄肉部５ｂが延設された側の面（延設面７ｂ）、延設面７ｂの反対側の面のうち厚肉部４ｂに位置する面（厚肉面８ｂ）及び延設面７ｂの反対側の面のうち薄肉部５ｂに位置する面（薄肉面９ｂ）を備えている。
第１リードフレーム１ａと第２リードフレーム１ｂは、いずれか一方のリードフレーム（例えば、第２リードフレーム１ｂ）を裏返して互いに対向するように配設されている。
つまり、第１リードフレーム１ａの凹部６ａには第２リードフレーム１ｂの薄肉部５ｂが位置し且つ第２リードフレーム１ｂの凹部６ｂには第１リードフレーム１ａの薄肉部５ａが位置すると共に、第１リードフレーム１ａの厚肉部４ａと第２リードフレーム１ｂの薄肉部５ｂの互いに対向する端部間、及び第２リードフレーム１ｂの厚肉部４ｂと第１リードフレーム１ａの薄肉部５ａの互いに対向する端部間のそれぞれには、互いに同一の所定間隔の間隙１０、１１が設けられている。
また、第１リードフレーム１ａの薄肉部５ａが延設された側の面（延設面７ａ）の反対側の面のうち厚肉部４ａに位置する面（厚肉面８ａ）と、第２リードフレーム１ｂの薄肉部５ｂが延設された側の面（延設面７ｂ）は略同一平面上に位置し、同様に、第２リードフレーム１ｂの薄肉部５ｂが延設された側の面（延設面７ｂ）の反対側の面のうち厚肉部４ｂに位置する面（厚肉面８ｂ）と、第１リードフレーム１ａの薄肉部５ａが延設された側の面（延設面７ａ）は略同一平面上に位置している。
そして、第１リードフレーム１ａと第２リードフレーム１ｂは、いずれも第１樹脂１２の底部２３に埋設されており、第１リードフレーム１ａの厚肉面８ａの一部と第２リードフレーム１ｂの延設面７ｂの一部が互いに分離した状態で凹部２１の底面２４に露出し、第１リードフレーム１ａの延設面７ａと第２リードフレーム１ｂの厚肉面８ｂが互いに分離した状態で第１樹脂１２の底部２３の裏面２９に露出している。なお、本実施例では、上記のように第１リードフレーム１ａの延設面７ａと第２リードフレーム１ｂの厚肉面８ｂが互いに分離した状態で第１樹脂１２の底部２３の裏面２９に露出している構成としたが、これらの面が裏面２９に露出することなく第１樹脂１２により覆われる構成としても良いものである。
凹部２１の底面２４に露出した第１リードフレーム１ａの厚肉面８ａ上には、銀ペースト等の導電性接着剤２５を介して半導体発光素子２６がダイボンディングされ、半導体発光素子２６の下部電極（図示せず）と第１リードフレーム１ａが電気的に接続されている。
また、半導体発光素子２６の上部電極（図示せず）と凹部２１の底面２４に露出した第２リードフレーム１ｂの延設面７ｂがボンディングワイヤ２７を介して電気的に接続されている。
凹部２１内にはシリコーン樹脂等の透光性樹脂からなる第２樹脂２８が充填され、半導体発光素子２６及びボンディングワイヤ２７が樹脂封止されている。これにより、半導体発光素子２６を水分、塵埃及びガス等の外部環境から保護し、且つボンディングワイヤ２７を振動及び衝撃等の機械的応力から保護している。また、第２樹脂２８は半導体発光素子２６の光出射面とで界面を形成しており、半導体発光素子２６の光出射面を形成する半導体材料と第２樹脂２８との屈折率差によって、半導体発光素子２６の発光光が該半導体発光素子２６の光出射面から第２樹脂２８内に入射するときの光取出し効率を向上させる役割も担っている。
なお、第２樹脂２８は場合によっては、半導体発光素子２６の発光光で励起されて波長変換された光を放出する蛍光体、あるいは拡散光を外部に出射するためのガラス粒子等の拡散材を混入することもある。
このように構成された半導体装置３０は、凹部２１の開口部側（半導体発光素子２６の照射方向側）からの投影視において、第１リードフレーム１ａと第２リードフレーム１ｂが位置する方向に対しては、第１リードフレーム１ａと第２リードフレーム１ｂがそれぞれの一部、具体的には第１リードフレーム１ａの薄肉部５ａと第２リードフレーム１ｂの薄肉部５ｂが互いに重なるように配設されており、第１樹脂１２のみが配設された領域は存在しない（特に、図１０〜図１３参照）。但し、第１リードフレーム１ａと第２リードフレーム１ｂの間には電気的な接続はない。
そのため、半導体装置３０に、半導体発光素子２６の照射方向あるいは照射方向の反対方向から外力が加わった場合でも、第１リードフレーム１ａと第２リードフレーム１ｂが位置する方向に対しては該第１リードフレーム１ａと第２リードフレーム１ｂの何れか又は両方が外部応力を担うためにいずれの部分においても部分的に応力が集中することはなく、全長に亘って略一様な応力分布を有すると共に各部署に加わる応力自体も小さいものとなる。その結果、半導体装置が変形したり亀裂が生じたりあるいは破損するといった不具合（機械的不具合）の発生が抑制される。
したがって、半導体装置３０の上記構成は、第１樹脂１２に、特にシリコーン樹脂のような柔軟性を有する樹脂材料を用いる場合には、機械的不具合の発生の抑制に極めて有効に機能するものとなる。
また、半導体発光素子２６がダイボンディングされた第１リードフレーム１ａの厚肉部４ａの厚肉面８ａの裏面に相当する延設面７ａは、第１樹脂１２の底部２３の底面２４に露出すると共に外部からの電力を受電する外部接続電極として機能する。
そのため、半導体発光素子２６の発光（点灯）時の発熱は、半導体発光素子２６の直下の厚肉部４ａを肉厚（厚み）方向に伝導されて最短の熱伝導距離を経て延設面７ａまで伝達され、延設面７ａから外部に放熱される。これにより、発熱源の半導体発光素子２６から放熱面の延設面７ａに至るまでの熱伝導路において高い熱伝導率が確保されることになり、良好な放熱効果を得ることができる。
ところで、上述の半導体装置３０は、半導体発光素子２６を第１リードフレーム１ａの、外部接続電極と放熱面の両方を兼ねる延設面７ａの裏面直上の、厚肉部４ａの厚肉面８ａ上にダイボンディングすることにより、半導体発光素子２６の発熱を効率良く放熱するように構成した。
これに対し、凹部２１の底面２４に露出した第１リードフレーム１ａの厚肉部４ａの厚肉面８ａに対向し、同様に凹部２１の底面２４に露出した第２リードフレーム１ｂの薄肉部５ｂの延設面７ｂ上に半導体発光素子２６をダイボンディングすることも可能である。
この場合、図１４（リードフレームと半導体発光素子の説明図）にあるように、半導体発光素子２６がダイボンディングされる第２リードフレーム１ｂの薄肉部５ｂの延設面７ｂは、直下に外部接続電極と放熱面の両方を兼ねる面を有しておらず、第１樹脂１２（図時せず）のみが位置している。
そのため、半導体発光素子２６の発光（点灯）時の熱は、半導体発光素子２６の直下方向には伝熱され難い。そこで、半導体発光素子２６の発熱に対する放熱効率を高めるために、第１リードフレーム１ａの厚肉面８ａの面積よりも第２リードフーム１ｂの延設面７ｂの面積を大きく取っている。
具体的には、半導体発光素子２６がダイボンディングされる第２リードフレーム１ｂの薄肉部５ｂの延設面７ｂの先端部を、凹部（図示せず）の中央を越えた位置まで延長してその先端部近傍に半導体発光素子２６をダイボンディングする。
これにより、半導体発光素子２６からの発熱を、半導体発光素子２６がダイボンディングされた第２リードフーム１ｂの延設面７ｂの面方向に移動させ、厚肉面８ｂから効率良く放熱する。
但し、上記のように、第２リードフーム１ｂの延設面７ｂの面積を第１リードフレーム１ａの厚肉面８ａより大きく取ったとしても、半導体発光素子２６の放熱効果は、第１リードフレーム１ａの厚肉面８ａ上にダイボンディングした方が第２リードフレーム１ｂの延設面７ｂ上にダイボンディングするよりも有利である。
したがって、複数の半導体発光素子２６をダイボンディングする場合は、特に放熱が必要な半導体発発光素子２６を優先的に第１リードフレーム１ａの厚肉面８ａ上にダイボンディングすることが好ましい。
以下に、薄肉部を設けないリードフレームに半導体発光素子をダイボンディングした従来構成の半導体装置を比較例とし、薄肉部を設けたリードフレームで構成した本発明のパッケージにおいて薄肉部に半導体発光素子をダイボンディングした半導体装置を実施例として、その比較例と実施例との機械的強度と放熱効果について検証した検証結果を示す。
図１４は、上記実施形態の半導体装置を実施例とし、その実施例におけるリードフレームと半導体発光素子を示した説明図であり、図１５は、従来の半導体装置を比較例とし、その比較例におけるリードフレームと半導体発光素子を示した説明図である。
実施例は図１４より、第１リードフレーム１ａ及び第２リードフレーム１ｂの幅ｗ１はいずれも０．９ｍｍ、第１リードフレーム１ａの後端部側の狭幅部１３ａ及び第２リードフレーム１ｂの後端部側の狭幅部１３ｂの幅ｗ２はいずれも０．６ｍｍ、第１リードフレーム１ａの厚肉部４ａ及び第２リードフレーム１ｂの厚肉部４ｂの肉厚（厚み）ｄはいずれも０．２５ｍｍである。
一方、比較例は図１５（リードフレームと半導体発光素子の説明図）より、実施例の第１リードフレーム１ａの薄肉部５ａを除去して第一リードフレーム３５ａとし、実施例の第２リードフレーム１ｂの薄肉部５ｂの部分まで厚肉部として第二リードフレーム３５ｂとしたものである。第一リードフレーム３５ａ及び第二リードフレーム３５ｂの幅ｗ１１はいずれも０．９ｍｍ、第一リードフレーム３５ａの後端部側の狭幅部３６ａ及び第二リードフレーム３５ｂの後端部側の狭幅部３６ｂの幅ｗ２２はいずれも０．６ｍｍ、第一リードフレーム３５ａ及び第二リードフレーム３５ｂの肉厚（厚み）ｄ２はいずれも０．２５ｍｍである。
半導体発光素子２６は光出射面の寸法が０．２ｍｍ□で高さが０．０５ｍｍであり、実施例が第２リードフレーム１ｂの薄肉部５ｂの延設面７ｂ上にダイボンディングされ、比較例が第二リードフレーム３５ｂの上面３７ｂにダイボンディングされている。ボンディングワイヤ２７は実施例が両端部が半導体発光素子２６の上部電極と第１リードフレーム１ａの厚肉面８ａに接合され、比較例が両端部が半導体発光素子２６の上部電極と第一リードフレーム３５ａの上面３７ａに接合されている。上記リードフレーム形状を有する実施例及び比較例のそれぞれの半導体装置はいずれも、半導体発光素子２６の出射方向から見たときの寸法は、縦が１．４ｍｍ、横が２．２ｍｍ、高さが０．７５ｍｍである。
まず、装置の機械的強度を検証するために、第２樹脂２８上に４Ｎの力を加えた。このとき、実施例は０−６ＭＰａの応力が装置に生じ、その分布も装置の各部分にほぼ一様に分散していた。これに対し、比較例では０−１５ＭＰａの応力が装置に生じ、特に第一リードフレーム３５ａと第二リードフレーム３５ｂの間に高い応力が集中した。
次に、各半導体装置を５０×１．５ｍｍ□のアルミ放熱板に半田付けにより固定し、各半導体発光素子２６に０．２Ｗの電力を投入した場合のジャンクション温度を測定した。
その結果、半導体発光素子２６の発光（点灯）時のジャンクション温度の温度上昇分（ΔＴ）は、従来構成からなる比較例は２８．７℃、本発明の構成からなる実施例は２９．１℃であり、比較例に対して実施例が０．４℃だけ高かった。
この０．４℃の温度差は、比較例の温度上昇分（２８．７℃）に対しては１．４％の差であり、この温度差は極めて小さいと認められるため比較例と実施例の温度上昇分（ΔＴ）をほぼ同等と見なすことができる。
以上のことから、比較例が、第二リードフレーム３５ｂの外部接続電極と放熱面の両方を兼ねる下面３８ｂの裏面直上の上面３７ｂに半導体発光素子２６をダイボンディングすることにより、発熱源の半導体発光素子２６から放熱面の下面３８ａに至るまでの熱伝導路において高い熱伝導率を確保して良好な放熱効果を得る構成となっているのに対し、実施例は、直下に外部接続電極と放熱面の両方を兼ねる面を有しない第２リードフレーム１ｂの薄肉部５ｂの延設面７ｂに半導体発光素子２６をダイボンディングする構成となっており、半導体発光素子２６の発熱に対する放熱効率を高めるために、第１リードフレーム１ａの厚肉面８ａの面積よりも、半導体発光素子２６がダイボンディングされた第２リードフーム１ｂの延設面７ｂの面積を大きく取っている。
その結果、本発明の構成からなる実施例は従来構成からなる比較例と同等の放熱効率を確保しながら、半導体発光素子２６の照射方向あるいは照射方向の反対方向から外力が加わった場合でも、第１リードフレーム１ａと第２リードフレーム１ｂが位置する方向に対しては該第１リードフレーム１ａと第２リードフレーム１ｂの何れか又は両方が外部応力を担うためにいずれの部分においても部分的に応力が集中することはなく、全長に亘って略一様な応力分布を有すると共に各部署に加わる応力自体も小さいものとなり、その結果、半導体装置が変形したり亀裂が生じたりあるいは破損するといった不具合（機械的不具合）の発生が抑制される、といった優れた効果を奏するものである。
つまり、実施例は、比較例に対して半導体発光素子２６の発光（点灯）時の発熱の放熱効率を損なうことなく、比較例よりも外部応力に強いため機械的不具合の発生を抑制することが可能となる。
以下に、半導体装置の機械的強度を向上させる発明の他の実施例を説明する。図１６は、第１リードフレーム１ａ及び第２リードフレーム１ｂの形状を、上記実施形態のリードフレームに対して、半導体装置３０の凹部２１の開口部側（半導体発光素子２６の照射方向側）からの投影視において互いに重なるように配設された、第１リードフレーム１ａの薄肉部５ａと第２リードフレーム１ｂの薄肉部５ｂの各先端部に、それぞれの延設面７ａ、７ｂと反対方向に突出する突起部１４ａ、１４ｂを設けた形状としている。言い換えると、第１リードフレーム１ａの薄肉部５ａと第２リードフレーム１ｂの薄肉部５ｂの各先端部に第１樹脂１２側に突出する突起部１４ａ及び突起部１４ｂを設けた構造としている。
第１リードフレーム１ａ及び第２リードフレーム１ｂを突起部１４ａ、１４ｂを設けた形状とすることにより、それぞれの突起部１４ａ、１４ｂによる第１樹脂１２に対するアンカー効果によって、第１リードフレーム１ａと第２リードフレーム１ｂのそれぞれが、互いに位置する方向に対して滑ることを防止して第１樹脂１２からの剥離の発生を抑制することができる。
なお、第１リードフレーム１ａの突起部１４ａ及び第２リードフレーム１ｂの突起部１４ｂの形状は、図１６のように、突起部１４ａが第１リードフレーム１ａの薄肉部５ａの全幅に亘って延設されると同時に突起部１４ｂが第２リードフレーム１ｂの薄肉部５ｂの全幅に亘って延設された形状に限られるものではなく、例えば図１７のように、突起部１４ａが第１リードフレーム１ａの薄肉部５ａの全幅方向の一箇に部分的に延設されると同時に突起部１４ｂが第２リードフレーム１ｂの薄肉部５ｂの全幅方向の一箇に部分的に延設される形状、あるいは図１８のように、突起部１４ａが第１リードフレーム１ａの薄肉部５ａの全幅方向の複数箇所に分割して延設されると同時に突起部１４ｂが第２リードフレーム１ｂの薄肉部５ｂの全幅方向の複数箇所に分割して延設される形状であってもよい。
また、第１リードフレーム１ａ及び第２リードフレーム１ｂの形状は、図１９に示すように、それぞれの薄肉部５ａ、５ｂの先端部に該先端部からそのまま部分的に延長された凸状の突出部１５ａ、１５ｂを設けると共に、それぞれの厚肉部４ａ、４ｂの先端部の、第１リードフレーム１ａ及び第２リードフレーム１ｂのそれぞれの幅方向に対して突出部１５ａ、１５ｂが設けられた位置に対応する位置に凹状の凹み部１６ａ、１６ｂ（図示せず）を設けてもよい。
これにより、第２リードフレーム１ｂの薄肉部５ｂの先端部に該先端部からそのまま部分的に、対向する第１リードフレーム１ａの厚肉部４ａに向かって延長された凸状の突出部１５ｂが設けられ、第１リードフレーム１ａの厚肉部４ａの先端部の、第２リードフレーム１ｂの突出部１５ｂに対向する位置に凹状の凹み部１６ａが設けられている。
そして、第２リードフレーム１ｂの突出部１５ｂの延設面７ｂに半導体発光素子２６を導電性接着剤２５を介してダイボンディングすると共にボンディングワイヤ２７を半導体発光素子２６の上部電極と第１リードフレーム1ａの厚肉部４ａの厚肉面８ａにワイヤボンディングすることにより、延設面７ｂにおける半導体発光素子２６からの放熱距離を長く確保することができ、半導体発光素子２６からの発熱に対する放熱効果を高めることができる。
あるいは、図２０に示すように、上記図１９の第１リードフレーム１ａ及び第２リードフレーム１ｂの形状において、第２リードフレーム１ｂの突出部１５ｂの延設面７ｂに半導体発光素子２６を導電性接着剤２５を介してダイボンディングすると共に第１リードフレーム１ａの凹み部１６ａの両端に位置する一対の凸端部１７ａのいずれか一方又は両方（図２０においては両方）の厚肉面８ａに半導体発光素子２６を導電性接着剤２５を介してダイボンディングすることができる。
この場合、第２リードフレーム１ｂの突出部１５ｂの延設面７ｂにダイボンディングされた半導体発光素子２６は、その上部電極と第１リードフレーム1ａの厚肉部４ａの厚肉面８ａがボンディングワイヤ２７を介してワイヤボンディングされ、第１リードフレーム１ａの凹み部１６ａの両端に位置する一対の凸端部１７ａの両方の厚肉面８ａにダイボンディングされた半導体発光素子２６は、その上部電極と第２リードフレーム１ｂの薄肉部５ｂの延設面７ｂがボンディングワイヤ２７を介してワイヤボンディングされている。
これにより、各半導体発光素子２６からの発熱に対する放熱効果が高められると同時に、同一面上においてダイボンディングする位置とワイヤボンディングする位置との間の距離を長く取ることができ、ワイヤボンディングエリアにダイボンディング用の導電性接着剤２５が付着することによりワイヤボンディングの接合信頼性を損なうといった不具合が発生するのを防止することができる。
更に、上述したように、半導体発光素子に対する放熱効果を高め且つボンディングワイヤの良好な接合信頼性を確保することが可能なリードフレームは、図２１に示す形状とすることも可能である。
それは、第１リードフレーム１ａの厚肉部４ａと薄肉部５ａを同一の一方の側部側を延長してそれぞれ厚肉延長部４０ａ及び薄肉延長部４１ａとすると共に同一の他方の側部側をそれぞれ厚肉延長部４０ａ及び薄肉延長部４１ａより幅広の凹状の厚肉切欠部４２ａ及び薄肉切欠部４３ａとし、同様に第２リードフレーム１ｂの厚肉部４ｂと薄肉部５ｂを同一の一方の側部側を延長してそれぞれ厚肉延長部４０ｂ及び薄肉延長部４１ｂとすると共に同一の他方の側部側をそれぞれ厚肉延長部４０ｂ及び薄肉延長部４１ｂより幅広の凹状の厚肉切欠部４２ｂ及び薄肉切欠部４３ｂ（図示せず）としてもよい。
これにより、第１リードフレーム１ａの厚肉切欠部４２ａ内に第２リードフレーム１ｂの薄肉延長部４１ｂが位置すると共に第２リードフレーム１ｂの厚肉切欠部４２ｂ内に第１リードフレーム１ａの薄肉延長部４１ａが位置する。
そして、第２リードフレーム１ｂの薄肉延長部４１ｂの先端部の延設面７ｂに導電性接着剤２５を介して半導体発光素子２６をダイボンディングすると共に半導体発光素子２６の上部電極と第１リードフレーム1ａの厚肉部４ａの厚肉面８ａをボンディングワイヤ２７を介してワイヤボンディングすることにより、延設面７ｂにおける半導体発光素子２６からの放熱距離を長く確保することができ、半導体発光素子２６からの発熱に対する放熱効果を高めることができる。
あるいは、図２２に示すように、上記図２１の第１リードフレーム１ａ及び第２リードフレーム１ｂの形状において、第２リードフレーム１ｂの薄肉延長部４１ｂの先端部の延設面７ｂに導電性接着剤２５を介して半導体発光素子２６をダイボンディングすると共に第１リードフレーム１ａの厚肉延長部４０ａの先端部の厚肉面８ａに導電性接着剤２５を介して半導体発光素子２６をダイボンディングすることができる。
この場合、第２リードフレーム１ｂの薄肉延長部４１ｂの先端部の延設面７ｂにダイボンディングされた半導体発光素子２６は、その上部電極と第１リードフレーム1ａの厚肉部４ａの厚肉面８ａがボンディングワイヤ２７を介してワイヤボンディングされ、第１リードフレーム１ａの厚肉延長部４０ａの先端部の厚肉面８ａにダイボンディングされた半導体発光素子２６は、その上部電極と第２リードフレーム１ｂの薄肉延長部４１ｂの延設面７ｂがボンディングワイヤ２７を介してワイヤボンディングされている。
これにより、各半導体発光素子２６からの発熱に対する放熱効果が高められると同時に、同一面上においてダイボンディングする位置とワイヤボンディングする位置との間の距離を長く取ることができ、ワイヤボンディングエリアにダイボンディング用の導電性接着剤２５が付着することによりワイヤボンディングの接合信頼性を損なうといった不具合が発生するのを防止することができる。
なお、上記図１９〜図２２に示すリードフレームのいずれにおいても、半導体装置３０の凹部２１の開口部側（半導体発光素子２６の照射方向側）からの投影視において、互いに重なるように配設された、第１リードフレーム１ａの薄肉部５ａと第２リードフレーム１ｂの薄肉部５ｂのそれぞれの先端部に延設面７ａ、７ｂと反対方向に突出する突起部１４ａ、１４ｂを設けた形状とすることができる。
これにより、それぞれの突起部１４ａ、１４ｂによる第１樹脂１２に対するアンカー効果によって、第１リードフレーム１ａと第２リードフレーム１ｂのそれぞれが、互いに位置する方向に対して滑ることを防止して第１樹脂１２からの剥離の発生を抑制することができる。
なお、第１リードフレー１ａと第２リードフレーム１ｂは重ね合わせたときに同一の寸法形状を呈している場合は、リードフレームの板金加工時に同一の加工金型（プレス金型等）で成形することができる。そのため、リードフレームの成形設備の点数が少なくてすみ、製造コストの低減に寄与するものとなる。
１… リードフレーム
１ａ… 第１リードフレーム
１ｂ… 第２リードフレーム
２… タイバー
３… パッケージ構成部
４… 厚肉部
５… 薄肉部
６… 凹部
７… 延設面
８… 厚肉面
９… 薄肉面
１０… 間隙
１１… 間隙
１２… 第１樹脂
１３… 狭幅部
１４… 突起部
１５… 突出部
１６… 凹み部
１７… 凸端部
１９… 成形品
２０… パッケージ
２１… 凹部
２２… 側壁
２３… 底部
２４… 底面
２５… 導電性接着剤
２６… 半導体発光素子
２７… ボンディングワイヤ
２８… 第２樹脂
２９… 裏面
３０… 半導体装置
３５… リードフレーム
３５ａ… 第一リードフレーム
３５ｂ… 第二リードフレーム
３６… 狭幅部
３７… 上面
３８… 下面
４０… 厚肉延長部
４１… 薄肉延長部
４２… 厚肉切欠部
４３… 薄肉切欠部

Claims (3)

  1. 第１樹脂からなる側壁と底部で囲まれた凹部と、
    前記底部内に埋設されて一方の面が前記凹部の底面に露出する、互いに対向する位置に配置された一対のリードフレームと、
    前記一対のリードフレームのいずれか一方又は両方の、前記凹部の底面に露出した部分にダイボンディングされた半導体素子と、
    前記半導体素子の素子電極と該半導体素子がダイボンディングされたリードフレームに対向するリードフレームの前記凹部の底面に露出した部分とに接続されたボンディングワイヤと、
    前記凹部内に充填されて前記半導体素子及び前記ボンディングワイヤを樹脂封止した第２樹脂と、を備え、
    前記一対のリードフレームの間には電気的な接続はなく、且つ前記凹部の開口部側からの投影視において、前記一対のリードフレームが位置する方向に対しては、一対のリードフレームのそれぞれの一部が互いに重なるように配設されていることを特徴とする半導体装置。
  2. 前記一対のリードフレームの前記凹部内に露出した露出面は、一方の露出面がその先端部に、対向する他方の露出面に向かって部分的に延長された延長部を有すると共に、他方の露出面がその先端部の、前記延長部に対向する位置に部分的に切り欠かれた切欠部を有し、前記半導体素子が前記延長部のみ又は前記延長部と前記切欠部の側方に位置する露出面にダイボンディングされていることを特徴とする請求項１に記載の半導体装置。
  3. 前記一対のリードフレームのそれぞれは、その厚み方向に突出する突起部を有することを特徴とする請求項１又は請求項２に記載の半導体装置。
JP2012256393A 2012-11-22 2012-11-22 半導体装置 Pending JP2014103365A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012256393A JP2014103365A (ja) 2012-11-22 2012-11-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012256393A JP2014103365A (ja) 2012-11-22 2012-11-22 半導体装置

Publications (1)

Publication Number Publication Date
JP2014103365A true JP2014103365A (ja) 2014-06-05

Family

ID=51025587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012256393A Pending JP2014103365A (ja) 2012-11-22 2012-11-22 半導体装置

Country Status (1)

Country Link
JP (1) JP2014103365A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711700B2 (en) 2014-12-26 2017-07-18 Nichia Corporation Light emitting device and method for producing the same
JP2020004778A (ja) * 2018-06-25 2020-01-09 日亜化学工業株式会社 パッケージ、発光装置及びそれぞれの製造方法
JP2020194830A (ja) * 2019-05-27 2020-12-03 スタンレー電気株式会社 受発光装置
US10964637B2 (en) 2018-06-25 2021-03-30 Nichia Corporation Package and light emitting device
JP2022093571A (ja) * 2018-06-25 2022-06-23 日亜化学工業株式会社 パッケージ及び発光装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711700B2 (en) 2014-12-26 2017-07-18 Nichia Corporation Light emitting device and method for producing the same
JP2020004778A (ja) * 2018-06-25 2020-01-09 日亜化学工業株式会社 パッケージ、発光装置及びそれぞれの製造方法
US10964637B2 (en) 2018-06-25 2021-03-30 Nichia Corporation Package and light emitting device
JP7071631B2 (ja) 2018-06-25 2022-05-19 日亜化学工業株式会社 パッケージ、発光装置及びそれぞれの製造方法
JP2022093571A (ja) * 2018-06-25 2022-06-23 日亜化学工業株式会社 パッケージ及び発光装置
JP7295479B2 (ja) 2018-06-25 2023-06-21 日亜化学工業株式会社 パッケージ及び発光装置
JP2020194830A (ja) * 2019-05-27 2020-12-03 スタンレー電気株式会社 受発光装置
JP7319088B2 (ja) 2019-05-27 2023-08-01 スタンレー電気株式会社 受発光装置

Similar Documents

Publication Publication Date Title
TWI481070B (zh) 薄型發光二極體封裝
JP5038623B2 (ja) 光半導体装置およびその製造方法
JP5528900B2 (ja) 発光素子モジュール
JP2003168829A (ja) 発光装置
TWI505519B (zh) 發光二極體燈條及其製造方法
JP2011139059A (ja) 発光モジュール及びその製造方法
JP2010171379A (ja) 発光デバイス
WO2017209149A1 (ja) 発光装置
JP2014103365A (ja) 半導体装置
JP2013236085A (ja) リードフレーム
US9537019B2 (en) Semiconductor device
JP5171404B2 (ja) 樹脂モールド型半導体モジュール
US9099625B2 (en) LED package and metallic frame thereof
JP6048238B2 (ja) 電子装置
JP5978631B2 (ja) 発光装置
JP6558389B2 (ja) リードフレーム
JP2018046057A (ja) 半導体パッケージ
JP2005116937A (ja) 半導体発光装置およびその製造方法
JP7337590B2 (ja) 半導体発光装置
TW201409763A (zh) 發光二極體封裝結構及其製造方法
JP6205894B2 (ja) 発光装置用パッケージ成形体およびそれを用いた発光装置
JP2015185685A (ja) 発光装置の製造方法及び照明装置
TWI531096B (zh) 側面發光型發光二極體封裝結構及其製造方法
JP6651699B2 (ja) 側面発光型発光装置の製造方法
JP2017028131A (ja) パッケージ実装体