JP2013236085A - リードフレーム - Google Patents

リードフレーム Download PDF

Info

Publication number
JP2013236085A
JP2013236085A JP2013097623A JP2013097623A JP2013236085A JP 2013236085 A JP2013236085 A JP 2013236085A JP 2013097623 A JP2013097623 A JP 2013097623A JP 2013097623 A JP2013097623 A JP 2013097623A JP 2013236085 A JP2013236085 A JP 2013236085A
Authority
JP
Japan
Prior art keywords
lead
external lead
external
package body
protrudes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013097623A
Other languages
English (en)
Inventor
Young-Chun Seo
榮 春 徐
Jae-Kwan Han
載 官 韓
Kyu-Chae Cho
圭 採 ゾ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2013236085A publication Critical patent/JP2013236085A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Abstract

【課題】半導体素子パッケージの製造工程及び、そのＰＣＢ基板への装着工程を通じて、外部リードの変形を防止できる構造を有する半導体素子リードフレーム及びそれを利用した半導体素子パッケージを提供する。
【解決手段】本発明によるリードフレームは、半導体素子が搭載される内部空間を有するパッケージ本体と、半導体素子に電圧を印加するために設けられ、パッケージ本体内部に埋め込まれ、半導体素子の搭載領域を具備する内部リード、及び、内部リードと連結され、パッケージ本体外に突出し、印刷回路基板に接触するための接触部を有する外部リード、を含むリード部と、パッケージ本体の外側部に形成され、外部リードを支持するための支持構造物と、を含む。
【選択図】図１

Description

本発明は、リードフレームに係り、特に半導体素子の搭載に使用されるリードフレーム及びそれを利用した半導体素子パッケージに関する。
半導体素子パッケージは、内部に半導体素子（以下、半導体チップ、又は単に、チップともいう）を搭載してチップとリードとを連結し、印刷回路基板（ＰＣＢ、ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）に付着が可能なように製作され、半導体チップを外部環境から保護して端子をＰＣＢに電気的に連結し、且つ、チップで発生する熱を外部に伝達する機能を遂行する。
半導体素子パッケージのリードフレームは、半導体素子を搭載するためのものであり、半導体素子の正極及び負極などへの電圧印加のために、外部電圧源と連結されるリードを有する。リードフレームについては多様な設計が提示されており、かようなリードフレーム設計においては、半導体素子パッケージがＰＣＢに容易に装着できること、及び半導体素子パッケージのサイズが重点的に考慮され、特に、半導体素子パッケージが選別分類作業及び包装工程作業を経て最終製品になるまでの製造工程を通じて、半導体素子の電気的接合部の信頼性を維持できるように考慮した構造の設計が必要である。
本発明の課題は、半導体素子パッケージの製造工程及び、そのＰＣＢ基板への装着工程を通じて、外部リードの変形を防止できる構造を有するリードフレーム及びそれを利用した半導体素子パッケージを提供することである。
一類型によるリードフレームは、半導体素子が搭載される内部空間を有するパッケージ本体と、前記半導体素子に電圧印加のために設けられ、前記パッケージ本体内部に埋め込まれ、前記半導体素子の搭載領域を具備する内部リード、及び、前記内部リードと連結され、前記パッケージ本体外に突出し、印刷回路基板（ＰＣＢ）に接触するための接触部を有する外部リード、を含むリード部と、前記パッケージ本体の外側部に形成され、前記外部リードを支持する支持構造物と、を含む。
前記リード部は、互いに離隔された第１リード部と第２リード部とを含み、前記第１リード部は、第１内部リードと第１外部リードとからなり、前記第２リード部は、第２内部リードと第２外部リードとからなり、前記第１外部リードと前記第２外部リードは、前記パッケージ本体の外側面に沿って屈曲した形状を有することができる。
前記パッケージ本体の外側面は、左側面と、前記左側面と対面する右側面と、前記左側面と前記右側面とを連結する正面と、前記正面と対面する背面と、前記左側面及び前記右側面を連結し、且つ、前記正面及び前記背面を連結する底面と、を含んでもよい。
前記第１外部リードは、前記左側面から突出して屈曲され、前記左側面が前記底面と出合う左側面の端部まで延長され、前記左側面の端部で左側面から離隔する方向にさらに屈曲され、前記第２外部リードは、前記右側面から突出して屈曲され、前記右側面が前記底面と出合う右側面の端部まで延長され、前記右側面の端部で右側面から離隔する方向にさらに屈曲される形状を有することができる。
前記支持構造物は、前記左側面から突出し、前記背面を延長した面と前記第１外部リードとの間に配置される第１突起と、前記右側面から突出し、前記背面を延長した面と前記第２外部リードとの間に配置される第２突起と、を含んでもよい。
前記第１外部リードは、前記左側面から突出して屈曲され、前記正面まで伸張し、前記第２外部リードは、前記右側面から突出して屈曲され、前記正面まで伸張する形状を有することができる。
前記支持構造物は、前記正面から突出し、前記底面を延長した面と前記第１外部リードとの間に配置される第１突起と、前記正面から突出し、前記底面を延長した面と前記第２外部リードとの間に配置される第２突起と、を含んでもよい。
前記第１外部リードは、前記左側面から突出して屈曲され、前記底面まで伸張し、前記第２外部リードは、前記右側面から突出して屈曲され、前記底面まで伸張する形状を有することができる。
前記支持構造物は、前記底面から突出し、前記背面を延長した面と前記第１外部リードとの間に配置される第１突起と、前記底面から突出し、前記背面を延長した面と前記第２外部リードとの間に配置される第２突起と、を含んでもよい。
前記リード部は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）からなる群から選択された少なくとも何れか１つの金属を含んでもよい。
前記支持構造物は、前記外部リードと所定の間隔を置き、前記外部リードと並んで配置されてもよい。
前記支持構造物は、前記接触部より突出しないように形成されてもよい。
前記パッケージ本体は、熱可塑性樹脂又は熱硬化性樹脂からなってもよい。
一類型による半導体素子パッケージは、半導体素子と、半導体素子が搭載される内部空間を有するパッケージ本体と、前記半導体素子への電圧印加のために設けられ、前記パッケージ本体内部に埋め込まれ、前記半導体素子の搭載領域を具備する内部リード、及び、前記内部リードと連結され、前記パッケージ本体外に突出し、印刷回路基板（ＰＣＢ）に接触するための接触部を有する外部リード、を含むリード部と、前記パッケージ本体の外側部に形成され、前記外部リードを支持する支持構造物と、を含む。
前記パッケージ本体の外側面は、左側面と、前記左側面に対面する右側面と、前記左側面及び前記右側面を連結する正面と、前記正面に対面する背面と、前記左側面及び前記右側面を連結し、前記正面及び前記背面を連結する底面と、を含み、前記リード部は、互いに離隔された第１リード部と第２リード部とを含み、前記第１リード部は、第１内部リードと第１外部リードとからなり、前記第２リード部は、第２内部リードと第２外部リードとからなり、前記第１外部リードと前記第２外部リードは、前記パッケージ本体の外側面に沿って屈曲した形状を有し、前記第１外部リードは、前記左側面から突出して屈曲され、前記正面まで伸張し、前記第２外部リードは、前記右側面から突出して屈曲され、前記正面まで伸張する形状を有することができる。
前記支持構造物は、前記正面から突出し、前記底面を延長させる面と前記第１外部リードとの間に配置される第１突起と、前記正面から突出し、前記底面を延長させる面と前記第２外部リードとの間に配置される第２突起と、を含んでもよい。
前記半導体素子は、発光素子であってもよい。
半導体素子パッケージは、前記発光素子から発光する光の色を調節するために、前記発光素子の少なくとも一面に形成される蛍光体と、前記発光素子を保護するために前記発光素子及び前記蛍光体を覆う封止材と、を含んでもよい。
前記第１内部リード及び第２内部リードのうち一つは、前記発光素子のＰ電極に、他の一つは、前記発光素子のＮ電極にそれぞれ接触してもよい。
前記外部リードは、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）からなる群から選択された少なくとも何れか１つの金属を含んでもよい。
前記支持構造物は、前記外部リードの一側面に配置されてもよい。
前記支持構造物は、前記外部リードの接触部より突出しないように形成されてもよい。
前記パッケージ本体は、熱可塑性樹脂又は熱硬化性樹脂からなる。
本発明によれば、前述のリードフレームを利用した半導体素子パッケージは、パッケージ本体に突起（ｓｔｏｐｐｅｒ）が形成されているので、量産工程中に印加され得る外力による外部リードの変形を防止できる。従って、工程収率が向上し、それにより、生産コストの節減効果がある。また、半導体素子パッケージがＰＣＢに装着されるときに位置不良が少なくなる。
（ａ）は、本発明の一実施形態によるリードフレームの斜視図であり、 （ｂ）は、（ａ）の実施形態によるリードフレームのＡ−Ａ’に沿って切り取った断面図である。 本発明の他の実施形態によるリードフレームの斜視図である。 （ａ）は、本発明のさらに他の実施形態によるリードフレームの部分斜視図であり、 （ｂ）は、（ａ）の実施形態によるリードフレームのＡ−Ａ’に沿って切り取った断面図である。 半導体素子の一形態による、本発明の半導体素子パッケージの一実施形態を示す図面である。 半導体素子の一形態による、本発明の半導体素子パッケージの一実施形態を示す図面である。 半導体素子の一形態による、本発明の半導体素子パッケージの一実施形態を示す図面である。
以下、添付された図面を参照しつつ、本発明の実施形態について詳細に説明する。図面で同一の参照符号は、同一の構成要素を指し、各構成要素の大きさや厚みは、説明の明瞭性のために誇張されている。
本明細書で、リードフレーム又は半導体素子パッケージの構造を説明する過程で言及する方向と位置関係は、当該図面に記載したところを基準にし、方向及び位置関係を明確に言及しない場合には、関連図面を参照する。
図１において、（ａ）は、本発明の一実施形態によるリードフレームの斜視図であり、（ｂ）は、（ａ）の実施形態によるリードフレームのＡ−Ａ’に沿って切り取った断面図である。
図１（ａ）及び（ｂ）を参照すれば、リードフレーム１００は、半導体素子（図示せず）が搭載される内部空間を有するパッケージ本体１１０と、前記半導体素子への電圧印加のために設けられ、パッケージ本体１１０内部に埋め込まれ、前記半導体素子の搭載領域を具備する内部リード１２２（１３２）、及び、内部リード１２２（１３２）と連結されてパッケージ本体１１０外に突出し、印刷回路基板ＰＣＢ（図示せず）に接触するための接触部１２０ａ（１３０ａ）を有する外部リード１２１（１３１）、を含むリード部１２０（１３０）と、パッケージ本体１１０の外側部に形成され、外部リード１２１（１３１）を支持する支持構造物１４１（１４２）と、を含む。
パッケージ本体１１０は、パッケージ内部に装着される半導体素子を保護して固定するために設けられる。また、パッケージ本体１１０は、半導体素子に電圧印加のためのリード部１２０、１３０を固定支持する役割も行う。
パッケージ本体１１０は、電気絶縁性があって射出成形が可能な素材からなり、例えば、液晶ポリマー、ポリフタルアミド樹脂、ポリブチレンテレフタレートなど、従来から知られている全ての熱可塑性樹脂の何れかからなる。
また、パッケージ本体１１０は、熱硬化性樹脂からもなり得る。例えば、パッケージ本体１１０は、エポキシ樹脂、アミノ樹脂、フェノール樹脂、ポリエステル樹脂などの素材からなる。
そして、パッケージ本体１１０の形状は、半導体素子の用途及び設計によって、六面体、円柱、多角柱など多様な形状を有することができ、それらに限定されない。
図１（ａ）及び（ｂ）の実施形態の場合は、パッケージ本体１１０の例示的な一形状であり、パッケージ本体１１０の外側面は、左側面１１０ａと、左側面１１０ａと対面する右側面１１０ｂと、左側面１１０ａと右側面１１０ｂとを連結する正面１１０ｃと、正面１１０ｃと対面する背面１１０ｅと、左側面１１０ａと右側面１１０ｂとを連結し、且つ、正面１１０ｃと背面１１０ｅとを連結する底面１１０ｄと、を含む形状を有する。
リード部１２０、１３０は、互いに離隔された第１リード部１２０と第２リード部１３０とを含み、第１リード部１２０は、第１内部リード１２２と第１外部リード１２１とからなり、第２リード部１３０は、第２内部リード１３２と第２外部リード１３１とからなり、第１外部リード１２１と第２外部リード１３１は、パッケージ本体１１０の外側面に沿って屈曲した形状を有する。第１内部リード１２２及び第２内部リード１３２は、パッケージ本体１１０内部で半導体素子と連結され、第１外部リード１２１及び第２外部リード１３１は、パッケージ本体１１０外に突出する。
かようなリード部は、半導体素子に電源を供給する役割と共に、半導体素子で発生する熱を放出する機能も行う。従って、第１リード部１２０及び２リード部１３０は、電気伝導性及び熱伝導性が共に良好な材質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、若しくは、銅又はアルミニウムに銀メッキ又は金メッキを施した材質からなる。また、リード部は、単層構造又は多層構造を有するように形成されるが、それに限定されない。
第１外部リード１２１及び第２外部リード１３１は、ＰＣＢに装着されて電源が供給される。このとき、第１外部リード１２１及び第２外部リード１３１は、パッケージ全体のサイズを縮小するため、及びＰＣＢでの位置を調整するため、多様な形状形態に屈曲される。従って、外部リードは、屈曲が可能な軟性を有する材質からなる。一方、外部リードの長さ、幅、厚さは、半導体素子の使用状況に応じて変わる。
図１（ａ）及び（ｂ）を参照すれば、第１外部リード１２１は、パッケージ本体１１０の左側面１１０ａから突出して屈曲され、左側面１１０ａが底面１１０ｄと出合う左側面１１０ａの端部まで左側面１１０ａに沿って延長され、また左側面１１０ａの端部で、左側面１１０ａから離隔する方向に屈曲され、一方、第２外部リード１３１は、パッケージ本体１１０の右側面１１０ｂから突出されて屈曲され、右側面１１０ｂが底面１１０ｄと出合う右側面１１０ｂの端部まで右側面１１０ｂに沿って延長され、また右側面１１０ｂの端部で、右側面１１０ｂから離隔する方向に屈曲される形状を有する。
この場合、第１外部リードの接触部１２０ａ、及び第２外部リードの接触部１３０ａは、パッケージ本体１１０の底面１１０ｄを延長した面に配置され、パッケージ本体１１０の底面１１０ｄがＰＣＢに装着される面になる。即ち、第１接触部１２０ａ及び第２接触部１３０ａが、ＰＣＢと電気的に連結されて電圧を供給される。
支持構造物は、外部リードの外部的な衝撃による変形を防止するためのものであり、前記支持構造物は、パッケージ本体１１０と一体型に形成され得る。また、前記支持構造物は、パッケージ本体１１０から突出する突起（ｓｔｏｐｐｅｒ）形状を有し得る。
図１（ａ）及び（ｂ）を参照すれば、第１突起（ｓｔｏｐｐｅｒ）１４１は、第１外部リード１２１の変形を防止し、第２突起１４２は、第２外部リード１３１の変形を防止する。ここで、外部的な衝撃は、例えば、量産工程中における、パッケージの工程検査段階、移送段階、及び封入段階などで発生する。
第１突起１４１は、パッケージ本体１１０から突出し、例えば図示したように、パッケージ本体１１０の背面１１０ｅを延長した面と第１外部リード１２１との間に配置される。若しくは図示しないが、パッケージ本体１１０の正面１１０ｃを延長した面と第１外部リード１２１との間、又は、双方の何れにも配置される。
同様に、第２突起１４２は、パッケージ本体１１０から突出し、パッケージ本体１１０の背面１１０ｅを延長した面と第２外部リード１３１の間、若しくはパッケージ本体の正面１１０ｃを延長した面と第２外部リード１３１の間、又は双方の何れにも配置される。
第１、第２突起１４１、１４２は、第１、第２外部リード１２１、１３１の最終的な形態を考慮して形成されることが望ましく、これらの突起と外部リードの間隔は、工程上の誤差を考慮した最小値に設定される。例えば、第１突起１４１と第１外部リード１２１との間隔、及び／又は第２突起１４２と第２外部リード１３１との間隔は、０．１ｍｍと０．３ｍｍとの間に設定される。
また、該突起は、外部リードがＰＣＢに装着される面である外部リード接触面より図で下方に突出しないことが望ましい。即ち、第１突起１４１の底面は、第１外部リード１２１の接触面１２０ａと同一面上にあるか、あるいは、図で上方にあるように浮き上がって形成され、第２突起１４２の底面は、第２外部リード１３１の接触面１３０ａと同一面上にあるか、あるいは、図で上方にあるように浮き上がって形成される。
図２は、本発明の他の実施形態によるリードフレーム２００の斜視図である。
図２において、第１外部リード２２１は、パッケージ本体１１０の左側面１１０ａから突出して屈曲されて正面１１０ｃまで伸張し、第２外部リード２３１は、パッケージ本体１１０の右側面１１０ｂから突出して屈曲されて正面１１０ｃまで伸張する。
さらに詳細に説明すれば、第１外部リード２２１は、パッケージ本体１１０の左側面１１０ａの下部から突出して屈曲され、左側面１１０ａに沿って左側面１１０ａの上部まで延長された後、左側面１１０ａの上部でさらに屈曲され、パッケージ本体１１０の左側面１１０ａと正面１１０ｃとが出合う端部まで延長され、前記端部でさらに屈曲され、パッケージ本体１１０の正面１１０ｃの一部に沿って伸張されて第１接触部２２０ａを形成する。
また、第２外部リード２３１は、パッケージ本体１１０の右側面１１０ｂの下部から突出して屈曲され、右側面１１０ｂに沿って右側面１１０ｂの上部まで延長された後、右側面１１０ｂの上部でさらに屈曲され、パッケージ本体１１０の右側面１１０ｂと正面１１０ｃとが出合う端部まで延長され、前記端部でさらに屈曲され、パッケージ本体１１０の正面１１０ｃの一部に沿って伸張されて第２接触部２３０ａを形成する。
かような構造は、リードフレーム１１０がその正面に具備された外部端子の接触部を介して、ＰＣＢに装着される場合に利用される。従って、ＰＣＢと接触するべき第１外部リードの接触部２２０ａ、及び第２外部リードの接触部２３０ａは、リードフレームの正面１１０ｃに配置される。
かような構造で、第１突起２４１は、第１外部リードを支持するように、パッケージ本体１１０の正面１１０ｃから突出し、底面１１０ｄを延長した面と第１外部リード２２１との間に配置される。同様に、第２突起２４２は、第２外部リードを支持するように、パッケージ本体１１０の正面１１０ｃから突出し、底面１１０ｄを延長した面と第２外部リード２３１との間に配置される。
外部リードと突起との間隔は、工程上の誤差を考慮した最小値に設定される。また、第１突起２４１及び第２突起２４２は、それぞれ第１外部リードの接触面２２０ａ、及び第２外部リードの接触面２３０ａより突出せず、ほぼ同一面上にあるように配置される。
図３（ａ）は、本発明のさらに他の実施形態によるリードフレーム３００の部分斜視図であり、図３（ｂ）は、図３（ａ）の実施形態によるリードフレームのＡ−Ａ’に沿って切り取った断面図である。
図３（ａ）、（ｂ）において、第１外部リード３２１は、パッケージ本体１１０の左側面１１０ａから突出して屈曲され、パッケージ本体１１０の底面１１０ｄまで伸張し、第２外部リード３３１は、パッケージ本体１１０の右側面１１０ｂから突出して屈曲され、パッケージ本体１１０の底面１１０ｄまで伸張する。
さらに詳細に説明すれば、第１外部リード３２１は、パッケージ本体１１０の左側面１１０ａから突出した後、パッケージ本体１１０の底面１１０ｄに向かって屈曲され、左側面１１０ａと底面１１０ｄとが出合う端部まで延長され、前記端部でさらに屈曲され、パッケージ本体の底面１１０ｄの一部に沿って伸張されて第１接触部３２０ａを形成する。
また、第２外部リード３３１は、パッケージ本体１１０の右側面１１０ｂから突出した後、パッケージ本体１１０の底面１１０ｄに向かって屈曲され、右側面１１０ｂと底面１１０ｄとが出合う端部まで延長され、前記端部でさらに屈曲され、パッケージ本体の底面１１０ｄの一部に沿って伸張されて第２接触部３３０ａを形成する。
かような構造は、リードフレーム１１０がその底面に具備された外部端子の接触部を介して、ＰＣＢに装着される場合に利用される。
かような構造において、第１突起３４１は、第１外部リードを保護、支持するように、例えば図示しないが、パッケージ本体１１０の正面１１０ｃが延長された面と第１外部リード３２１との間、又は、図示したように、パッケージ本体１１０の背面１１０ｅが延長された面と第１外部リード３２１との間、又は図示しないが双方の何れにも配置される。
同様に、第２突起３４２は、第２外部リードを保護、支持するようにパッケージ本体１１０の正面１１０ｃが延長された面と第２外部リード３３１との間、又はパッケージ本体１１０の背面１１０ｅが延長された面と第２外部リード３３１との間、又は双方の何れにも配置される。
また、第１突起３４１及び第２突起３４２は、それぞれ第１外部リード３２１の接触面３２０ａ、及び第２外部リード３３１の接触面３３０ａより突出せずに、ほぼ同一面上にあるように配置される。
第１外部リード３２１の接触部３２０ａ、並びに第２外部リード３３１の接触部３３０ａのパッケージ本体の底面１１０ｄからの高さは、ほぼ同一になるように形成するのが望ましい。
前記リードフレームは、半導体素子パッケージの量産のために、圧縮金型及び射出成形により製作される。ただし、本明細書は、前記リードフレーム製作方法をこれに限定しない。
図４ないし図６は、本発明の多様な実施形態による半導体素子パッケージの概略的な構造を示している。
図４を参照すれば、半導体素子パッケージ４００は、リードフレーム１００、及びリードフレーム１００に搭載された半導体素子を含む。図において、リードフレーム１００の内部に、半導体素子のうち一種であるＬＥＤ（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）チップ４１０が装着されている。ＬＥＤチップ４１０は、多様な化合物半導体のＰ，Ｎ接合構造を発光構造に採用し、その材質によって、青色、緑色、赤色などを発光するように構成される。また、多様な色を発光するために、蛍光層がコーティングされた構造であり得る。また、半導体素子パッケージには、前記ＬＥＤチップ４１０を保護し、光を透過させて外部に光を放出するための封止材が形成され得る。封止材の材質は、例えば、シリコンや耐熱エポキシであり得る。
図４の場合、ＬＥＤチップ４１０は、ダイボンディング（ｄｉｅ ｂｏｎｄｉｎｇ）でリードフレーム１００に装着され、ＬＥＤチップ４１０の第１電極４１１は、第１内部リード１２２と連結され、第２電極４１２は、第２内部リード１３２とワイヤポンディングで連結される。第１電極４１１及び第２電極４１２は、各々、Ｐ電極又はＮ電極になる。
図５の場合、ＬＥＤチップ５１０は、ダイボンディングでリードフレーム１００に装着され、ＬＥＤチップ５１０の第１電極５１１及び第２電極５１２は、それぞれ第１内部リード１２２及び第２内部リード１３２とワイヤポンディングで連結される。
図６の場合、ＬＥＤチップ６１０の第１電極６１１及び第２電極６１２は、それぞれ第１内部リード１２２及び第２内部リード１３２と、フリップチップ・ポンディングで連結される。
以上において半導体素子パッケージ４００、５００、６００は、何れもリードフレーム１００の一形態を例示し、各々ＬＥＤチップ４１０、５１０、６１０が搭載されている場合を示しているが、それは、例示的なものであり、他の半導体素子を採用することも可能であり、前述のリードフレーム１００，２００，３００のうち何れか１つのリードフレーム、又は本発明による他のリードフレームの形態を採用することも可能である。
かように、本発明におけるリードフレーム及びそれを利用した半導体素子パッケージは、理解を助けるために図示した実施形態を参照して説明したが、それらは、例示的なものに過ぎず、当該分野の当業者であるならば、それらから多様な変形及び均等な他の実施形態が可能であるという点が理解できるであろう。従って、本発明の真の技術的保護範囲は、特許請求の範囲によって決められるものである。
本発明の半導体素子リードフレーム及びそれを利用した半導体素子パッケージは、例えば、ＬＥＤ関連の技術分野に効果的に適用可能である。
１００，２００，３００ リードフレーム
１１０ パッケージ本体
１１０ａ 左側面
１１０ｂ 右側面
１１０ｃ 正面
１１０ｄ 底面
１１０ｅ 背面
１２０ 第１リード部
１２０ａ，２２０ａ，３２０ａ 第１接触部
１２１，２２１，３２１ 第１外部リード
１２２，２２２，３２２ 第１内部リード
１３０ 第２リード部
１３０ａ，２３０ａ，３３０ａ 第２接触部
１３１，２３１，３３１ 第２外部リード
１３２，２３２，３３２ 第２内部リード
１４１，２４１，３４１ 第１突起（ｓｔｏｐｐｅｒ）
１４２，２４２，３４２ 第２突起（ｓｔｏｐｐｅｒ）
４００，５００，６００ 半導体素子パッケージ
４１０，５１０，６１０ ＬＥＤチップ
４１１，５１１，６１１ 第１電極
４１２，５１２，６１２ 第２電極

Claims (10)

  1. 半導体素子が搭載される内部空間を有するパッケージ本体と、
    前記半導体素子への電圧印加のために設けられ、前記パッケージ本体内部に埋め込まれ、前記半導体素子の搭載領域を具備する内部リード、及び、前記内部リードと連結され、前記パッケージ本体外に突出し、印刷回路基板（ＰＣＢ）に接触するための接触部を有する外部リード、を含むリード部と、
    前記パッケージ本体の外側部に形成され、前記外部リードを支持する支持構造物と、を含むことを特徴とするリードフレーム。
  2. 前記リード部は、
    互いに離隔された第１リード部と第２リード部とを含み、
    前記第１リード部は、第１内部リードと第１外部リードとからなり、
    前記第２リード部は、第２内部リードと第２外部リードとからなり、
    前記第１外部リードと前記第２外部リードは、前記パッケージ本体の外側面に沿って屈曲した形状を有することを特徴とする請求項１に記載のリードフレーム。
  3. 前記パッケージ本体の外側面は、
    左側面と、
    前記左側面と対面する右側面と、
    前記左側面と前記右側面とを連結する正面と、
    前記正面と対面する背面と、
    前記左側面及び前記右側面を連結し、且つ、前記正面及び前記背面を連結する底面と、を含むことを特徴とする請求項２に記載のリードフレーム。
  4. 前記第１外部リードは、前記左側面から突出して屈曲され、前記左側面が前記底面と出合う前記左側面の端部まで延長され、前記左側面の端部で、前記左側面から離隔する方向にさらに屈曲され、
    前記第２外部リードは、前記右側面から突出して屈曲され、前記右側面が前記底面と出合う前記右側面の端部まで延長され、前記右側面の端部で、前記右側面から離隔する方向にさらに屈曲されるリード部を含むことを特徴とする請求項３に記載のリードフレーム。
  5. 前記支持構造物は、
    前記左側面から突出し、前記背面を延長した面と前記第１外部リードとの間に配置される第１突起と、
    前記右側面から突出し、前記背面を延長した面と前記第２外部リードとの間に配置される第２突起と、を含むことを特徴とする請求項４に記載のリードフレーム。
  6. 前記第１外部リードは、前記左側面から突出して屈曲され、前記正面まで伸張し、
    前記第２外部リードは、前記右側面から突出して屈曲され、前記正面まで伸張するリード部を含むことを特徴とする請求項３に記載のリードフレーム。
  7. 前記支持構造物は、
    前記正面から突出し、前記底面を延長した面と前記第１外部リードとの間に配置される第１突起と、
    前記正面から突出し、前記底面を延長した面と前記第２外部リードとの間に配置される第２突起と、を含むことを特徴とする請求項４に記載のリードフレーム。
  8. 前記第１外部リードは、前記左側面から突出して屈曲され、前記底面まで伸張し、
    前記第２外部リードは、前記右側面から突出して屈曲され、前記底面まで伸張するリード部を含むことを特徴とする請求項３に記載のリードフレーム。
  9. 前記支持構造物は、
    前記底面から突出し、前記背面を延長した面と前記第１外部リードとの間に配置される第１突起と、
    前記底面から突出し、前記背面を延長した面と前記第２外部リードとの間に配置される第２突起と、を含むことを特徴とする請求項４に記載のリードフレーム。
  10. 前記支持構造物は、前記接触部より突出しないように形成されることを特徴とする請求項１に記載のリードフレーム。
JP2013097623A 2012-05-07 2013-05-07 リードフレーム Pending JP2013236085A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0048315 2012-05-07
KR1020120048315A KR20130124856A (ko) 2012-05-07 2012-05-07 반도체 소자 리드프레임 및 이를 이용한 반도체 소자 패키지

Publications (1)

Publication Number Publication Date
JP2013236085A true JP2013236085A (ja) 2013-11-21

Family

ID=49511902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013097623A Pending JP2013236085A (ja) 2012-05-07 2013-05-07 リードフレーム

Country Status (4)

Country Link
US (1) US20130292812A1 (ja)
JP (1) JP2013236085A (ja)
KR (1) KR20130124856A (ja)
CN (1) CN103390603A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10079332B2 (en) 2015-12-09 2018-09-18 Nichia Corporation Package manufacturing method, light emitting device manufacturing method, package, and light emitting device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI555233B (zh) * 2014-03-28 2016-10-21 Built-in regulator chip of the flip-chip LED components
US9601673B2 (en) 2014-11-21 2017-03-21 Cree, Inc. Light emitting diode (LED) components including LED dies that are directly attached to lead frames
DE102016101652A1 (de) * 2016-01-29 2017-08-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit Seitenkontakten
US10514131B2 (en) 2016-07-06 2019-12-24 Epistar Corporation Light-emitting apparatus
KR102415812B1 (ko) 2017-09-22 2022-07-01 삼성디스플레이 주식회사 발광 장치 및 발광 장치의 제조 방법
KR102559569B1 (ko) * 2018-02-01 2023-07-25 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
CN108305926B (zh) * 2018-02-08 2020-02-07 开发晶照明（厦门）有限公司 Led支架、led模组、以及led支架的制造方法
US10914018B2 (en) * 2019-03-12 2021-02-09 Infineon Technologies Ag Porous Cu on Cu surface for semiconductor packages

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020163001A1 (en) * 2001-05-04 2002-11-07 Shaddock David Mulford Surface mount light emitting device package and fabrication method
KR100904152B1 (ko) * 2006-06-30 2009-06-25 서울반도체 주식회사 히트싱크 지지부를 갖는 리드프레임, 그것을 사용한 발광다이오드 패키지 제조방법 및 그것에 의해 제조된 발광다이오드 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10079332B2 (en) 2015-12-09 2018-09-18 Nichia Corporation Package manufacturing method, light emitting device manufacturing method, package, and light emitting device
US10490705B2 (en) 2015-12-09 2019-11-26 Nichia Corporation Package and light emitting device

Also Published As

Publication number Publication date
KR20130124856A (ko) 2013-11-15
CN103390603A (zh) 2013-11-13
US20130292812A1 (en) 2013-11-07

Similar Documents

Publication Publication Date Title
JP2013236085A (ja) リードフレーム
US10103304B2 (en) LED module
US7947999B2 (en) Luminescent device and method for manufacturing the same
US8952404B2 (en) Light-emitting device package and method of manufacturing the light-emitting device package
KR101210090B1 (ko) 금속 코어 인쇄회로기판 및 이를 이용한 발광 다이오드패키징 방법
KR101920915B1 (ko) 방열구조를 갖는 반도체 패키지
US9343634B2 (en) Light emitting device
US8890295B2 (en) Package for mounting a light emitting element including a flat plate-shaped electrode and method for manufacture
US20070290328A1 (en) Light emitting diode module
US20070290307A1 (en) Light emitting diode module
US8710513B2 (en) Light-emitting device package and method of manufacturing the same
TWI505519B (zh) 發光二極體燈條及其製造方法
KR20090003378A (ko) 발광 다이오드 패키지
JP2005294736A (ja) 半導体発光装置の製造方法
JP2014103365A (ja) 半導体装置
JP2005116937A (ja) 半導体発光装置およびその製造方法
TWI531096B (zh) 側面發光型發光二極體封裝結構及其製造方法
JP2013219104A (ja) Ｌｅｄ用リードフレームおよびその製造方法
TWI521745B (zh) 發光二極體封裝結構及其製造方法
KR101640126B1 (ko) 반도체 패키지 제조방법
JP5888098B2 (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
KR100911461B1 (ko) 반도체 패키지
JP2012216657A (ja) 樹脂成形フレーム及び光半導体装置
KR20090002172A (ko) 반도체 발광소자 패키지
KR20100020770A (ko) 반도체 패키지