KR101920915B1 - 방열구조를 갖는 반도체 패키지 - Google Patents

방열구조를 갖는 반도체 패키지 Download PDF

Info

Publication number
KR101920915B1
KR101920915B1 KR1020170053309A KR20170053309A KR101920915B1 KR 101920915 B1 KR101920915 B1 KR 101920915B1 KR 1020170053309 A KR1020170053309 A KR 1020170053309A KR 20170053309 A KR20170053309 A KR 20170053309A KR 101920915 B1 KR101920915 B1 KR 101920915B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead frame
terminal
package body
exposed
Prior art date
Application number
KR1020170053309A
Other languages
English (en)
Other versions
KR20180119763A (ko
Inventor
최윤화
최순성
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020170053309A priority Critical patent/KR101920915B1/ko
Publication of KR20180119763A publication Critical patent/KR20180119763A/ko
Application granted granted Critical
Publication of KR101920915B1 publication Critical patent/KR101920915B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

본 발명은 개선된 방열구조를 갖는 반도체 패키지에 관한 것으로, 더욱 상세하게는 반도체 칩에서 발생되는 열을 패키지 상부로 배출될 수 있도록 하여 방열효과를 더욱 높이고, 리드프레임의 형상을 단순화한 조건으로 반도체 칩과 연결하여 리드프레임의 형상을 만드는 데 있어서 발생하는 각종 문제점들을 해결하고자 한 반도체 패키지에 관한 것이다.
즉, 본 발명은 상부에 복수의 단자가 돌출 형성되고 반대편은 단자가 형성되어 있지 않은 바닥면으로 구성되는 반도체 칩과, 상기 반도체 칩의 단자에 직접 연결되는 리드프레임과, 상기 반도체 칩과 리드프레임을 보호하고 외형을 이루는 패키지 몸체;가 몰딩에 의해 형성되며, 상기 패키지 몸체의 일부가 절개된 형태로 형성되어 반도체 칩의 바닥면이 외부로 노출될 수 있도록 하되, 상기 반도체 칩의 단자가 패키지 몸체의 하부에 오도록 뒤집은 상태로 단자와 리드 프레임을 연결하여 반도체 칩의 바닥면이 패키지 몸체의 상부 방향으로 노출될 수 있도록 한 것을 특징으로 한다.

Description

방열구조를 갖는 반도체 패키지{Semiconductor chip package having heating structure}
본 발명은 방열구조를 갖는 반도체 패키지에 관한 것으로, 더욱 상세하게는 반도체 칩에서 발생되는 열을 패키지 상부로 배출될 수 있도록 하여 방열효과를 더욱 높이고, 리드프레임의 형상을 단순화한 조건으로 반도체 칩과 연결하여 리드프레임의 형상을 만드는 데 있어서 발생하는 각종 문제점들을 해결하고자 개선된 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지는 기판에 반도체 칩을 실장하고, 클립 또는 본딩 와이어로 반도체 칩과 리드프레임을 연결한 구조의 단일 모듈에 EMC(Epoxy molding compound)와 같은 열경화성 소재로 몰딩하여 패키지 몸체를 형성하여 이루어진다.
이러한 반도체 패키지는 몸체 내부에 실장된 반도체 칩에서 발생하는 열을 별도의 히트 슬러그(heat slug)와 결합하여 열배출이 이루어지고 있으나, 고집적 반도체 패키지의 경우 발열량이 크기 때문에 히트 슬러그에 의한 원활한 열배출을 기대할 수 없는 실정이다
아래에는 방열효과를 높이고자 한 선행기술들을 살펴본다.
① 등록특허 제10-0648509호(테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형반도체 칩 패키지 및 제조 방법)에는 본딩 패드가 구비된 반도체 칩과, 와이어에 의해 상기 본딩 패드와 연결되는 패턴 리드와, 상기 반도체 칩과 와이어 및 패턴 리드를 봉지하되, 상기 반도체 칩의 하부와 상기 패턴 리드의 하부를 외부로 노출시켜 형성된 패키지 몸체;를 포함하는 기술이 제시되어 있다.
상기 선행기술은 반도체 칩과 패턴 리드가 서로 와이어에 의해 연결되기 때문에 열방출이 용이하지 못한 구조로 되어 있다. 즉, 상기 와이어는 본딩에 의해 부착되며 전기적 신호만 전달해 줄 뿐 와이어를 통해 패턴으로 열이 전달되는 구성이 아니기 때문에 높은 열방출을 기대하기 어렵다.
② 등록특허 제10-1461197호(방열 구조의 COF 형 반도체칩 패키지)에는 반도체칩과 필름 사이에 도포된 제1방열수지층 및 필름상에 도포되되, 상기 반도체칩의 측면에 접하도록 도포되고 상기 반도체칩의 상면은 외부로 노출되도록 도포된 제2방열수지층;으로 구성되는 기술이 제시되어 있다.
상기 선행기술은 반도체칩이 필름상에 놓여져 범프에 의해 전극패턴과 접속되는 구조여서, 반도체칩에서 발생되는 열이 노출된 상부로만 배출될 뿐 필름이 부착된 하부방향으로 열방출이 용이하지 못하며, 반도체칩과 각 구성들을 보호해줄 패키지 몸체가 존재하지 않아 리드프레임이나 와이어에 의한 연결이 어려우며 진동이나 충격에 의해 쉽게 손상되는 구조로 되어 있다.
③ 공개특허 제10-2005-0051806호(반도체 패키지)에는 반도체칩, 절연재상에 상기 반도체칩과의 전기적 연결을 위한 본딩패드가 마련되고 상기 절연재의 저면에 외부와의 전기적 연결을 위한 솔더볼이 마련된 기판, 상기 반도체칩과 상기 본딩패드를 전기적으로 연결하는 본딩와이어 및 상기 반도체칩을 실링하는 봉지재와, 상기 절연재와 상기 반도체칩 사이에 개재되는 방열막을 포함하는 구성이 제시되어 있다.
상기 선행기술 역시 기판위에 반도체칩이 실장되는 구성으로서, 기판 상부에 마련된 본딩패드와 반도체칩은 서로 와이어에 의해 연결되며, 상기 와이어는 본딩에 의해 부착되며 전기적 신호만 전달해 줄 뿐 와이어를 통해 패턴으로 열이 전달되는 구성이 아니기 때문에 높은 열방출을 기대하기 어렵다.
따라서, 이러한 문제점을 해결하기 위하여 본 발명자에 의해 출원되어 등록된 특허 제1694657호(방열 구조를 갖는 반도체 패키지)에는 상부에 위치한 반도체 칩의 단자에 리드프레임이 직접 연결되고 반도체 칩의 바닥면이 패키지 몸체의 하부로 노출되어, 패키지 몸체 내부에 위치한 반도체 칩의 열을 외부로 용이하게 방출할 수 있도록 한 기술을 개시한 바 있다.
그러나 상기 기술은 반도체 칩에서 발생하는 열의 방출방향이 PCB 기판과 연결되는 방향(패키지의 하부방향)으로 배출이 이루어지기 때문에 열 방출의 한계성이 있으며, 리드프레임이 패키지 몸체의 하단부에서 반도체 칩의 단자 위치까지 절곡 형성해야 하기 때문에 내부 구성들 간의 다양한 설계 배치에 따라 리드 프레임을 여러 번 구부려야 하는 등의 제약이 따르는 문제점이 있었으므로, 본 발명을 통해 이러한 문제점들이 발생하지 않도록 개선하고자 한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 반도체 칩에서 발생하는 열을 패키지의 하부가 아닌 상부로 방출될 수 있도록 하여 방열효과를 높일 수 있도록 하고, 리드프레임의 구조를 단순화한 형태로 반도체 칩과 연결하여 리드프레임을 형성하는데 따르는 각종 문제점들을 해결할 수 있는 반도체 패키지를 제공함에 목적이 있다.
본 발명은 상부에 복수의 단자가 돌출 형성되고 반대편은 단자가 형성되어 있지 않은 바닥면으로 구성되는 반도체 칩과, 상기 반도체 칩의 단자에 직접 연결되는 리드프레임과, 상기 반도체 칩과 리드프레임을 보호하고 외형을 이루는 패키지 몸체;가 몰딩에 의해 형성되며, 상기 패키지 몸체의 일부가 절개된 형태로 형성되어 반도체 칩의 바닥면이 외부로 노출될 수 있도록 하되, 상기 반도체 칩의 단자가 패키지 몸체의 하부에 오도록 뒤집은 상태로 단자와 리드프레임을 연결하여 반도체 칩의 바닥면이 패키지 몸체의 상부 방향으로 노출될 수 있도록 한 것을 특징으로 한다.
또한 상기 리드프레임은 절곡하지 않은 상태의 형상으로 이루어지고, 반도체 칩의 단자가 리드프레임의 상면에 직접적으로 접촉될 수 있도록 한 위치에 배치되어 서로 연결될 수 있도록 한 것을 특징으로 한다.
또한 상기 반도체 칩의 노출면은 패키지 몸체의 상부면보다 더 낮은 높이로 이격된 위치에 배치되되, 이격된 위치까지 절개홀을 형성하여 반도체 칩의 노출면이 절개홀에 의해 외부로 노출될 수 있도록 한 것을 특징으로 한다.
또한 상기 절개홀 내부에 전도성 또는 비전도성의 충진재가 더 채워져 충진재에 의해 열방출이 이루어지는 것을 특징으로 한다.
또한 상기 충진재는 실리카(SIO2), 알루미나(Al203), 질화 알루미늄(AlN) 중 하나 이상을 포함하는 비전도성 물질로 이루어지거나, 은(Ag), 구리(Cu) 중 하나 이상을 포함하는 금속분말이 포함된 전도성 물질로 이루어지는 것을 특징으로 한다.
아울러 상부에 복수의 단자가 돌출 형성되고 반대편은 단자가 형성되어 있지 않은 바닥면으로 구성되는 반도체 칩과, 상기 반도체 칩의 단자와 연결되는 리드프레임과, 상기 반도체 칩과 리드프레임 사이에 배치되어 각각의 단자가 리드프레임에 간접적으로 연결될 수 있도록 한 클립부재와, 상기 반도체 칩과 리드프레임, 클립부재를 보호하고 외형을 이루는 패키지 몸체;가 몰딩에 의해 형성되며, 상기 패키지 몸체의 일부가 절개된 형태로 형성되어 반도체 칩의 바닥면이 외부로 노출될 수 있도록 하되, 상기 반도체 칩의 단자가 패키지 몸체의 하부에 오도록 뒤집은 상태로 단자와 리드프레임을 연결하여 반도체 칩의 바닥면이 패키지 몸체의 상부 방향으로 노출될 수 있도록 한 것을 특징으로 한다.
또한 상기 리드프레임은 절곡하지 않은 상태의 형상으로 이루어지되 반도체 칩의 단자 위치보다 낮은 위치에 배치되고, 상기 리드프레임에 연결된 클립부재는 단자의 위치까지 상향 절곡하여 서로 연결될 수 있도록 한 것을 특징으로 한다.

또한, 본 발명은 상기 단자는 용융 가능한 솔더인 것을 특징으로 한다.

또한, 본 발명은 반도체 칩은 파워 반도체로 이용되는 GaN 재질인 것을 특징으로 한다.
본 발명은 반도체 칩의 일면이 패키지 몸체 외부로 노출된 구조로 구성하여 열방출을 용이하게 하고 그로 인해 반도체 칩의 과열을 방지하는 효과가 있다.
또한 반도체 칩이 노출되는 부분이 하부(PCB 기판과 마주보는 방향)가 아닌 상부로 노출되게 함으로써, 하부방열 구조로 이루어진 종래의 반도체 패키지 기술보다 방열조건 면에서 유리한 이점을 가진다.
또한 본 발명의 리드프레임은 단자와 연결될 수 있도록 구부리는 공정을 거치지 않은 형상이 단순화된 조건에 해당하기 때문에, 리드프레임으로 열방출이 더욱 용이해지고 리드프레임이 견고한 형태가 되며 전기적 연결효율을 좋게 하는 등의 구조적 이점이 있고, 리드프레임의 설계에 따른 인력 및 기계설비에 따른 비용절감 등의 생산성을 높일 수 있다.
도 1은 본 발명의 반도체 패키지를 나타낸 사시도
도 2는 본 발명에 따른 반도체 패키지의 내부구성을 나타낸 단면도
도 3은 본 발명의 패키지 몸체에 절개홀 형성하고 내부에 충진재가 채워진 형태의 실시예를 나타낸 도면
도 4는 본 발명에 따른 반도체 패키지의 단자와 리드프레임 사이에 클립부재를 더 구성한 또 다른 실시예
도 5는 도 4실시예의 내부 구성을 나타낸 단면도
도 6은 도 4실시예의 내부 구성을 나타낸 분해사시도
도 7 내지 8은 본 발명의 클립부재를 더 구성한 실시예에서 반도체 칩의 열방출 방향을 달리 적용한 예를 나타낸 도면
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 그리고 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1 내지 2는 본 발명의 반도체 패키지의 일 실시예를 나타낸 것으로, 상부에 복수의 단자(11)가 돌출 형성되고 반대편은 단자(11)가 형성되어 있지 않은 바닥면(12)으로 구성되는 반도체 칩(10)과, 상기 반도체 칩(10)의 단자(11)에 직접 연결되는 리드프레임(20)과, 상기 반도체 칩(10)과 리드프레임(20)을 보호하고 외형을 이루는 패키지 몸체(30);가 몰딩에 의해 형성되며, 상기 패키지 몸체(30)의 일부가 절개된 형태로 형성되어 반도체 칩(10)의 바닥면(12)이 외부로 노출될 수 있도록 하되, 상기 반도체 칩(10)의 단자(11)가 패키지 몸체(30)의 하부에 오도록 뒤집은 상태로 단자(11)와 리드프레임(20)을 연결하여 반도체 칩(10)의 바닥면(12)이 패키지 몸체(30)의 상부 방향으로 노출될 수 있도록 구성되어 있다.
본 발명의 개선된 방열구조를 갖는 반도체 패키지는 단자(11)가 형성되어 있지 않은 반도체 칩(10)의 바닥면(12)을 패키지 몸체(30) 외부로 노출하되, 노출되는 부분이 하부(PCB 기판과 마주보는 방향)가 아닌 상부로 노출되게 함으로써 반도체 칩(10)에서 발생하는 열이 PCB 기판이 위치하지 않은 방향으로 열방출되게 하는 것에 특징이 있는 기술이다. 이는 리드프레임(20)이 위치한 반도체 칩(10)의 하부에는 연결된 PCB기판(미도시)이 막고 있어서 열방출이 제한적인 구조적 단점이 존재하기 때문이다. 따라서 본 발명은 하부방열 구조로 이루어진 종래의 반도체 패키지 기술보다 방열조건 면에서 유리한 이점이 있고, 이와 같이 방열구조로 구성함으로써 필요에 따라 상부에 히트싱크와 같은 별도의 방열수단과 결합하는 형태로 사용상의 이점이 동반된다.

본 발명에서의 단자(11)는 바람직하게는 솔더(solder)로, 리드프레임(20)과 반도체 칩(10)의 접합 시 리드프레임(20)에는 솔더 페이스트나 플럭스를 도포하여 솔더가 녹아 두 부재가 접합하도록 한 것이다.

본 발명에서의 반도체 칩(10)은 특히 파워 반도체로 활용되는 GaN 재료인 것이 바람직하다.
상기 반도체 칩(10)은 상부에 복수의 단자(11)가 돌출 형성되어 있고, 반대편인 하부에는 단자(11)가 형성되어 있지 않은 평평한 상태의 바닥면(12)으로 구성되어 있다. 즉, 본 발명의 반도체 칩(10)은 뒤집은 상태로 패키지 몸체(30)의 상부로 반도체 칩(10)의 바닥면(12)이 노출되어 열방출이 이루어지는 것이다. 이때 반도체 칩(10)의 노출면(본래 반도체 칩의 바닥면에 해당하지만 설명의 편의상 "노출면"으로 지칭하도록 함)은 패키지 몸체(30)의 상부면과 동일선상에 위치하여 노출될 수도 있으나, 반도체 칩(10)의 보호를 위해 노출면의 위치가 패키지 몸체(30)의 상부면보다 약간 안쪽에 배치될 수 있도록 한 다음 반도체 칩(10)의 노출면 가장자리 부분에만 패키지 몸체(30)가 감싸는 형태로 몰딩 성형이 이루어지도록 하는 것이 바람직하다.
상기 리드프레임(20)은 반도체 칩(10)의 단자(11)와 연결되어 외부의 구성과 전기적 연결이 이루어질 수 있도록 한 구성으로, 일부가 패키지 몸체(30)의 외부로 노출되는 형태로 되어 있다.
그리고 상기 리드프레임(20)은 도면에 도시한 바와 같이 절곡하지 않고 상부가 평평한 판상으로 이루어진 원래 상태의 형상으로 이루어지고, 반도체 칩(10)의 단자(11)가 리드프레임(20)의 상면에 직접적으로 접촉될 수 있도록 한 위치에 배치되어 서로 연결될 수 있도록 한다. 이렇게 리드프레임(20)을 단순화한 형태로 형성하고도 단자(11)와 쉽게 연결될 수 있는 이유는 반도체 칩(10)의 단자(11)가 패키지 몸체(30)의 하부방향을 향하도록 배치되어 있기 때문이다.
이와 같이 리드프레임(20)은 단자(11)와 연결될 수 있도록 구부리는 공정을 거치지 않은 상태로 사용되기 때문에, 구부려서 형성된 종래의 리드프레임 보다 열방출이 용이하고 리드프레임(20)이 견고한 형태가 되며 전기적 연결효율을 좋게 하는 등의 구조적 이점이 있고, 리드프레임(20)의 설계에 따른 인력 및 기계설비에 따른 비용절감 등의 효과를 통해 생산성을 높일 수 있다.
아울러 본 발명은 도 3에 도시한 바와 같이 상기 반도체 칩(10)의 노출면은 패키지 몸체(30)의 상부면보다 더 낮은 높이로 이격된 위치에 배치되되, 이격된 위치까지 절개홀(31)을 형성하여 반도체 칩(10)의 노출면이 절개홀(31)에 의해 외부로 노출될 수 있도록 할 수 있다. 이때 상기 절개홀(31) 내부에 전도성 또는 비전도성의 충진재(40)가 더 채워져 충진재(40)에 의한 열방출이 이루어지도록 실시할 수 있다.
상기 충진재(40)의 재질로서 바람직한 예로는 실리카(SIO2), 알루미나(Al203), 질화 알루미늄(AlN) 중 하나 이상을 포함하는 비전도성 물질로 이루어지거나, 은(Ag), 구리(Cu) 중 하나 이상을 포함하는 금속분말이 포함된 전도성 물질로 이루어질 수 있다.
도 4 내지 6은 본 발명의 또 다른 실시예를 나타낸 것으로 상부에 복수의 단자(11)가 돌출 형성되고 반대편은 단자(11)가 형성되어 있지 않은 바닥면(12)으로 구성되는 반도체 칩(10)과, 상기 반도체 칩(10)의 단자(11)와 연결되는 리드프레임(20)과, 상기 반도체 칩(10)과 리드프레임(20) 사이에 배치되어 각각의 단자(11)가 리드프레임(20)에 간접적으로 연결될 수 있도록 한 클립부재(50)와, 상기 반도체 칩(10)과 리드프레임(20), 클립부재(50)를 보호하고 외형을 이루는 패키지 몸체(30);가 몰딩에 의해 형성되며, 상기 패키지 몸체(30)의 일부가 절개된 형태로 형성되어 반도체 칩(10)의 바닥면(12)이 외부로 노출될 수 있도록 하되, 상기 반도체 칩(10)의 단자(11)가 패키지 몸체(30)의 하부에 오도록 뒤집은 상태로 단자(11)와 리드프레임(20)을 연결하여 반도체 칩(10)의 바닥면(12)이 패키지 몸체(30)의 상부 방향으로 노출될 수 있도록 구성되어 있다.
상기 실시예에서 리드프레임(20)은 절곡하지 않은 상태의 형상으로 이루어지되 반도체 칩(10)의 단자(11) 위치보다 낮은 위치에 배치되고, 상기 리드프레임(20)에 연결된 클립부재(50)는 단자(11)의 위치까지 상향 절곡하여 서로 연결될 수 있도록 한다. 즉, 클립부재(50)의 하단부는 리드프레임(20)의 상단부와 연결되고 클립부재(50)의 상단부는 반도체 칩(10)의 하부에 위치한 단자(11)와 연결되는 것이다. 이때 클립부재(50)와 리드프레임(20)은 솔더(solder)나 에폭시 계열의 전기 전도성 접착제를 통해 접합되는 것이 바람직하다.
상기 실시예는 반도체 칩(10)의 단자(11)와 리드프레임(20) 사이에 마련되는 클립부재(50)를 통해 단자(11)와 리드프레임(20)이 서로 간접적으로 연결되는 것이다. 이와 같이 클립부재(50)를 구성함으로써 리드프레임(20)의 단순화한 상태로 다양한 설계조건에 만족할 수 있고, 리드프레임(20)으로 전달되는 외부의 스트레스가 단자(11)로 직접 전달되지 않도록 하여 칩손상을 막아주는 효과가 있다.
상기 클립부재(50)를 이용한 실시예는 이뿐만 아니라 도 7 내지 8에 도시한 바와 같이 반도체 칩(10)의 바닥면(12)이 하부방향을 향하도록 하여 반도체 칩(10)에서 발생되는 열이 패키지 몸체(30)의 하부로 방출될 수 있도록 할 수 있다.
또한 상기 클립부재(50)를 이용한 실시예 역시 클립부재(50)가 적용되지 않은 실시예와 마찬가지로 절개홀(31)을 형성하거나, 형성된 절개홀(31) 내부에 충진재(40)를 채워서 열방출이 이루어지도록 한 구성으로 적용하여 실시할 수 있다.
이상에서 본 발명은 상기 실시예를 참고하여 설명하였지만 본 발명의 기술사상 범위 내에서 다양한 변형실시가 가능함은 물론이다.
10 : 반도체 칩 11 : 단자
12 : 바닥면(노출면) 20 : 리드프레임
30 : 패키지 몸체 31 : 절개홀
40 : 충진재 50 : 클립부재

Claims (7)

  1. 상부에 복수의 단자(11)가 돌출 형성되고 반대편은 단자(11)가 형성되어 있지 않은 바닥면(12)으로 구성되는 반도체 칩(10)과,
    상기 반도체 칩(10)의 단자(11)에 직접 연결되는 리드프레임(20)과,
    상기 반도체 칩(10)과 리드프레임(20)을 보호하고 외형을 이루는 패키지 몸체(30);가 몰딩에 의해 형성되며,
    상기 패키지 몸체(30)의 일부가 절개된 형태로 형성되어 반도체 칩(10)의 바닥면(12)이 외부로 노출될 수 있도록 하되, 상기 반도체 칩(10)의 단자(11)가 패키지 몸체(30)의 하부에 오도록 뒤집은 상태로 단자(11)와 리드프레임(20)을 연결하여 반도체 칩(10)의 바닥면(12)이 패키지 몸체(30)의 상부 방향으로 노출되며, 반도체 칩(10)의 바닥면(12)은 바닥면(12)상을 가로 질러 놓여져 패키지 몸체(30)에 삽입되는 평판형의 다른 방열부재에 의하여 차폐되지 않고,
    상기 리드프레임(20)은 절곡하지 않은 상태의 형상으로 이루어지고, 반도체 칩(10)의 단자(11)가 리드프레임(20)의 상면에 직접적으로 접촉될 수 있도록 한 위치에 배치되어 서로 연결될 수 있도록 하고,
    상기 반도체 칩(10)의 노출면은 패키지 몸체(30)의 상부면보다 더 낮은 높이로 이격된 위치에 배치되도록 하며,
    상기 반도체칩은 GaN 재질의 파워 반도체 칩이며,
    상기 단자(11)는 솔더로 이루어지고,
    리드프레임(20)과 반도체 칩(10)의 접합 시 상기 솔더가 녹아 두 부재가 접합하도록 한, 방열 구조를 갖는 반도체 패키지.
  2. 삭제
  3. 제 1항에 있어서,
    상기 이격된 위치까지 절개홀(31)을 형성하여 반도체 칩(10)의 노출면이 절개홀(31)에 의해 외부로 노출될 수 있도록 한 것을 특징으로 하는 개선된 방열구조를 갖는 반도체 패키지
  4. 제 3항에 있어서,
    상기 절개홀(31) 내부에 전도성 또는 비전도성의 충진재(40)가 더 채워져 충진재(40)에 의해 열방출이 이루어지는 것을 특징으로 하는 개선된 방열구조를 갖는 반도체 패키지
  5. 제 4항에 있어서,
    상기 충진재(40)는 실리카(SIO2), 알루미나(Al203), 질화 알루미늄(AlN) 중 하나 이상을 포함하는 비전도성 물질로 이루어지거나, 은(Ag), 구리(Cu) 중 하나 이상을 포함하는 금속분말이 포함된 전도성 물질로 이루어지는 것을 특징으로 하는 개선된 방열구조를 갖는 반도체 패키지
  6. 상부에 복수의 단자(11)가 돌출 형성되고 반대편은 단자(11)가 형성되어 있지 않은 바닥면(12)으로 구성되는 반도체 칩(10)과,
    상기 반도체 칩(10)의 단자(11)와 연결되는 리드프레임(20)과,
    상기 반도체 칩(10)과 리드프레임(20) 사이에 배치되어 각각의 단자(11)가 리드프레임(20)에 간접적으로 연결될 수 있도록 한 클립부재(50)와,
    상기 반도체 칩(10)과 리드프레임(20), 클립부재(50)를 보호하고 외형을 이루는 패키지 몸체(30);가 몰딩에 의해 형성되며,
    상기 패키지 몸체(30)의 일부가 절개된 형태로 형성되어 반도체 칩(10)의 바닥면(12)이 외부로 노출될 수 있도록 하되, 상기 반도체 칩(10)의 단자(11)가 패키지 몸체(30)의 하부에 오도록 뒤집은 상태로 단자(11)와 리드프레임(20)을 연결하여 반도체 칩(10)의 바닥면(12)이 패키지 몸체(30)의 상부 방향으로 노출되며, 반도체 칩(10)의 바닥면(12)은 바닥면(12)상을 가로 질러 놓여져 패키지 몸체(30)에 삽입되는 평판형의 다른 방열부재에 의하여 차폐되지 않고,
    상기 리드프레임(20)은 절곡하지 않은 상태의 형상으로 이루어지고, 반도체 칩(10)의 단자(11) 위치보다 낮은 위치에 배치되고, 상기 리드프레임(20)에 연결된 클립부재(50)는 단자(11)의 위치까지 상향 절곡하여 서로 연결될 수 있도록 하며,
    상기 반도체칩은 GaN 재질의 파워 반도체 칩이며,
    상기 단자(11)는 솔더로 이루어지고,
    상기 클립부재(50)와 반도체 칩(10)의 접합 시 상기 솔더가 녹아 두 부재가 접합하도록 한, 방열 구조를 갖는 반도체 패키지.
  7. 삭제
KR1020170053309A 2017-04-26 2017-04-26 방열구조를 갖는 반도체 패키지 KR101920915B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170053309A KR101920915B1 (ko) 2017-04-26 2017-04-26 방열구조를 갖는 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170053309A KR101920915B1 (ko) 2017-04-26 2017-04-26 방열구조를 갖는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20180119763A KR20180119763A (ko) 2018-11-05
KR101920915B1 true KR101920915B1 (ko) 2018-11-21

Family

ID=64329162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170053309A KR101920915B1 (ko) 2017-04-26 2017-04-26 방열구조를 갖는 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101920915B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200143301A (ko) 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
KR20200142951A (ko) 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
KR20210117525A (ko) 2020-03-19 2021-09-29 제엠제코(주) 반도체 패키지 및 반도체 패키지 제조방법
KR102313764B1 (ko) * 2021-04-05 2021-10-19 제엠제코(주) 반도체칩을 구비한 반도체 부품과 쿨링장치가 결합된 쿨링시스템
KR102405276B1 (ko) 2022-01-26 2022-06-07 제엠제코(주) 반도체 패키지 및 이의 제조방법
US11482463B2 (en) 2019-06-14 2022-10-25 Jmj Korea Co., Ltd. Vertically attaching a chip to a substrate
KR102536643B1 (ko) 2022-11-28 2023-05-30 제엠제코(주) 반도체 패키지
KR20230131998A (ko) 2022-03-07 2023-09-15 제엠제코(주) 음각기판을 구비한 반도체 패키지 및 이의 제조방법
US11908766B2 (en) 2021-04-05 2024-02-20 Jmj Korea Co., Ltd. Cooling system where semiconductor component comprising semiconductor chip and cooling apparatus are joined

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102627002B1 (ko) * 2021-05-24 2024-01-22 (주) 에이엘웍스 일체 타발 방식의 안테나 터치패드 구조체 제조방법 및 이에 의해 제조된 안테나 터치패드 구조체

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150001618A1 (en) * 2013-06-28 2015-01-01 Magnachip Semiconductor, Ltd. Semiconductor package
KR101694657B1 (ko) * 2016-08-04 2017-01-09 제엠제코(주) 방열 구조를 갖는 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150001618A1 (en) * 2013-06-28 2015-01-01 Magnachip Semiconductor, Ltd. Semiconductor package
KR101694657B1 (ko) * 2016-08-04 2017-01-09 제엠제코(주) 방열 구조를 갖는 반도체 패키지

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200143301A (ko) 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
KR20200142951A (ko) 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
US11482463B2 (en) 2019-06-14 2022-10-25 Jmj Korea Co., Ltd. Vertically attaching a chip to a substrate
KR20210117525A (ko) 2020-03-19 2021-09-29 제엠제코(주) 반도체 패키지 및 반도체 패키지 제조방법
KR102313764B1 (ko) * 2021-04-05 2021-10-19 제엠제코(주) 반도체칩을 구비한 반도체 부품과 쿨링장치가 결합된 쿨링시스템
US11908766B2 (en) 2021-04-05 2024-02-20 Jmj Korea Co., Ltd. Cooling system where semiconductor component comprising semiconductor chip and cooling apparatus are joined
KR102405276B1 (ko) 2022-01-26 2022-06-07 제엠제코(주) 반도체 패키지 및 이의 제조방법
KR20230131998A (ko) 2022-03-07 2023-09-15 제엠제코(주) 음각기판을 구비한 반도체 패키지 및 이의 제조방법
KR102536643B1 (ko) 2022-11-28 2023-05-30 제엠제코(주) 반도체 패키지

Also Published As

Publication number Publication date
KR20180119763A (ko) 2018-11-05

Similar Documents

Publication Publication Date Title
KR101920915B1 (ko) 방열구조를 갖는 반도체 패키지
KR101694657B1 (ko) 방열 구조를 갖는 반도체 패키지
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
EP2490259B1 (en) Light-Emitting Device Package and Method of Manufacturing the Same
KR101574135B1 (ko) 칩 실장 방법 및 칩 패키지
KR20130124856A (ko) 반도체 소자 리드프레임 및 이를 이용한 반도체 소자 패키지
JP7221930B2 (ja) パワー半導体モジュール
US10453780B2 (en) Electronic circuit, production method thereof, and electronic component
KR102359904B1 (ko) 반도체 패키지
JP3169578B2 (ja) 電子部品用基板
CN108735614B (zh) 半导体装置及半导体装置的制造方法
JPH04114455A (ja) 半導体装置及びその実装構造
KR101640126B1 (ko) 반도체 패키지 제조방법
JP2007150044A (ja) 半導体装置
KR0156513B1 (ko) 반도체패키지
KR101562706B1 (ko) 반도체 패키지 및 적층형 반도체 패키지
KR102332716B1 (ko) 반도체 패키지
US11101419B2 (en) Package structure of light-emitting diode and method for packaging light-emitting diode
KR20080111618A (ko) 방열 구조의 반도체 패키지 및 이를 패키징하는 방법
KR20150142916A (ko) 반도체 패키지 및 그 제조방법
KR101473356B1 (ko) 히트 슬러그의 접지방법
JP2001210737A (ja) 半導体チップパッケージおよびその製造方法
JP2018523918A (ja) エレクトロニクスデバイス
KR101474127B1 (ko) 반도체 기판의 방열구조
CN113241330A (zh) 耦合半导体封装

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant