KR20100020770A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20100020770A
KR20100020770A KR1020080079516A KR20080079516A KR20100020770A KR 20100020770 A KR20100020770 A KR 20100020770A KR 1020080079516 A KR1020080079516 A KR 1020080079516A KR 20080079516 A KR20080079516 A KR 20080079516A KR 20100020770 A KR20100020770 A KR 20100020770A
Authority
KR
South Korea
Prior art keywords
region
substrate
semiconductor package
reinforcing member
semiconductor
Prior art date
Application number
KR1020080079516A
Other languages
English (en)
Inventor
권진호
이찬선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080079516A priority Critical patent/KR20100020770A/ko
Publication of KR20100020770A publication Critical patent/KR20100020770A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명에 따른 반도체 패키지는, 제1영역, 상기 제1영역을 감싸는 제2영역 및 상기 제2영역을 감싸는 제3영역을 가지며, 회로배선을 갖는 기판 몸체를 포함하는 기판; 상기 기판 상면의 상기 제1영역 상에 부착된 반도체 칩; 상기 기판 상면의 제2영역 상에 배치되며, 상기 반도체 칩을 덮는 봉지부; 및 상기 기판 상면의 제3영역 상에 배치된 보강부재를 포함한다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는, 외부 충격에 대한 내구성을 높일 수 있는 반도체 패키지에 관한 것이다.
반도체 집적 소자에 대한 패키징 기술은 소형화 및 고용량화에 대한 요구에 따라 지속적으로 발전하고 있으며, 최근에는 소형화 및 고용량화와 실장 효율성을 만족시킬 수 있는 스택된 형태의 반도체 패키지, 즉, 스택 패키지(Stack package)에 대한 다양한 기술들이 개발되고 있다.
반도체 산업에서 말하는 "스택"이란 적어도 2개 이상의 반도체 칩 또는 패키지를 수직으로 쌓아 올리는 기술로서, 메모리 소자의 경우, 반도체 집적 공정에서 구현 가능한 메모리 용량보다 큰 메모리 용량을 갖는 제품을 구현할 수 있고, 실장 면적 사용의 효율성을 높일 수 있다.
스택 패키지는 제조 기술에 따라 개별 반도체 칩을 스택한 후, 한번에 스택된 반도체 칩들을 패키징해주는 방법과, 패키징된 개별 반도체 칩들을 스택하여 형성하는 방법으로 분류할 수 있으며, 상기 스택 패키지들은 스택된 다수의 반도체 칩들 또는 패키지들 간에 형성된 금속와이어, 범프, 핀 또는 관통전극 등을 통하여 전기적으로 연결된다.
한편, 최근에는 동종 또는 이종의 반도체 패키지들을 전기적 연결부재를 매개로 연결하여 스택된 형태로 형성하는 반도체 패키지가 각광받고 있다. 상기 스택된 형태의 반도체 패키지는 기판의 가장자리 부분이 노출되도록 봉지부가 형성된 반도체 패키지들을 스택하고, 상기 스택된 반도체 패키지들의 노출된 기판 부분을 전기적 연결부재로 연결하여 형성한다.
그러나, 최근 스택된 형태의 반도체 패키지가 소형화되는 방향으로 발전하고 있음에 따라 각 반도체 패키지를 구성하는 기판의 두께도 줄어들고 있으며, 이에 따라, 상기 각 반도체 패키지의 노출된 기판 부분의 내구성이 약화되어 외부 충격으로 상기 노출된 기판 부분이 쉽게 파손되거나 얇은 두께에 의해 휨이 발생하게 되었다.
본 발명은 외부 충격에 대한 내구성을 높일 수 있는 반도체 패키지를 제공한다.
본 발명에 따른 반도체 패키지는, 제1영역, 상기 제1영역을 감싸는 제2영역 및 상기 제2영역을 감싸는 제3영역을 가지며, 회로배선을 갖는 기판 몸체를 포함하는 기판; 상기 기판 상면의 상기 제1영역 상에 부착된 반도체 칩; 상기 기판 상면의 제2영역 상에 배치되며, 상기 반도체 칩을 덮는 봉지부; 및 상기 기판 상면의 제3영역 상에 배치된 보강부재를 포함한다.
상기 보강부재의 높이는 상기 봉지부의 높이와 동일하거나 낮다.
상기 보강부재와 봉지부는 동일한 물질을 포함한다.
상기 보강부재는 상기 기판의 일측 상면 및 상기 일측 상면과 대향하는 타측 상면에 배치된다.
상기 보강부재는 페루프 형상을 갖는다.
상기 보강부재는 단속적인 형상을 갖는다.
상기 제2영역의 봉지부와 상기 제3영역의 보강부재 사이 부분과 대응하는 상기 기판 몸체 부분에 구비된 연결패턴을 더 포함한다.
상기 연결패턴은 상기 회로배선과 연결된다.
상기 연결패턴은 상기 기판 몸체를 관통하는 홀에 의하여 형성된 기판 몸체의 내측면에 구비된다.
상기 연결패턴은 상기 기판 몸체 상면 및 하면에 구비된다.
본 발명은 봉지부의 외부로 기판의 일부분이 노출된 반도체 패키지들을 이용하여 스택된 형태의 반도체 패키지를 형성하는 경우 발생하는 기판의 파손 등을 방지하기 위하여 노출되는 기판 부분에 보강부재를 배치시킴으로써 기판의 내구성을 강화시켜 기판의 파손 및 휘어짐 등을 방지할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지 에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명에 따른 반도체 패키지를 다양한 다른 형태로 구현할 수 있을 것이다.
본 발명은 봉지부의 외부로 기판의 일부분이 노출된 반도체 패키지들을 이용하여 스택된 형태의 반도체 패키지를 형성하는 경우 발생하는 기판의 파손 등을 방지하기 위하여 노출되는 기판 부분에 보강부재를 배치시켜 기판의 내구성을 강화한다.
이에 따라, 본 발명에 따른 반도체 패키지는, 제1영역, 상기 제1영역을 감싸는 제2영역 및 상기 제2영역을 감싸는 제3영역을 가지며, 회로배선을 갖는 기판 몸체를 포함하는 기판; 상기 기판 상면의 상기 제1영역 상에 부착된 반도체 칩; 상기 기판 상면의 제2영역 상에 배치되며, 상기 반도체 칩을 덮는 봉지부; 및 상기 기판 상면의 제3영역 상에 배치된 보강부재를 포함한다.
이하에서는, 본 발명의 다양한 실시예들에 따른 반도체 패키지를 상세히 설명하도록 한다.
도 1a는 본 발명의 실시예에 따른 반도체 패키지를 도시한 평면도이며, 도 1b는 도 1a의 X-X'를 도시한 단면도이다.
도 1a 및 도 1b를 참조하면, 본 발명에 따른 반도체 패키지(100)는 기판(110), 반도체 칩(120), 봉지부(130) 및 보강부재(140)를 포함한다.
기판(110)은 중앙부에 배치되는 제1영역(A1), 상기 제1영역(A1)을 포함하며 상기 제1영역(A1)을 감싸는 제2영역(A2) 및 상기 제1영역(A1)과 제2영역(A2)을 포함하며 제2영역(A2)을 감싸는 제3영역(A3)을 갖는 기판 몸체(112)를 포함한다.
기판(110)은 상면과 하면 및 내부에 회로배선(미도시)이 구비된 인쇄회로기판이다.
기판(110)의 제1영역(A1) 상면에는 반도체 칩(120)이 부착된다. 반도체 칩(120)은 기판(110)과 금속와이어 또는 범프와 같은 전기적인 연결 수단(미도시)을 매개로 전기적으로 연결된다.
기판(110)의 제1영역(A1)을 포함하는 제2영역(A2) 상면에는 반도체 칩(120)을 덮도록 봉지부(130)가 구비된다.
봉지부(130)의 외측으로 노출되는 기판(110)의 제3영역(A3) 상면에는 기판(110) 가장자리, 즉, 제3영역(A3)의 파손 및 휨을 방지하기 위하여 보강부재(140)가 구비된다. 보강부재(140)는 기판(110)의 상면 일측 가장자리 부분 및 상기 일측 가장자리 부분과 대향하는 타측 가장자리 부분에 배치된다. 보강부재(140)는 봉지부와 동일한 물질을 포함하여, 바람직하게, EMC(Epoxy Molding Compound)를 포함하여 이루어지며, 보강부재(140)의 높이는 봉지부(130)의 높이와 동일하다.
보강부재(140)는 반도체 패키지를 형성하기 위한 봉지부(130) 형성 공정 시, 몰드 금형의 구조를 변경하여 봉지부(130)와 함께 형성한다.
기판(110)의 제2영역(A2)에 구비된 봉지부(120)와 제3영역(A3)에 구비된 보강부재(140) 사이 부분과 대응하는 제3영역(A3)의 기판 몸체(112) 부분(S)에는 스택되는 반도체 패키지들 간의 전기적인 연결을 위한 연결패턴(150)이 구비된다. 연 결패턴(150)은 기판 몸체(112)에 구비된 회로배선(미도시)과 연결되고, 바람직하게, 스택되는 반도체 패키지들 간을 연결 매체가 접속되도록 패드의 형태를 가지며, 이를 위해, 연결패턴(150)은 기판(110)의 상면 및 하면에 구비된다.
도 2a는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 평면도이며, 도 2b는 도 2a의 X-X'를 도시한 단면도이다.
도 2a 및 도 2b는 앞서 도 1a 및 도 1b에 도시 및 설명된 반도체 패키지와 실질적으로 동일한 구성 요소를 포함한다. 따라서, 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 2a 및 도 2b를 참조하면, 본 발명에 따른 반도체 패키지(100)의 보강부재(140)는 제2영역(A2)를 감싸도록 제3영역(A3) 상에 페루프 형상으로 구비된다.
보강부재(140)는 기판(110)의 파손 및 휨을 방지하기 위하여 형성하는 것으로서, 연결패턴(150)이 제2영역(A2)을 감싸도록 제3영역(A3) 상에 형성되는 경우, 바람직하게, 보강부재(140)는 페루프 형상을 갖는다.
보강부재(140)는 기판(110)의 파손 및 휨이 방지될 수 있는 높이를 가지며, 이에 따라, 보강부재(140)는 외부충격에 대하여 기판(110)의 파손 및 휨이 방지된다면 봉지부(130)의 높이보다 낮은 높이를 가질 수 있다.
연결패턴(150)은 홀(V)의 측벽, 즉, 기판 몸체(112)의 제3영역(A3)을 관통하는 홀(V)에 의하여 형성된 기판 몸체(112) 내측면에 구비된다. 연결패턴(150)은 기판 몸체(112)에 구비된 회로배선(미도시)과 연결되고, 바람직하게, 스택되는 반도 체 패키지들 간을 연결 매체가 삽입되어 접속되도록 홀의 형상을 갖는다.
도 3 및 도 4는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 평면도이다.
도 3 및 도 4는 앞서 도 1a 및 도 1b와 2a 및 도 2b에 도시 및 설명된 반도체 패키지와 실질적으로 동일한 구성 요소를 포함한다. 따라서, 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 3 및 도 4를 참조하면, 본 발명에 따른 반도체 패키지(100)는 보강부재(140)는 제2영역(A2)를 감싸도록 제3영역(A3) 상에 기판(110)의 파손 및 휨 방지가 가능하도록 단속적으로 형성된다.
보강부재(140)는 기판(110)의 상면 일측 가장자리 부분 및 상기 일측 가장자리 부분과 대향하는 타측 가장자리 부분에 단속적으로 배치되거나, 기판(110)의 가장자리부분을 따라 단속적인 페루프 형상으로 배치된다.
이상에서와 같이, 본 발명은 반도체 패키지의 두께가 줄어듬에 따라 기판의 두께도 줄어들어 전기적인 연결을 위하여 노출되는 기판 부분의 내구성을 강화시키기 위하여 노출되는 기판 부분에 보강부재를 형성한다.
이에 따라, 기판의 가장자리 부분에 직접적으로 가해지는 충격을 보강부재가 완화시킴으로써 기판의 내구성이 강화되어 기판의 파손 및 휘어짐 등이 방지된다.
또한, 보강부재는 봉지부의 형성시, 몰드 금형의 변형하는 상기 봉지부와 함께 형성할 수 있음에 따라 추가적으로 복잡한 제조 공정 기술이 필요하지 않다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1a는 본 발명의 실시예에 따른 반도체 패키지를 도시한 평면도.
도 1b는 도 1a의 X-X'를 도시한 단면도.
도 2a는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 평면도.
도 2b는 도 2a의 X-X'를 도시한 단면도.
도 3 및 도 4는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 평면도.

Claims (10)

  1. 제1영역, 상기 제1영역을 감싸는 제2영역 및 상기 제2영역을 감싸는 제3영역을 가지며, 회로배선을 갖는 기판 몸체를 포함하는 기판;
    상기 기판 상면의 상기 제1영역 상에 부착된 반도체 칩;
    상기 기판 상면의 제2영역 상에 배치되며, 상기 반도체 칩을 덮는 봉지부; 및
    상기 기판 상면의 제3영역 상에 배치된 보강부재;
    를 포함하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 보강부재의 높이는 상기 봉지부의 높이와 동일하거나 낮은 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 보강부재와 봉지부는 동일한 물질을 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 보강부재는 상기 기판의 일측 상면 및 상기 일측 상면과 대향하는 타측 상면에 배치된 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 보강부재는 페루프 형상을 갖는 것을 특징으로 하는 반도체 패키지.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 보강부재는 단속적인 형상을 갖는 것을 특징으로 하는 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 제2영역의 봉지부와 상기 제3영역의 보강부재 사이 부분과 대응하는 상기 기판 몸체 부분에 구비된 연결패턴을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  8. 제 7 항에 있어서,
    상기 연결패턴은 상기 회로배선과 연결된 것을 특징으로 하는 반도체 패키지.
  9. 제 7 항에 있어서,
    상기 연결패턴은 상기 기판 몸체를 관통하는 홀에 의하여 형성된 기판 몸체의 내측면에 구비된 것을 특징으로 하는 반도체 패키지.
  10. 제 8 항에 있어서,
    상기 연결패턴은 상기 기판 몸체 상면 및 하면에 구비된 것을 특징으로 하는 반도체 패키지.
KR1020080079516A 2008-08-13 2008-08-13 반도체 패키지 KR20100020770A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080079516A KR20100020770A (ko) 2008-08-13 2008-08-13 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080079516A KR20100020770A (ko) 2008-08-13 2008-08-13 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20100020770A true KR20100020770A (ko) 2010-02-23

Family

ID=42090717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080079516A KR20100020770A (ko) 2008-08-13 2008-08-13 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20100020770A (ko)

Similar Documents

Publication Publication Date Title
US6445064B1 (en) Semiconductor device
KR101070913B1 (ko) 반도체 칩 적층 패키지
KR100477020B1 (ko) 멀티 칩 패키지
JP2004063767A (ja) 半導体装置
US7332803B2 (en) Circuit device
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
US20080073772A1 (en) Stacked semiconductor package and method of manufacturing the same
KR20100020770A (ko) 반도체 패키지
US7323774B2 (en) Integrated circuit package system with pedestal structure
JP4278568B2 (ja) 半導体装置
JP2006086150A (ja) 半導体装置
KR20080084075A (ko) 적층 반도체 패키지
TWI710093B (zh) 天線置頂之半導體封裝結構
KR20100050981A (ko) 반도체 패키지 및 이를 이용한 스택 패키지
KR20060133800A (ko) 칩 스택 패키지
KR100708050B1 (ko) 반도체패키지
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR20230102923A (ko) 리드 프레임 및 이를 포함하는 반도체 패키지
KR101096457B1 (ko) 멀티 패키지
KR100351925B1 (ko) 적층형 반도체 패키지
KR20080088317A (ko) 반도체 패키지
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
KR100910223B1 (ko) 적층 반도체 패키지
KR20080076090A (ko) 반도체 칩 및 이를 이용한 반도체 패키지
KR20080114034A (ko) 적층 반도체 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination