JP2004063767A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004063767A JP2004063767A JP2002219909A JP2002219909A JP2004063767A JP 2004063767 A JP2004063767 A JP 2004063767A JP 2002219909 A JP2002219909 A JP 2002219909A JP 2002219909 A JP2002219909 A JP 2002219909A JP 2004063767 A JP2004063767 A JP 2004063767A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- semiconductor device
- opening
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】基板4の一方の面に設けられた第1の導電パターンと、基板4の他方の面に設けられた第2の導電パターンと、基板4の一方の面に実装され、第1の導電パターンと接続された少なくとも2つの第1の半導体チップ2,3と、隣接する第1の半導体チップ2,3上に跨って実装された第2の半導体チップ1と、隣接する第1の半導体チップ2,3の間及び基板4の開口部4aを通り、一端が第2の半導体チップ1の基板4と対向する面に接続され、他端が第2の導電パターンと接続された第1の配線とを備える。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は半導体装置に関し、特に基板に複数の半導体チップが実装された半導体装置に適用して好適である。
【0002】
【従来の技術】
高速DRAMなどのパッケージとして、BOC(Board on Chip)構造によるパッケージが知られている。図15は、BOC構造によるパッケージを示す概略断面図である。BOC構造によるパッケージでは、中央に開口部101aを形成した基板101を用が用いられる。そして、半導体チップ102は下向きで基板101上にダイボンドされており、基板101のセンターパッド102aと開口部101aの位置が対応するように配置されている。半導体チップ102と基板101は金ワイヤ103によって電気的接続に接続されており、金ワイヤ103は開口部101aに通されてセンターパッド102aと基板101裏面のボンディングフィンガー101bにワイヤボンドされている。
【0003】
図16は、開口部101aの周辺を詳細に示す平面図であって、図15のパッケージを樹脂封止する前の状態を下側から見た図である。センターパッド102aから引き回された金ワイヤ103は基板101のボンディングフィンガー101bと接続され、ボンディングフィンガー101bは図15に示すボールバンプ104が配置されるパターン等と接続されている。そして、図15に示すように、半導体チップ102の裏面と開口部101aの周辺は封止用樹脂105で封止されている。
【0004】
図17は、基板タイプのパッケージを示す概略断面図である。基板タイプのパッケージでは、センターパッド102aが上側に向けられて基板101上に半導体チップ102がダイボンドされる。そして、センターパッド102aと接続された金ワイヤ103は半導体チップ102の上面に引き回され、半導体チップ102の外側に位置する基板101上のボンディングフィンガーへ接続される。
【0005】
図18は、BOC構造を用いたマルチチップパッケージを示す模式図である。このマルチチップパッケージは、図17の半導体チップ102を図15の半導体チップ102上にダイボンドしたような構成であり、センターパット102aが設けられた2つの半導体チップ102を上下反転させてダイボンドしたものである。図18に示すように、上側の半導体チップ102のセンターパッド102aは金ワイヤ103によって基板101上面と接続されている。また、下側の半導体チップ102のセンターパッド102aに接続された金ワイヤ103は、開口部101aを通って基板101の下面に接続されている。
【0006】
【発明が解決しようとする課題】
しかしながら、図18のマルチチップ構造では、半導体チップ102を2つ重ねることにより上側の半導体チップ102のセンターパッド102aの位置が高くなり、基板101と接続するためには金ワイヤ103を十分に長くする必要がある。金ワイヤ103は両端のワイヤボンド部のみで支持されているため、全長が長くなるとワイヤボンド部の中間で倒れ(金線流れ)が生じ易くなる。このため、隣接する金ワイヤ103間でショートが発生したり、金ワイヤ103と半導体チップ102のエッジとの間でショートが発生するという問題が生じていた。
【0007】
また、上側の半導体チップ102に接続される金ワイヤ103よりも、下側の半導体チップ102に接続される金ワイヤ103の配線引き回し長さが長くなるため、特に高速動作時に上側の半導体チップ102と下側の半導体チップ102の相互に生じる信号のタイミング差が顕著となっていた。これにより、デバイス動作の信頼性が損なわれるという問題が生じていた。
【0008】
この発明は上述のような問題を解決するために成されたもので、BOC構造を用いたマルチチップパッケージの信頼性を高めるとともに、小型で高密度なパッケージを提供することを目的とする。
【0009】
【課題を解決するための手段】
この発明の半導体装置は、基板に複数の半導体チップが実装された半導体装置であって、前記基板の一方の面に設けられた第1の導電パターンと、前記基板の他方の面に設けられた第2の導電パターンと、前記基板の一方の面に実装され、前記第1の導電パターンと接続された少なくとも2つの第1の半導体チップと、隣接する前記第1の半導体チップ上に跨って実装された第2の半導体チップと、隣接する前記第1の半導体チップの間及び前記基板に設けられた開口部を通り、一端が前記第2の半導体チップの前記基板と対向する面に接続され、他端が前記第2の導電パターンと接続された第1の配線とを備えたものである。
【0010】
また、前記第2の半導体チップの前記基板と対向する面に設けられ、複数の前記第1の配線がそれぞれ接続された複数の第1のパッドを備え、前記開口部は、隣接する前記第1の半導体チップの間の隙間に沿って延在し、複数の前記第1のパッドは、前記開口部の延在する方向に沿って配置されているものである。
【0011】
また、複数の前記第1のパッドは、前記第2の半導体チップの中心線に沿って配置されているものである。
【0012】
また、前記第1の半導体チップと前記第1の導電パターンとを電気的に接続する第2の配線を備えたものである。
【0013】
また、前記第1の半導体チップは、複数の前記第2の配線が接続された複数のパッドをチップ面の周辺部に備えるものである。
【0014】
また、前記第2の配線と前記第1の導電パターンとの接続部近傍における前記基板に、前記第1の導電パターンと前記第2の導電パターンとを接続するスルーホールが設けられたものである。
【0015】
また、前記第1の半導体チップと前記第2の半導体チップとの間に設けられ、前記第1の半導体チップと前記第2の半導体チップとを電気的に接続するバンプを備えたものである。
【0016】
また、前記第2の半導体チップは、複数の前記第1のパッドの両側に所定の間隔を隔てて配置された複数の第2のパッドを備え、前記第1の半導体チップは、前記第2の半導体チップと同一のチップを前記第1のパッドと前記第2のパッドとの間の境界に沿って分断して得られたものである。
【0017】
また、前記開口部を通り、一端が前記第1の半導体チップに接続され、他端が前記第2の導電パターンと接続された第3の配線を備えたものである。
【0018】
また、前記第1の半導体チップは、複数の前記第3の配線が接続された複数の前記第2のパッドをそのチップ面の周辺部に備えるものである。
【0019】
また、前記第1の半導体チップと前記基板の一方の面との間に、前記第1の半導体チップと前記第1の導電パターンとを電気的に接続するバンプを備えたものである。
【0020】
また、前記第2の導電パターンからなり、複数の前記第1の配線がそれぞれ接続された複数のボンディング用パターンと、前記複数のボンディング用パターンの少なくとも2つを接続する第3の配線を備えたものである。
【0021】
また、前記第3の配線は、前記開口部を介して対向する少なくとも2つの前記ボンディング用パターンを接続しているものである。
【0022】
また、前記第2の導電パターンからなり、複数の前記第1の配線がそれぞれ接続された複数のボンディング用パターンと、前記第2の導電パターンからなり、前記複数のボンディング用パターンの少なくとも2つを接続する接続用パターンとを備え、前記接続用パターンは、前記ボンディング用パターンと前記開口部の縁との間に設けられているものである。
【0023】
また、前記第2の導電パターンからなり、複数の前記第1の配線がそれぞれ接続された複数のボンディング用パターンと、前記第2の導電パターン上に固着され、前記開口部に沿って配置された複数の導電ボールとを備え、前記ボンディング用パターンは、前記複数の導電ボールが配置された領域と前記開口部の縁との間の領域内に形成されており、前記開口部の延在する方向では、隣接する2つの前記ボールの間に1又は複数の前記ボンディング用パターンが位置しているものである。
【0024】
また、隣接する前記第1の半導体チップの間及び前記開口部を充填するとともに、前記ボンディング用パターンを覆うように前記開口部よりも広い幅で前記他方の面上に形成された封止用樹脂を備え、前記導電ボールと近接する部分の前記封止用樹脂の幅が、前記ボンディング用パターンを覆う部分の幅よりも狭いものである。
【0025】
また、前記導電ボールと近接する部分の前記封止用樹脂の幅が、前記ボンディング用パターンを覆う部分の幅よりも0.2mm以上狭いものである。
【0026】
また、前記第1の半導体チップの少なくとも1つがダミーチップである。
【0027】
また、この発明の半導体装置は、基板上に半導体チップが実装された半導体装置であって、前記基板の一方の面に設けられた導電パターンと、前記基板の他方の面に実装された半導体チップと、前記基板に設けられた開口部を通り、一端が前記半導体チップの前記基板と対向する面に接続され、他端が前記導電パターンと接続された第1の配線と、前記導電パターンからなり、複数の前記第1の配線がそれぞれ接続された複数のボンディング用パターンと、前記複数のボンディング用パターンの少なくとも2つを接続する第2の配線を備えたものである。
【0028】
また、前記第2の配線は、前記開口部を介して対向する少なくとも2つの前記ボンディング用パターンを接続しているものである。
【0029】
また、この発明の半導体装置は、基板上に半導体チップが実装された半導体装置であって、前記基板の一方の面に設けられた導電パターンと、前記基板の他方の面に実装された半導体チップと、前記基板に設けられた開口部を通り、一端が前記半導体チップの前記基板と対向する面に接続され、他端が前記導電パターンと接続された配線と、前記導電パターンからなり、複数の前記配線がそれぞれ接続された複数のボンディング用パターンと、前記導電パターンからなり、前記複数のボンディング用パターンの少なくとも2つを接続する接続用パターンとを備え、前記接続用パターンは、前記ボンディング用パターンと前記開口部の縁との間に設けられているものである。
【0030】
また、この発明の半導体装置は、基板上に半導体チップが実装された半導体装置であって、前記基板の一方の面に設けられた導電パターンと、前記基板の他方の面に実装された半導体チップと、前記基板に設けられた開口部を通り、一端が前記半導体チップの前記基板と対向する面に接続され、他端が前記導電パターンと接続された配線と、前記第2の導電パターンからなり、複数の前記配線がそれぞれ接続された複数のボンディング用パターンと、前記導電パターン上に固着され、前記開口部に沿って配置された複数の導電ボールとを備え、前記ボンディング用パターンは、前記複数の導電ボールが配置された領域と前記開口部の縁との間の領域内に形成されており、前記開口部の延在する方向では、隣接する2つの前記ボールの間に1又は複数の前記ボンディング用パターンが位置しているものである。
【0031】
また、前記開口部を充填するとともに、前記ボンディング用パターンを覆うように前記開口部よりも広い幅で前記他方の面上に形成された封止用樹脂を備え、前記導電ボールと近接する部分の前記封止用樹脂の幅が、前記ボンディング用パターンを覆う部分の幅よりも狭いものである。
【0032】
また、前記導電ボールと近接する部分の前記封止用樹脂の幅が、前記ボンディング用パターンを覆う部分の幅よりも0.2mm以上狭いものである。
【0033】
【発明の実施の形態】
以下、この発明のいくつかの実施の形態について図面に基づいて詳細に説明する。なお、以下の実施の形態によりこの発明が限定されるものではない。
【0034】
実施の形態1.
図1は、この発明の実施の形態1にかかる半導体装置を示す概略断面図である。この半導体装置はBOC構造を用いたマルチチップパッケージから構成され、半導体チップ1、半導体チップ2、半導体チップ3、基板4を備えている。基板4は上面及び下面に所定の導電パターンが形成された配線基板であり、半導体チップ1,2,3は基板4上に配置され導電パターンと電気的に接続されている。。
【0035】
基板4の中央部近傍には開口部4aが設けられており、半導体チップ2及び半導体チップ3は開口部4aの両側にそれぞれ配置されている。半導体チップ1,2,3はそれぞれセンターパッド仕様のチップである。半導体チップ2,3は、電極用のセンターパッド2a,3aが形成されたチップ面を上側に向けた状態で基板4にダイボンドされている。半導体チップ1は半導体チップ2,3上にダイボンドされており、そのセンターパッド1aが開口部4a上に位置するように、センターパッド1aを下に向けた状態で配置されている。基板4の下面には、実装用の導電ボール7が固着されている。
【0036】
半導体チップ2,3のセンターパッド2a,3aは、金ワイヤ5によるワイヤボンドで基板4の上面のボンディングフィンガーと接続されている。半導体チップ1のセンターパッド1aは、金ワイヤ6によるワイヤボンドで基板4の下面のボンディングフィンガーと接続されている。金ワイヤ6は、センターパッド1aから半導体チップ2と半導体チップ3の間を通り、開口部4aを通って基板4の下面のボンディングフィンガーに到達している。
【0037】
基板4上の半導体チップ1,2,3は封止用樹脂8によって封止されている。基板4の下面は封止用樹脂9によって封止されており、半導体チップ2と半導体チップ3の間、及び開口部4aに封止用樹脂9が充填されている。また、基板4の下面のボンディングフィンガー、金ワイヤ6も封止用樹脂9で覆われている。
【0038】
半導体チップ1を基板4のボンディングフィンガーと接続する際には、半導体チップ2,3上に半導体チップ1をダイボンドした後、基板4を上下反対向きにし、半導体チップ1のセンターパッド1aと基板4を金ワイヤ6によってワイヤボンドする。
【0039】
このように、開口部4aの両側に半導体チップ2及び半導体チップ3を配置し、半導体チップ2と半導体チップ3の間、及び開口部4aに金ワイヤ6を挿通させることで、金ワイヤ6の配線長を最小限に抑えることができる。これにより、金ワイヤ6両端のワイヤボンド部の距離が短くなるため、金ワイヤ6を安定的に支持することができ、ワイヤボンド部の間で金ワイヤ6に倒れ(金線流れ)が生じることを抑止できる。従って、隣接する金ワイヤ6同士のショートを抑えるとともに、金ワイヤ6と半導体チップ2,3のエッジとのショートを抑止でき、半導体装置の信頼性を向上させることができる。
【0040】
また、半導体チップ1から基板4への配線引き回しを短縮することにより、チップの高速化に有利な構造となる。更に、金ワイヤ6と金ワイヤ5を同程度の長さにすることができるため、半導体チップ1と半導体チップ2,3の間に信号のタイミング差が生じることを抑止できる。
【0041】
更に、半導体チップ1の外側には金ワイヤを引き回す必要がないため、半導体チップ1の外側のスペースを縮小することができる。従って、小型で高密度なBOC構造のマルチチップパッケージを構成できる。
【0042】
なお、図1では基板4上に2つの半導体チップ2,3を実装した例を示したが、3個以上の半導体チップを基板4上に並べて配置しても構わない。同様に、半導体チップ2,3上に1つの半導体チップ1を実装した例を示したが、半導体チップ2,3上に2個以上の半導体チップを実装しても構わない。
【0043】
(変形例1)
図2は、実施の形態1の変形例1を示す概略断面図である。変形例1は、図1の半導体チップ2,3を周辺パッド2b,3bが設けられた仕様の半導体チップとしたものである。半導体チップ2,3を周辺パッド仕様のチップにすることで、高速DRAM以外のマイコンその他の各種半導体チップを用いることができ、半導体装置の構成の自由度を高めることができる。この場合は、図2に示すように基板4aの周辺にスルーホール4bを設け、基板4の裏面に追加の導電ボール7を配置して、導電ボール7と金ワイヤ5が接続されるボンディングフィンガーとをスルーホール4bによって直接接続しても良い。これにより、追加の導電ボール7を介して半導体チップ2,3への入出力を独立化することができ、また、基板4の裏面から半導体チップ2,3への配線経路を短縮することができる。
【0044】
(変形例2)
図3は、実施の形態1の変形例2を示す概略断面図である。変形例2は半導体チップ1と半導体チップ2,3とをバンプ10によって電気的に接続したものである。半導体チップ1の下面には、バンプ接続用の周辺パッド(図3において不図示)が設けられており、バンプ10を介して半導体チップ2,3のセンターパッドと半導体チップ1のバンプ接続用パッドとが接続されている。
【0045】
変形例2によれば、図1における金ワイヤ5を設ける必要がなくなるため、金ワイヤの倒れ、金ワイヤの流れなどの発生要因そのものをなくすことができる。また、基板4上面に金ワイヤと接続するための配線パターンを設ける必要がなくなる。これにより、半導体チップ1,2,3間の動作速度差をより少なくすることが可能となり、各半導体チップへの信号にタイミング差が生じることを抑止できる。なお、図3では、半導体チップ2,3をセンターパッド仕様のチップとしたが、センターパット仕様以外のチップとしても構わない。
【0046】
(変形例3)
図4(a)及び図4(b)は実施の形態1の変形例3を示す概略断面図である。変形例3は、半導体チップ2,3の少なくとも1つを実際には動作しないダミーチップ11に置き換えたものである。
【0047】
図4(a)は、図1に示した実施の形態1の半導体チップ3をダミーチップ11に置き換えたものである。また、図4(b)は、図2に示した変形例1の半導体チップ3をダミーチップ11へ置き換えたものである。
【0048】
変形例3によれば、デバイス構成上、半導体チップ1の下に2つの半導体チップを配置する必要がない場合であっても、ダミーチップ11を配置することにより半導体チップ1を下側から支えることができる。従って、デバイス構成上の制約を受けることなく実施の形態1の構造を実現することができる。
【0049】
(変形例4)
図5は、実施の形態1の変形例4を示す概略断面図である。図5は、図1の半導体装置の基板4の開口部4aの周辺を詳細に示す平面図であって、パッケージを樹脂封止する前の状態を下側から見た図である。図5に示すように、センターパッド1aから引き回された金ワイヤ6は基板4のボンディングフィンガー4bと接続され、ボンディングフィンガー4bは導電ボール7が配置されるパターン等と接続されている。この構成において、変形例4は、開口部4aを介して対向するボンディングフィンガー4b間を金ワイヤ11によるワイヤボンドで接続したものである。これにより、基板4の配線引き回しの自由度を高めることができ、基板4に開口部4aを設けた場合であっても基板4に所望の配線経路を設けることができる。そして、外部接続用の導電ボール7への配線の引き回しを容易に行なうことが可能となる。
【0050】
(変形例5)
図6は、実施の形態1の変形例5を示す概略断面図である。図6も図5と同様に、図1の半導体装置の基板4の開口部4aの周辺を示す平面図であって、パッケージを樹脂封止する前の状態を下側から見た図である。そして、変形例5は、並べて配置された所定のボンディングフィンガー4b間を金ワイヤ12によるワイヤボンドで接続したものである。変形例5によれば、スペース上の都合などで基板4の配線引き回しが難しい場合であっても、配線の引き回しの自由度を高めることができ、金ワイヤ12でワイヤボンドすることにより基板4に所望の配線経路を設けることができる。
【0051】
(変形例6)
図6は、上述の変形例5とともに変形例6を示している。変形例6は、開口部4aとボンディングフィンガー4b間のスペースを利用して接続用パターン4cを形成し、所定のボンディングフィンガー4b同士を接続用パターン4cで接続したものである。変形例6によれば、スペース上の都合などから基板4の配線引き回しが難しい場合であっても、接続用パターン4cを形成することにより基板4に所望の配線経路を設けることができる。
【0052】
なお、上述した変形例4〜6については、図15に示した通常のBOC構造のチップに適用した場合であっても配線引き回しの自由度を高めることができる。
【0053】
実施の形態2.
次に、図7〜図10に基づいて、この発明の実施の形態2について説明する。実施の形態2は、実施の形態1における半導体チップ1,2,3を同一のプロセスで製造できるようにしたものである。図7は、半導体チップ1を示す平面図である。半導体チップ1は中央にセンターパッド1aが形成されたDRAMなどの大容量チップであり、ここでは512メガビット(Mb)のものを図示している。半導体チップ1は図7に示す2本の一点鎖線Yに沿ってダイシングされると、2つの半導体チップに分割される。そして、分割された一方が実施の形態1における半導体チップ2となり、他方が半導体チップ3となる。分割後の容量は、半導体チップ2、半導体チップ3ともに256メガビットとなる。なお、半導体チップ1の容量を1ギガビット(Gb)とした場合、分割後の容量は、半導体チップ2、半導体チップ3ともに512メガビットとなる。分割後に単体のチップとして使用できるように、半導体チップ1のセンターパッド1aの両側、及び外縁の一部には、ウエハープロセスの段階からパッド1bが設けられている。そして、ダイシング後にパッド1bが図2で説明した周辺パッド2b,3bとなるように構成されている。
【0054】
図8は、図7の半導体チップ1と、ダイシングにより得られた半導体チップ2,3との配置状態を示す模式図である。このように、ダイシングにより得られた半導体チップ2,3は半導体チップ1の約半分の大きさであるため、半導体チップ2,3の平面領域上に半導体チップ1を過不足なく配置することができる。
【0055】
図9及び図10は、図8の半導体チップ1,2,3を用いて構成したBOC構造のマルチチップパッケージを示す概略断面図である。図9及び図10に示すように、基板4上の開口部4aの両側に半導体チップ2,3がダイボンドされ、半導体チップ2,3上に半導体チップ1がダイボンドされている。ここで、図9では、半導体チップ2,3の周辺パッドと基板4とをバンプ13によって接続しており、配線経路を短くできるため特に高速動作のデバイスに適している。また、図10では、半導体チップ2,3の周辺パッド2b,3bと基板4の下面を金ワイヤ14によって電気的に接続している。
【0056】
実施の形態2によれば、半導体チップ1、半導体チップ2及び半導体チップ3を同一のウエハプロセスで製造することができる。従って、半導体装置の製造コストを大幅に低減させることが可能となる。
【0057】
実施の形態3.
次に、図11〜図14に基づいて、この発明の実施の形態3について説明する。実施の形態3は、実施の形態1の半導体装置において、基板4の開口部4aの幅が拡げられた場合でも、トランスファーモールドによる封止用樹脂9を確実に形成できるようにしたものである。
【0058】
半導体装置の構成によっては、回路構成その他の要因により基板4の開口部4aの幅を広くする必要が生ずる。一方で、基板4の裏面に配置される導電ボール7の位置は、基板4の裏面におけるパターン配置、接続される相手部品のパッド位置等から制約を受け、開口部4aの幅を広くした場合であっても導電ボール7の位置を変更することができない場合が生ずる。この場合、開口部4aの幅によっては、封止用樹脂9による封止に制約が生じる場合がある。
【0059】
最初に、図11及び図12に基づいて、開口部4aの幅を拡げた場合の封止用樹脂9と導電ボール7の位置関係について説明する。ここで、図11(a)及び図12(a)は図1の半導体装置の下面側を示す平面図を、図11(b)は図11(a)のI−I’線に沿った断面を、図12(b)は図12(a)のI−I’線に沿った断面を、それぞれ示している。図11は、開口部4aの幅を十分狭くした場合を示している。この場合、開口部4aの縁と、開口部4aに沿って配置された導電ボール7との間には十分なスペースが存在するため、図11(b)に示すように樹脂封止する際に成型用金型15が基板4に当接する領域(金型の押さえ代L)を十分確保できる。従って、成型用金型15と基板4の間の空間16に封止用樹脂9を流してボンディングフィンガー4bを確実に封止できる。
【0060】
一方、図12は開口部4aの幅を拡げて、開口部4aの縁と導電ボール7が近接した状態を示している。この場合、開口部4aと導電ボール7の間のスペースが少なくなり、ボンディングフィンガー4bと導電ボール7が近接してしまうため、金型の押さえ代Lが不足する。
【0061】
実施の形態3は、図12のような場合であっても、導電ボール7に対してボンディングフィンガー4bを適切な位置に配置することで、金型の押さえ代Lを確保できるようにしたものである。
【0062】
図13は、実施の形態3にかかる半導体装置において、基板4の開口部4a近傍を拡大した平面図であって、封止用樹脂9で封止する前の状態を示している。図13に示すように、開口部4aの縁に沿って導電ボール7が配置され、導電ボール7が配列された領域と開口部4aの縁の間にボンディングフィンガー4aが配置されている。そして、開口部4aの縁に沿った方向において、隣接する導電ボール7の間に複数のボンディングフィンガー4aを配置している。
【0063】
これにより、導電ボール7とボンディングフィンガー4aの間に十分なスペースを設けることができ、このスペースに金型の押さえ代Lを確保することができる。この際、図13にハッチングして示すように、金型押さえ代Lの領域は、導電ボール7とボンディングフィンガー4aの間を屈折する領域となる。そして、金型押さえ代Lに成型用金型15を当接させることで、金型押さえ代Lよりも開口部4a側の領域Mに封止用樹脂9を充填することができる。
【0064】
図14は、実施の形態3にかかる半導体装置を示す模式図であって、基板4の下面を示す平面図である。図13に示すように金型押さえ代Lの領域を設定することで、形成された封止用樹脂9の幅は、導電ボール7に近接する位置とボンディングフィンガー4aを覆う位置とで異なることになる。ここで好ましくは、ボンディングフィンガー4aを覆う位置の幅D1と導電ボール7に近接する位置の幅D2の差が0.2mm以上となるように封止用樹脂9を形成することが望ましい。これにより、隣接する導電ボール7の間に配置されたボンディングフィンガー4bを封止用樹脂9で確実に覆うことができる。
【0065】
実施の形態3によれば、基板4の開口部4aの幅が拡がってボンディングフィンガー4bと導電ボール7が近接した場合であっても、金型押さえ代Lを確保することができ、ボンディングフィンガー4bを封止用樹脂9で覆って封止することが可能となる。従って、例えば図10に示すように半導体チップ2,3の周辺パッド2b,3bと基板4裏面のボンディングフィンガー4bを金ワイヤ14で接続する場合は、金ワイヤ6と金ワイヤ14の双方が通過できるように開口部4aの幅を広くする必要があるが、このような場合であっても金型押さえ代Lを確保して樹脂封止を行うことが可能となる。
【0066】
なお、実施の形態3については、図15の半導体装置で開口部の幅が増加した場合にも適用でき、金型押さえ代Lを確保することで、ボンディングフィンガーを封止用樹脂9で確実に封止できる。
【0067】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【0068】
隣接する第1の半導体チップの間及び基板の開口部に第1の配線を通して、第1の配線を第2の半導体チップから基板の第2の導電パターンまで引き回したため、配線経路を最小限の長さに抑えることができる。従って、隣接する第1の配線同士のショートを抑えるとともに、第1の配線と半導体チップのエッジがショートしてしまうことを抑止でき、半導体装置の信頼性を向上させることができる。また、配線経路を最小限の長さにすることで高速化に有利な構造の半導体装置を構成できる。
【0069】
第1の配線が接続された複数の第1のパッドを開口部の延在する方向に沿って配置したため、多数の第1の配線を開口部に通すことができる。
【0070】
複数の前記第1のパッドを第2の半導体チップの中心線に沿って配置することで、センターパッド仕様の第2の半導体チップを用いて半導体装置を構成することができる。
【0071】
第1の半導体チップと第1の導電パターンとを電気的に接続する第2の配線を設けたことで、第1の半導体チップと第1の導電パターンをワイヤボンディングによって接続することができる。
【0072】
第2の配線が接続された複数のパッドを第1の半導体チップの周辺部に設けたため、第2の配線による配線経路を最小限の長さに抑えることができる。従って、隣接する第2の配線同士のショートを抑えるとともに、第2の配線と半導体チップのエッジがショートしてしまうことを抑止でき、半導体装置の信頼性を向上させることができる。また、配線経路を最小限の長さにすることで高速化に有利な構造の半導体装置を構成できる。更に、第1の配線と第2の配線を同程度の長さにすることができるため、第1の半導体チップと第2の半導体チップの間に信号のタイミング差が生じることを抑止できる。
【0073】
第2の配線と第1の導電パターンとの接続部近傍にスルーホールを設けたため、第1の半導体チップから第2の導電パターンまでの配線経路を短縮することができ、また、第2の導電パターンを介して第1の半導体チップへの入出力を独立化することができる。
【0074】
第1の半導体チップと第2の半導体チップとの間に、両者を電気的に接続するバンプを設けたため、第1の半導体チップから第2の半導体チップへの配線経路を最小限の長さに抑えることができる。
【0075】
第2の半導体チップと同一のチップを分断して第1の半導体チップを構成できるため、第1及び第2の半導体チップを同一のウエハプロセスで製造することができる。従って、半導体装置の製造コストを大幅に低減させることが可能となる。
【0076】
一端が前記第1の半導体チップに接続され、他端が前記第2の導電パターンと接続された第3の配線を設け、第3の配線を開口部に通したため、第3の配線経路を最小限の長さに抑えることができる。
【0077】
複数の第3の配線が接続された第3のパッドを第1の半導体チップの周辺部に設けたため、第3の配線の配線経路を最小限に抑えることができる。
【0078】
第1の半導体チップと基板の一方の面との間に、両者を電気的に接続するバンプ設けたため、第1の半導体チップから基板までの配線経路を最小限の長さに抑えることができる。
【0079】
複数のボンディング用パターンの少なくとも2つを接続する第3の配線を設けたため、配線の引き回しの自由度を高めることができ、基板に所望の配線経路を設けることができる。
【0080】
第3の配線によって開口部を介して対向するボンディング用パターン同士を接続したため、基板に開口部が設けられている場合であっても、基板に所望の配線経路を設けることができる。
【0081】
複数のボンディング用パターンの少なくとも2つを接続する接続用パターンを設け、接続用パターンをボンディング用パターンと開口部の縁との間に設けたため、基板の配線引き回しが難しい場合であっても基板に所望の配線経路を設けることができる。
【0082】
導電ボールが配置された領域と開口部の縁との間の領域内にボンディング用パターンを形成し、開口部の延在する方向にでは隣接する2つの導電ボールの間に1又は複数のボンディング用パターンを位置させたため、導電ボールと開口部の間のスペースが少ない場合であってもボンディング用パターンを配置できる。
【0083】
導電ボールと近接する部分の封止用樹脂の幅が、ボンディング用パターンを覆う部分の幅よりも狭くなるようにしたため、導電ボールと封止用樹脂の間にスペースを設けることができる。これにより封止用樹脂を成型する金型の押さえ代を導電ボールの周囲に確保できる。
【0084】
導電ボールと近接する部分の封止用樹脂の幅が、ボンディング用パターンを覆う部分の幅よりも0.2mm以上狭くなるようにしたため、金型の押さえ代を確実に確保できる。
【0085】
第1の半導体チップの少なくとも1つをダミーチップとしたため、デバイス構成上、第2の半導体チップの下に2つの第1の半導体チップを配置する必要がない場合であっても、半導体装置を構成することができる。
【図面の簡単な説明】
【図1】この発明の実施の形態1にかかる半導体装置を示す概略断面図である。
【図2】実施の形態1の変形例1を示す概略断面図である。
【図3】実施の形態1の変形例2を示す概略断面図である。
【図4】実施の形態1の変形例3を示す概略断面図である。
【図5】実施の形態1の変形例4を示す概略断面図である。
【図6】実施の形態1の変形例5を示す概略断面図である。
【図7】実施の形態2にかかる半導体チップを示す平面図である。
【図8】図7の半導体チップと、ダイシングにより得られた半導体チップとの配置状態を示す模式図である。
【図9】図7の半導体チップと、半導体チップをダイシングして得られた半導体チップを用いて構成したBOC構造のマルチチップパッケージを示す概略断面図である。
【図10】図7の半導体チップと、半導体チップをダイシングして得られた半導体チップを用いて構成したBOC構造のマルチチップパッケージを示す概略断面図である。
【図11】基板の開口部の幅に応じた封止用樹脂と導電ボールの位置関係を示す模式図である。
【図12】基板の開口部の幅に応じた封止用樹脂と導電ボールの位置関係を示す模式図である。
【図13】実施の形態3にかかる半導体装置において、基板の開口部の近傍を拡大した平面図である。
【図14】実施の形態3にかかる半導体装置において、基板4の下面を示す平面図である。
【図15】従来のBOC構造によるパッケージを示す概略断面図である。
【図16】基板の開口部周辺を詳細に示す平面図である。
【図17】基板タイプのパッケージを示す概略断面図である。
【図18】従来のBOC構造を用いたマルチチップパッケージを示す模式図である。
【符号の説明】
1,2,3 半導体チップ、 2a,3a、センターパッド、 4 基板、 4a 開口部、 5,6,12,14 金ワイヤ、 7 導電ボール、 8,9封止用樹脂、 10,13 バンプ、 11 ダミーチップ、 15 成型用金型、 16 空間。
Claims (24)
- 基板に複数の半導体チップが実装された半導体装置であって、
前記基板の一方の面に設けられた第1の導電パターンと、
前記基板の他方の面に設けられた第2の導電パターンと、
前記基板の一方の面に実装され、前記第1の導電パターンと接続された少なくとも2つの第1の半導体チップと、
隣接する前記第1の半導体チップ上に跨って実装された第2の半導体チップと、
隣接する前記第1の半導体チップの間及び前記基板に設けられた開口部を通り、一端が前記第2の半導体チップの前記基板と対向する面に接続され、他端が前記第2の導電パターンと接続された第1の配線とを備えたことを特徴とする半導体装置。 - 前記第2の半導体チップの前記基板と対向する面に設けられ、複数の前記第1の配線がそれぞれ接続された複数の第1のパッドを備え、
前記開口部は、隣接する前記第1の半導体チップの間の隙間に沿って延在し、
複数の前記第1のパッドは、前記開口部の延在する方向に沿って配置されていることを特徴とする請求項1記載の半導体装置。 - 複数の前記第1のパッドは、前記第2の半導体チップの中心線に沿って配置されていることを特徴とする請求項2記載の半導体装置。
- 前記第1の半導体チップと前記第1の導電パターンとを電気的に接続する第2の配線を備えたことを特徴とする請求項1〜3のいずれかに記載の半導体装置。
- 前記第1の半導体チップは、複数の前記第2の配線が接続された複数のパッドをチップ面の周辺部に備えることを特徴とする請求項4記載の半導体装置。
- 前記第2の配線と前記第1の導電パターンとの接続部近傍における前記基板に、前記第1の導電パターンと前記第2の導電パターンとを接続するスルーホールが設けられたことを特徴とする請求項4又は5記載の半導体装置。
- 前記第1の半導体チップと前記第2の半導体チップとの間に設けられ、前記第1の半導体チップと前記第2の半導体チップとを電気的に接続するバンプを備えたことを特徴とする請求項1〜6のいずれかに記載の半導体装置。
- 前記第2の半導体チップは、複数の前記第1のパッドの両側に所定の間隔を隔てて配置された複数の第2のパッドを備え、前記第1の半導体チップは、前記第2の半導体チップと同一のチップを前記第1のパッドと前記第2のパッドとの間の境界に沿って分断して得られたものであることを特徴とする請求項3記載の半導体装置。
- 前記開口部を通り、一端が前記第1の半導体チップに接続され、他端が前記第2の導電パターンと接続された第3の配線を備えたことを特徴とする請求項8記載の半導体装置。
- 前記第1の半導体チップは、複数の前記第3の配線が接続された複数の前記第2のパッドをそのチップ面の周辺部に備えることを特徴とする請求項9記載の半導体装置。
- 前記第1の半導体チップと前記基板の一方の面との間に、前記第1の半導体チップと前記第1の導電パターンとを電気的に接続するバンプを備えたことを特徴とする請求項1〜10のいずれかに記載の半導体装置。
- 前記第2の導電パターンからなり、複数の前記第1の配線がそれぞれ接続された複数のボンディング用パターンと、
前記複数のボンディング用パターンの少なくとも2つを接続する第3の配線を備えたことを特徴とする請求項1〜11のいずれかに記載の半導体装置。 - 前記第3の配線は、前記開口部を介して対向する少なくとも2つの前記ボンディング用パターンを接続していることを特徴とする請求項12記載の半導体装置。
- 前記第2の導電パターンからなり、複数の前記第1の配線がそれぞれ接続された複数のボンディング用パターンと、
前記第2の導電パターンからなり、前記複数のボンディング用パターンの少なくとも2つを接続する接続用パターンとを備え、
前記接続用パターンは、前記ボンディング用パターンと前記開口部の縁との間に設けられていることを特徴とする請求項1〜11のいずれかに記載の半導体装置。 - 前記第2の導電パターンからなり、複数の前記第1の配線がそれぞれ接続された複数のボンディング用パターンと、
前記第2の導電パターン上に固着され、前記開口部に沿って配置された複数の導電ボールとを備え、
前記ボンディング用パターンは、前記複数の導電ボールが配置された領域と前記開口部の縁との間の領域内に形成されており、
前記開口部の延在する方向では、隣接する2つの前記ボールの間に1又は複数の前記ボンディング用パターンが位置していることを特徴とする請求項2〜14のいずれかに記載の半導体装置。 - 隣接する前記第1の半導体チップの間及び前記開口部を充填するとともに、前記ボンディング用パターンを覆うように前記開口部よりも広い幅で前記他方の面上に形成された封止用樹脂を備え、
前記導電ボールと近接する部分の前記封止用樹脂の幅が、前記ボンディング用パターンを覆う部分の幅よりも狭いことを特徴とする請求項15記載の半導体装置。 - 前記導電ボールと近接する部分の前記封止用樹脂の幅が、前記ボンディング用パターンを覆う部分の幅よりも0.2mm以上狭いことを特徴とする請求項16記載の半導体装置。
- 前記第1の半導体チップの少なくとも1つがダミーチップであることを特徴とする請求項1〜17のいずれかに記載の半導体装置。
- 基板上に半導体チップが実装された半導体装置であって、
前記基板の一方の面に設けられた導電パターンと、
前記基板の他方の面に実装された半導体チップと、
前記基板に設けられた開口部を通り、一端が前記半導体チップの前記基板と対向する面に接続され、他端が前記導電パターンと接続された第1の配線と、
前記導電パターンからなり、複数の前記第1の配線がそれぞれ接続された複数のボンディング用パターンと、
前記複数のボンディング用パターンの少なくとも2つを接続する第2の配線を備えたことを特徴とする半導体装置。 - 前記第2の配線は、前記開口部を介して対向する少なくとも2つの前記ボンディング用パターンを接続していることを特徴とする請求項19記載の半導体装置。
- 基板上に半導体チップが実装された半導体装置であって、
前記基板の一方の面に設けられた導電パターンと、
前記基板の他方の面に実装された半導体チップと、
前記基板に設けられた開口部を通り、一端が前記半導体チップの前記基板と対向する面に接続され、他端が前記導電パターンと接続された配線と、
前記導電パターンからなり、複数の前記配線がそれぞれ接続された複数のボンディング用パターンと、
前記導電パターンからなり、前記複数のボンディング用パターンの少なくとも2つを接続する接続用パターンとを備え、
前記接続用パターンは、前記ボンディング用パターンと前記開口部の縁との間に設けられていることを特徴とする半導体装置。 - 基板上に半導体チップが実装された半導体装置であって、
前記基板の一方の面に設けられた導電パターンと、
前記基板の他方の面に実装された半導体チップと、
前記基板に設けられた開口部を通り、一端が前記半導体チップの前記基板と対向する面に接続され、他端が前記導電パターンと接続された配線と、
前記導電パターンからなり、複数の前記配線がそれぞれ接続された複数のボンディング用パターンと、
前記導電パターン上に固着され、前記開口部に沿って配置された複数の導電ボールとを備え、
前記ボンディング用パターンは、前記複数の導電ボールが配置された領域と前記開口部の縁との間の領域内に形成されており、
前記開口部の延在する方向では、隣接する2つの前記ボールの間に1又は複数の前記ボンディング用パターンが位置していることを特徴とする半導体装置。 - 前記開口部を充填するとともに、前記ボンディング用パターンを覆うように前記開口部よりも広い幅で前記他方の面上に形成された封止用樹脂を備え、
前記導電ボールと近接する部分の前記封止用樹脂の幅が、前記ボンディング用パターンを覆う部分の幅よりも狭いことを特徴とする請求項22記載の半導体装置。 - 前記導電ボールと近接する部分の前記封止用樹脂の幅が、前記ボンディング用パターンを覆う部分の幅よりも0.2mm以上狭いことを特徴とする請求項23記載の半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002219909A JP2004063767A (ja) | 2002-07-29 | 2002-07-29 | 半導体装置 |
US10/382,497 US6841870B2 (en) | 2002-07-29 | 2003-03-07 | Semiconductor device |
KR1020030033615A KR20040011348A (ko) | 2002-07-29 | 2003-05-27 | 반도체장치 |
TW092114249A TW200402133A (en) | 2002-07-29 | 2003-05-27 | Semiconductor device |
CNA031381928A CN1472808A (zh) | 2002-07-29 | 2003-05-29 | 半导体装置 |
DE10324598A DE10324598A1 (de) | 2002-07-29 | 2003-05-30 | Halbleitervorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002219909A JP2004063767A (ja) | 2002-07-29 | 2002-07-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004063767A true JP2004063767A (ja) | 2004-02-26 |
JP2004063767A5 JP2004063767A5 (ja) | 2005-10-27 |
Family
ID=30437667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002219909A Pending JP2004063767A (ja) | 2002-07-29 | 2002-07-29 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6841870B2 (ja) |
JP (1) | JP2004063767A (ja) |
KR (1) | KR20040011348A (ja) |
CN (1) | CN1472808A (ja) |
DE (1) | DE10324598A1 (ja) |
TW (1) | TW200402133A (ja) |
Cited By (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8254155B1 (en) | 2011-10-03 | 2012-08-28 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with orthogonal windows |
US8304881B1 (en) | 2011-04-21 | 2012-11-06 | Tessera, Inc. | Flip-chip, face-up and face-down wirebond combination package |
US8338963B2 (en) | 2011-04-21 | 2012-12-25 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
US8345441B1 (en) | 2011-10-03 | 2013-01-01 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US8405207B1 (en) | 2011-10-03 | 2013-03-26 | Invensas Corporation | Stub minimization for wirebond assemblies without windows |
US8436477B2 (en) | 2011-10-03 | 2013-05-07 | Invensas Corporation | Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate |
US8441111B2 (en) | 2011-10-03 | 2013-05-14 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US8502390B2 (en) | 2011-07-12 | 2013-08-06 | Tessera, Inc. | De-skewed multi-die packages |
US8513817B2 (en) | 2011-07-12 | 2013-08-20 | Invensas Corporation | Memory module in a package |
US8513813B2 (en) | 2011-10-03 | 2013-08-20 | Invensas Corporation | Stub minimization using duplicate sets of terminals for wirebond assemblies without windows |
US8525327B2 (en) | 2011-10-03 | 2013-09-03 | Invensas Corporation | Stub minimization for assemblies without wirebonds to package substrate |
JP2013546199A (ja) * | 2010-12-17 | 2013-12-26 | テッセラ,インコーポレイテッド | 中央コンタクトを備え、グラウンド又は電源分配が改善された改良版積層型マイクロ電子アセンブリ |
US8633576B2 (en) | 2011-04-21 | 2014-01-21 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
KR20140027998A (ko) * | 2011-04-21 | 2014-03-07 | 테세라, 인코포레이티드 | 플립-칩, 페이스-업 및 페이스-다운 센터본드 메모리 와이어본드 어셈블리 |
US8670261B2 (en) | 2011-10-03 | 2014-03-11 | Invensas Corporation | Stub minimization using duplicate sets of signal terminals |
US8787034B2 (en) | 2012-08-27 | 2014-07-22 | Invensas Corporation | Co-support system and microelectronic assembly |
US8823165B2 (en) | 2011-07-12 | 2014-09-02 | Invensas Corporation | Memory module in a package |
US8848392B2 (en) | 2012-08-27 | 2014-09-30 | Invensas Corporation | Co-support module and microelectronic assembly |
US8848391B2 (en) | 2012-08-27 | 2014-09-30 | Invensas Corporation | Co-support component and microelectronic assembly |
US8917532B2 (en) | 2011-10-03 | 2014-12-23 | Invensas Corporation | Stub minimization with terminal grids offset from center of package |
US8941999B2 (en) | 2010-10-19 | 2015-01-27 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics |
US8952516B2 (en) | 2011-04-21 | 2015-02-10 | Tessera, Inc. | Multiple die stacking for two or more die |
US8970028B2 (en) | 2011-12-29 | 2015-03-03 | Invensas Corporation | Embedded heat spreader for package with multiple microelectronic elements and face-down connection |
US8981547B2 (en) | 2011-10-03 | 2015-03-17 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US9013033B2 (en) | 2011-04-21 | 2015-04-21 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
US9070423B2 (en) | 2013-06-11 | 2015-06-30 | Invensas Corporation | Single package dual channel memory with co-support |
JP2015523742A (ja) * | 2012-08-02 | 2015-08-13 | テッセラ,インコーポレイテッド | 2以上のダイにおける複数ダイ・フェースダウン・スタッキング |
US9123555B2 (en) | 2013-10-25 | 2015-09-01 | Invensas Corporation | Co-support for XFD packaging |
US9281296B2 (en) | 2014-07-31 | 2016-03-08 | Invensas Corporation | Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design |
US9368477B2 (en) | 2012-08-27 | 2016-06-14 | Invensas Corporation | Co-support circuit panel and microelectronic packages |
US9484080B1 (en) | 2015-11-09 | 2016-11-01 | Invensas Corporation | High-bandwidth memory application with controlled impedance loading |
US9679613B1 (en) | 2016-05-06 | 2017-06-13 | Invensas Corporation | TFD I/O partition for high-speed, high-density applications |
US9691437B2 (en) | 2014-09-25 | 2017-06-27 | Invensas Corporation | Compact microelectronic assembly having reduced spacing between controller and memory packages |
JP7474044B2 (ja) | 2019-03-04 | 2024-04-24 | エスケーハイニックス株式会社 | ワイヤボンディング連結構造を有する積層半導体パッケージ |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI225291B (en) * | 2003-03-25 | 2004-12-11 | Advanced Semiconductor Eng | Multi-chips module and manufacturing method thereof |
JP4370513B2 (ja) * | 2004-02-27 | 2009-11-25 | エルピーダメモリ株式会社 | 半導体装置 |
KR100587081B1 (ko) * | 2004-06-30 | 2006-06-08 | 주식회사 하이닉스반도체 | 개선된 열방출 특성을 갖는 반도체 패키지 |
KR100593703B1 (ko) * | 2004-12-10 | 2006-06-30 | 삼성전자주식회사 | 돌출부 와이어 본딩 구조 보강용 더미 칩을 포함하는반도체 칩 적층 패키지 |
US20060202317A1 (en) * | 2005-03-14 | 2006-09-14 | Farid Barakat | Method for MCP packaging for balanced performance |
KR101141707B1 (ko) * | 2006-02-24 | 2012-05-04 | 삼성테크윈 주식회사 | 반도체 패키지 및 그 제조 방법 |
KR100780691B1 (ko) * | 2006-03-29 | 2007-11-30 | 주식회사 하이닉스반도체 | 폴딩 칩 플래나 스택 패키지 |
KR100766502B1 (ko) * | 2006-11-09 | 2007-10-15 | 삼성전자주식회사 | 반도체 소자 패키지 |
KR100851108B1 (ko) * | 2007-01-22 | 2008-08-08 | 주식회사 네패스 | 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법 |
KR100885918B1 (ko) * | 2007-04-19 | 2009-02-26 | 삼성전자주식회사 | 반도체 디바이스 스택 패키지, 이를 이용한 전기장치 및 그패키지의 제조방법 |
US8643157B2 (en) * | 2007-06-21 | 2014-02-04 | Stats Chippac Ltd. | Integrated circuit package system having perimeter paddle |
US7915719B2 (en) * | 2007-09-28 | 2011-03-29 | Renesas Electronics Corporation | Semiconductor device |
KR100972052B1 (ko) * | 2008-02-16 | 2010-07-22 | 김회진 | 비점오염원 처리시설 |
US8102666B2 (en) * | 2008-08-19 | 2012-01-24 | Stats Chippac Ltd. | Integrated circuit package system |
US7691674B1 (en) * | 2009-06-20 | 2010-04-06 | Stats Chippac Ltd. | Integrated circuit packaging system with stacked device and method of manufacturing thereof |
US8841765B2 (en) | 2011-04-22 | 2014-09-23 | Tessera, Inc. | Multi-chip module with stacked face-down connected dies |
KR102190382B1 (ko) | 2012-12-20 | 2020-12-11 | 삼성전자주식회사 | 반도체 패키지 |
US9123600B2 (en) * | 2013-02-27 | 2015-09-01 | Invensas Corporation | Microelectronic package with consolidated chip structures |
US10453785B2 (en) * | 2014-08-07 | 2019-10-22 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming double-sided fan-out wafer level package |
KR200485491Y1 (ko) | 2017-03-30 | 2018-01-16 | 오승아 | 학습용 간이 정수장치 |
KR20180130043A (ko) * | 2017-05-25 | 2018-12-06 | 에스케이하이닉스 주식회사 | 칩 스택들을 가지는 반도체 패키지 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0177395B1 (ko) | 1995-04-27 | 1999-05-15 | 문정환 | 반도체소자를 칩 상태로 장착시켜서 된 전자회로 보드 및 그 제조방법 |
JP2000349228A (ja) | 1999-06-09 | 2000-12-15 | Hitachi Ltd | 積層型半導体パッケージ |
TW415056B (en) * | 1999-08-05 | 2000-12-11 | Siliconware Precision Industries Co Ltd | Multi-chip packaging structure |
US6265763B1 (en) * | 2000-03-14 | 2001-07-24 | Siliconware Precision Industries Co., Ltd. | Multi-chip integrated circuit package structure for central pad chip |
-
2002
- 2002-07-29 JP JP2002219909A patent/JP2004063767A/ja active Pending
-
2003
- 2003-03-07 US US10/382,497 patent/US6841870B2/en not_active Expired - Lifetime
- 2003-05-27 KR KR1020030033615A patent/KR20040011348A/ko not_active Application Discontinuation
- 2003-05-27 TW TW092114249A patent/TW200402133A/zh unknown
- 2003-05-29 CN CNA031381928A patent/CN1472808A/zh active Pending
- 2003-05-30 DE DE10324598A patent/DE10324598A1/de not_active Ceased
Cited By (84)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9312239B2 (en) | 2010-10-19 | 2016-04-12 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics |
US8941999B2 (en) | 2010-10-19 | 2015-01-27 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics |
JP2013546199A (ja) * | 2010-12-17 | 2013-12-26 | テッセラ,インコーポレイテッド | 中央コンタクトを備え、グラウンド又は電源分配が改善された改良版積層型マイクロ電子アセンブリ |
US9640515B2 (en) | 2011-04-21 | 2017-05-02 | Tessera, Inc. | Multiple die stacking for two or more die |
US8338963B2 (en) | 2011-04-21 | 2012-12-25 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
US9806017B2 (en) | 2011-04-21 | 2017-10-31 | Tessera, Inc. | Flip-chip, face-up and face-down centerbond memory wirebond assemblies |
US9735093B2 (en) | 2011-04-21 | 2017-08-15 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
JP2014514766A (ja) * | 2011-04-21 | 2014-06-19 | テッセラ,インコーポレイテッド | フリップチップ、フェイスアップワイヤボンド、およびフェイスダウンワイヤボンドの組み合わせパッケージ |
US8436458B2 (en) | 2011-04-21 | 2013-05-07 | Tessera, Inc. | Flip-chip, face-up and face-down wirebond combination package |
JP2014512694A (ja) * | 2011-04-21 | 2014-05-22 | テッセラ,インコーポレイテッド | 2つ以上のダイのためのマルチダイフェイスダウン積層 |
KR102005830B1 (ko) * | 2011-04-21 | 2019-07-31 | 테세라, 인코포레이티드 | 플립-칩, 페이스-업 및 페이스-다운 센터본드 메모리 와이어본드 어셈블리 |
JP2014512688A (ja) * | 2011-04-21 | 2014-05-22 | テッセラ,インコーポレイテッド | フリップチップ、フェイスアップおよびフェイスダウンセンターボンドメモリワイヤボンドアセンブリ |
US9437579B2 (en) | 2011-04-21 | 2016-09-06 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
US9312244B2 (en) | 2011-04-21 | 2016-04-12 | Tessera, Inc. | Multiple die stacking for two or more die |
KR20140027998A (ko) * | 2011-04-21 | 2014-03-07 | 테세라, 인코포레이티드 | 플립-칩, 페이스-업 및 페이스-다운 센터본드 메모리 와이어본드 어셈블리 |
US8304881B1 (en) | 2011-04-21 | 2012-11-06 | Tessera, Inc. | Flip-chip, face-up and face-down wirebond combination package |
US8928153B2 (en) | 2011-04-21 | 2015-01-06 | Tessera, Inc. | Flip-chip, face-up and face-down centerbond memory wirebond assemblies |
US8633576B2 (en) | 2011-04-21 | 2014-01-21 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
US9281266B2 (en) | 2011-04-21 | 2016-03-08 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
US9281295B2 (en) | 2011-04-21 | 2016-03-08 | Invensas Corporation | Embedded heat spreader for package with multiple microelectronic elements and face-down connection |
US9093291B2 (en) | 2011-04-21 | 2015-07-28 | Tessera, Inc. | Flip-chip, face-up and face-down wirebond combination package |
US9013033B2 (en) | 2011-04-21 | 2015-04-21 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
US8952516B2 (en) | 2011-04-21 | 2015-02-10 | Tessera, Inc. | Multiple die stacking for two or more die |
US10622289B2 (en) | 2011-04-21 | 2020-04-14 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
US8502390B2 (en) | 2011-07-12 | 2013-08-06 | Tessera, Inc. | De-skewed multi-die packages |
US9287216B2 (en) | 2011-07-12 | 2016-03-15 | Invensas Corporation | Memory module in a package |
US8513817B2 (en) | 2011-07-12 | 2013-08-20 | Invensas Corporation | Memory module in a package |
US9508629B2 (en) | 2011-07-12 | 2016-11-29 | Invensas Corporation | Memory module in a package |
JP2014521221A (ja) * | 2011-07-12 | 2014-08-25 | テッセラ,インコーポレイテッド | デスキューが施されたマルチダイパッケージ |
US8759982B2 (en) | 2011-07-12 | 2014-06-24 | Tessera, Inc. | Deskewed multi-die packages |
US8823165B2 (en) | 2011-07-12 | 2014-09-02 | Invensas Corporation | Memory module in a package |
US8659139B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate |
US9281271B2 (en) | 2011-10-03 | 2016-03-08 | Invensas Corporation | Stub minimization using duplicate sets of signal terminals having modulo-x symmetry in assemblies without wirebonds to package substrate |
US10692842B2 (en) | 2011-10-03 | 2020-06-23 | Invensas Corporation | Microelectronic package including microelectronic elements having stub minimization for wirebond assemblies without windows |
US10643977B2 (en) | 2011-10-03 | 2020-05-05 | Invensas Corporation | Microelectronic package having stub minimization using symmetrically-positioned duplicate sets of terminals for wirebond assemblies without windows |
US8917532B2 (en) | 2011-10-03 | 2014-12-23 | Invensas Corporation | Stub minimization with terminal grids offset from center of package |
US8670261B2 (en) | 2011-10-03 | 2014-03-11 | Invensas Corporation | Stub minimization using duplicate sets of signal terminals |
US8659140B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate |
US8659141B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization using duplicate sets of terminals for wirebond assemblies without windows |
US9530458B2 (en) | 2011-10-03 | 2016-12-27 | Invensas Corporation | Stub minimization using duplicate sets of signal terminals |
US8981547B2 (en) | 2011-10-03 | 2015-03-17 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US8254155B1 (en) | 2011-10-03 | 2012-08-28 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with orthogonal windows |
US8278764B1 (en) | 2011-10-03 | 2012-10-02 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with orthogonal windows |
US8659142B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization for wirebond assemblies without windows |
US8345441B1 (en) | 2011-10-03 | 2013-01-01 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US10090280B2 (en) | 2011-10-03 | 2018-10-02 | Invensas Corporation | Microelectronic package including microelectronic elements having stub minimization for wirebond assemblies without windows |
US9214455B2 (en) | 2011-10-03 | 2015-12-15 | Invensas Corporation | Stub minimization with terminal grids offset from center of package |
US9224431B2 (en) | 2011-10-03 | 2015-12-29 | Invensas Corporation | Stub minimization using duplicate sets of signal terminals |
US10032752B2 (en) | 2011-10-03 | 2018-07-24 | Invensas Corporation | Microelectronic package having stub minimization using symmetrically-positioned duplicate sets of terminals for wirebond assemblies without windows |
US8659143B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization for wirebond assemblies without windows |
US8436477B2 (en) | 2011-10-03 | 2013-05-07 | Invensas Corporation | Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate |
US8653646B2 (en) | 2011-10-03 | 2014-02-18 | Invensas Corporation | Stub minimization using duplicate sets of terminals for wirebond assemblies without windows |
US8629545B2 (en) | 2011-10-03 | 2014-01-14 | Invensas Corporation | Stub minimization for assemblies without wirebonds to package substrate |
US9287195B2 (en) | 2011-10-03 | 2016-03-15 | Invensas Corporation | Stub minimization using duplicate sets of terminals having modulo-x symmetry for wirebond assemblies without windows |
US8405207B1 (en) | 2011-10-03 | 2013-03-26 | Invensas Corporation | Stub minimization for wirebond assemblies without windows |
US8610260B2 (en) | 2011-10-03 | 2013-12-17 | Invensas Corporation | Stub minimization for assemblies without wirebonds to package substrate |
US8525327B2 (en) | 2011-10-03 | 2013-09-03 | Invensas Corporation | Stub minimization for assemblies without wirebonds to package substrate |
US8436457B2 (en) | 2011-10-03 | 2013-05-07 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US9373565B2 (en) | 2011-10-03 | 2016-06-21 | Invensas Corporation | Stub minimization for assemblies without wirebonds to package substrate |
US9377824B2 (en) | 2011-10-03 | 2016-06-28 | Invensas Corporation | Microelectronic assembly including memory packages connected to circuit panel, the memory packages having stub minimization for wirebond assemblies without windows |
US9423824B2 (en) | 2011-10-03 | 2016-08-23 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US8513813B2 (en) | 2011-10-03 | 2013-08-20 | Invensas Corporation | Stub minimization using duplicate sets of terminals for wirebond assemblies without windows |
US9679838B2 (en) | 2011-10-03 | 2017-06-13 | Invensas Corporation | Stub minimization for assemblies without wirebonds to package substrate |
US9679876B2 (en) | 2011-10-03 | 2017-06-13 | Invensas Corporation | Microelectronic package having at least two microelectronic elements that are horizontally spaced apart from each other |
US9496243B2 (en) | 2011-10-03 | 2016-11-15 | Invensas Corporation | Microelectronic assembly with opposing microelectronic packages each having terminals with signal assignments that mirror each other with respect to a central axis |
US8441111B2 (en) | 2011-10-03 | 2013-05-14 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US9515053B2 (en) | 2011-10-03 | 2016-12-06 | Invensas Corporation | Microelectronic packaging without wirebonds to package substrate having terminals with signal assignments that mirror each other with respect to a central axis |
US8970028B2 (en) | 2011-12-29 | 2015-03-03 | Invensas Corporation | Embedded heat spreader for package with multiple microelectronic elements and face-down connection |
JP2015523742A (ja) * | 2012-08-02 | 2015-08-13 | テッセラ,インコーポレイテッド | 2以上のダイにおける複数ダイ・フェースダウン・スタッキング |
US8848392B2 (en) | 2012-08-27 | 2014-09-30 | Invensas Corporation | Co-support module and microelectronic assembly |
US8848391B2 (en) | 2012-08-27 | 2014-09-30 | Invensas Corporation | Co-support component and microelectronic assembly |
US9368477B2 (en) | 2012-08-27 | 2016-06-14 | Invensas Corporation | Co-support circuit panel and microelectronic packages |
US8787034B2 (en) | 2012-08-27 | 2014-07-22 | Invensas Corporation | Co-support system and microelectronic assembly |
US9460758B2 (en) | 2013-06-11 | 2016-10-04 | Invensas Corporation | Single package dual channel memory with co-support |
US9070423B2 (en) | 2013-06-11 | 2015-06-30 | Invensas Corporation | Single package dual channel memory with co-support |
US9123555B2 (en) | 2013-10-25 | 2015-09-01 | Invensas Corporation | Co-support for XFD packaging |
US9293444B2 (en) | 2013-10-25 | 2016-03-22 | Invensas Corporation | Co-support for XFD packaging |
US9281296B2 (en) | 2014-07-31 | 2016-03-08 | Invensas Corporation | Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design |
US9691437B2 (en) | 2014-09-25 | 2017-06-27 | Invensas Corporation | Compact microelectronic assembly having reduced spacing between controller and memory packages |
US10026467B2 (en) | 2015-11-09 | 2018-07-17 | Invensas Corporation | High-bandwidth memory application with controlled impedance loading |
US9484080B1 (en) | 2015-11-09 | 2016-11-01 | Invensas Corporation | High-bandwidth memory application with controlled impedance loading |
US9928883B2 (en) | 2016-05-06 | 2018-03-27 | Invensas Corporation | TFD I/O partition for high-speed, high-density applications |
US9679613B1 (en) | 2016-05-06 | 2017-06-13 | Invensas Corporation | TFD I/O partition for high-speed, high-density applications |
JP7474044B2 (ja) | 2019-03-04 | 2024-04-24 | エスケーハイニックス株式会社 | ワイヤボンディング連結構造を有する積層半導体パッケージ |
Also Published As
Publication number | Publication date |
---|---|
KR20040011348A (ko) | 2004-02-05 |
TW200402133A (en) | 2004-02-01 |
US6841870B2 (en) | 2005-01-11 |
US20040016999A1 (en) | 2004-01-29 |
CN1472808A (zh) | 2004-02-04 |
DE10324598A1 (de) | 2004-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004063767A (ja) | 半導体装置 | |
JP4808408B2 (ja) | マルチチップパッケージ、これに使われる半導体装置及びその製造方法 | |
US7268418B2 (en) | Multi-chips stacked package | |
KR100477020B1 (ko) | 멀티 칩 패키지 | |
US6768190B2 (en) | Stack type flip-chip package | |
KR101070913B1 (ko) | 반도체 칩 적층 패키지 | |
US7586184B2 (en) | Electronic package | |
US8420452B2 (en) | Fabrication method of leadframe-based semiconductor package | |
JP2002222889A (ja) | 半導体装置及びその製造方法 | |
US20030122239A1 (en) | Stack semiconductor chip package and lead frame | |
US7291924B2 (en) | Flip chip stacked package | |
US20060284298A1 (en) | Chip stack package having same length bonding leads | |
US7750444B2 (en) | Lead-on-chip semiconductor package and leadframe for the package | |
KR100800149B1 (ko) | 스택 패키지 | |
US7193331B2 (en) | Semiconductor device and manufacturing process thereof | |
US20080224284A1 (en) | Chip package structure | |
KR100780691B1 (ko) | 폴딩 칩 플래나 스택 패키지 | |
US20040212066A1 (en) | Multi-chips stacked package | |
JP3842241B2 (ja) | 半導体装置 | |
US20070267756A1 (en) | Integrated circuit package and multi-layer lead frame utilized | |
TWI841184B (zh) | 半導體封裝及其製造方法 | |
KR101078717B1 (ko) | 칩 스택 패키지 | |
US20040183190A1 (en) | Multi-chips stacked package | |
JP2005347428A (ja) | 半導体装置 | |
KR20060075432A (ko) | 스택 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050726 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050726 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070807 |