TWI841184B - 半導體封裝及其製造方法 - Google Patents

Abstract

本揭露提供一種半導體封裝及其製造方法。半導體封裝包括：封裝基板；第一半導體晶片，以背面附接至封裝基板；多個第一晶片焊墊，沿著第一半導體晶片的輪廓設置於第一半導體晶片的主動面的周邊區域上；以及第二半導體晶片，以背面附接至第一半導體晶片的主動面。第二半導體晶片相對於第一半導體晶片而錯位且旋轉約90度，使得多個第一晶片焊墊未被第二半導體晶片覆蓋。

Description

半導體封裝及其製造方法

本發明是有關於一種半導體封裝及其製造方法，且特別是有關於一種多晶片半導體封裝及其製造方法。

隨著電子產業的發展，具有單一晶片的晶片封裝結構已無法完全滿足現今對於效能最大化、低製造成本與積體電路的高整合密度的要求。作為一種解決方案，多晶片封裝結構利用打線接合(wire bonding)或覆晶接合(flip chip bonding)的技術將多個彼此堆疊的晶片接合於承載基板上。基於晶片焊墊配置方式，某些多晶片封裝的下層晶片所連接至承載基板的焊線必須穿過晶片黏膠。在封裝製程期間的熱處理步驟時，此些焊線端部的金球易受熱而自所述下層晶片脫離，而產生電性失效的問題。

本揭露的一態樣提供一種多晶片半導體封裝，可確保下層晶片與封裝基板之間的良好電性連接。所述半導體封裝包括： 封裝基板；第一半導體晶片，以背面附接至所述封裝基板；多個第一晶片焊墊，沿著所述第一半導體晶片的輪廓設置於所述第一半導體晶片的主動面的周邊區域上；以及第二半導體晶片，以背面附接至所述第一半導體晶片的所述主動面，其中所述第二半導體晶片相對於所述第一半導體晶片而錯位且旋轉約90度，使得所述多個第一晶片焊墊未被所述第二半導體晶片覆蓋。

在一些實施例中，所述第二半導體晶片的一隅角從內側貼近所述第一半導體晶片的一隅角，但與所述第一半導體晶片的所述隅角側向間隔開。

在一些實施例中，半導體封裝更包括：多個第二晶片焊墊，沿著所述第二半導體晶片的輪廓設置於所述第二半導體晶片的主動面的周邊區域上。

在一些實施例中，所述第二半導體晶片具有交疊所述第一半導體晶片的第一部分以及未交疊所述第一半導體晶片的第二部分，所述多個第二晶片焊墊具有位於所述第二半導體晶片的所述第一部分上的第一群組以及位於所述第二半導體晶片的所述第二部分上的第二群組，且連接所述多個第二晶片焊墊中的所述第一群組至所述封裝基板的接合導線比連接所述多個第二晶片焊墊中的所述第二群組至所述封裝基板的接合導線還長。

在一些實施例中，連接所述多個第二晶片焊墊中的所述第一群組至所述封裝基板的所述接合導線從上方越過連接所述多個第一晶片焊墊中的一群組至所述封裝基板的接合導線。

在一些實施例中，半導體封裝更包括：第一虛設晶片，附接至所述封裝基板，且從所述第二半導體晶片的未交疊所述第一半導體晶片的部分下方為所述第二半導體晶片提供支撐。

在一些實施例中，半導體封裝更包括：第二虛設晶片，附接至所述封裝基板，且並未交疊於所述第二半導體晶片。

在一些實施例中，所述第一半導體晶片、所述第一虛設晶片位於第一高度區間中，所述第二半導體晶片位於比所述第一高度區間還高的第二高度區間中，且所述第二虛設晶片自所述第一高度區間的最低高度延伸至所述第二高度區間的最高高度。

在一些實施例中，所述第二半導體晶片經由晶片膠而附接至所述第一半導體晶片，且所述晶片膠並未覆蓋所述多個第一晶片焊墊。

在一些實施例中，半導體封裝更包括：包封體，設置於所述封裝基板上且包封所述第一半導體晶片與所述第二半導體晶片，其中連接所述多個第一晶片焊墊至所述封裝基板的接合導線的位於所述第一半導體晶片上的端部直接接觸所述包封體。

10:半導體封裝

100:封裝基板

102、102a、104、104a、104b:基板焊墊

110、120:半導體晶片

112、112a、122、122a、122b:晶片焊墊

114、124:接合導線

116、126、132、142:晶片膠

120a:第一部分

120b:第二部分

130、140:虛設晶片

150:包封體

152:電性連接件

C₁₁₀、C₁₂₀:隅角

X、Y:方向

圖1A為根據本揭露一些實施例的半導體封裝的平面示意圖。

圖1B繪示出沿著圖1A中的A-A’線的剖視示意圖。

圖1C繪示出沿著圖1A中的B-B’線的剖視示意圖。

圖1A為根據本揭露一些實施例的半導體封裝10的平面示意圖。以利於說明為目的，圖1A並未繪示出半導體封裝10的所有構件。未繪示於圖1A的一些構件將至少部分地示出於圖1B與圖1C中。

請參照圖1A，半導體封裝10包括用於承載半導體晶片的封裝基板100。封裝基板100可為電路板，其可包括嵌入於絕緣層堆疊中的導電特徵(導線、導通孔等)。在一些實施例中，封裝基板100為有核基板(core substrate)，其中上述的絕緣層堆疊於核心層(core layer)的相對兩側。在替代實施例中，封裝基板100為不具有核心層的無核基板(coreless substrate)，且相較於有核基板而具有更小的整體厚度。

半導體晶片110、120以堆疊於封裝基板100上，且分別以打線接合(wire bonding)的方式接合至封裝基板100。舉例而言，半導體晶片110、120可分別為記憶體晶片。然而，半導體晶片110、120也可以分別是具有其他功能的半導體晶片。本揭露並不以半導體晶片110、120的功能為限。

半導體晶片110的主動面背向封裝基板100，且設置有多個晶片焊墊112。在本文中，主動面代表半導體晶片的設置有半導體元件與線路的一側的表面。相較於此，半導體晶片的相對於主動面的背面則可由承載半導體元件與線路的半導體基板的背面所 定義。設置於半導體晶片110的主動面的晶片焊墊112電性連接至半導體晶片110中的線路以及半導體元件，且可沿著半導體晶片110輪廓而分布於半導體晶片110的周邊區域上。在一些實施例中，晶片焊墊112並未沿著半導體晶片110的整段輪廓分布。在半導體晶片110具有矩形或正方形輪廓時，半導體晶片110具有沿方向X延伸的第一側與第二側以及沿方向Y延伸的第三側與第四側，且晶片焊墊112可沿著半導體晶片110的第一、第三與第四側配置。另一方面，半導體晶片110的第二側則可不設置有晶片焊墊112。舉例而言，半導體晶片110可具有矩形輪廓，且第一側與第二側為長邊，而第三側與第四側為短邊。

半導體晶片110上的晶片焊墊112經由接合導線(bonding wire)114而連接至設置在封裝基板100表面的多個基板焊墊102，且此些基板焊墊102可被封裝基板100中的線路連接至封裝基板100的另一側。如此一來，半導體晶片110可經由接合導線114而被繞線至封裝基板100的頂側，且進一步地經由封裝基板100內的線路而被繞線至封裝基板100的底側。在晶片焊墊112沿著半導體晶片110的第一、第三與第四側延伸的實例中，封裝基板100上的基板焊墊102亦可沿著半導體晶片110的第一、第三與第四側配置，以使接合導線114能夠以最短的距離而將半導體晶片110上的晶片焊墊112連接至封裝基板100上的基板焊墊102。

相似於半導體晶片110，堆疊於半導體晶片110上的半導體晶片120以主動面背向封裝基板100的方式設置於封裝基板100 上。此外，堆疊於半導體晶片110上的半導體晶片120在尺寸與形狀上可等同於半導體晶片110，但在擺放位置與擺放方向上相異於半導體晶片110，使得半導體晶片120僅部分交疊半導體晶片110。如此一來，可避免半導體晶片120覆蓋設置於半導體晶片110的周邊區域上的晶片焊墊112。

在半導體晶片110、120均為矩形的實例中，半導體晶片120可相較於半導體晶片110而錯位(offset)且旋轉一角度，使得半導體晶片120的第一部分120a交疊半導體晶片110，而半導體晶片120的其他部分(以下稱為第二部分120b)則並未交疊半導體晶片110。舉例而言，半導體晶片120可相對於半導體晶片110而旋轉約90度。此外，半導體晶片120經定位以使半導體晶片120的交疊半導體晶片110的第一部分120a之輪廓從內側貼近半導體晶片110的輪廓，但並未遮蓋沿著半導體晶片110輪廓分布的晶片焊墊112。更詳而言之，半導體晶片120的一隅角C₁₂₀從內側貼近半導體晶片110的一隅角C₁₁₀，但並未覆蓋沿著半導體晶片110的隅角C₁₁₀的兩側邊分布的晶片焊墊112。基於半導體晶片120相對於半導體晶片110而旋轉約90度，半導體晶片120的沿隅角C₁₂₀一側延伸的短邊貼近半導體晶片110的沿隅角C₁₁₀一側延伸的長邊，且半導體晶片120的沿隅角C₁₂₀另一側延伸的長邊貼近半導體晶片110的沿隅角C₁₁₀另一側延伸的短邊並往外延伸而超出半導體晶片110的範圍。另一方面，半導體晶片120的另一短邊則在半導體晶片110的外側延伸，且半導體晶片120 的另一長邊亦由半導體晶片110正上方往外延伸而超出半導體晶片110的範圍。如此一來，半導體晶片120的兩長邊的位於半導體晶片110正上方的區段以及延伸於半導體晶片110正上方的短邊定義出半導體晶片120的交疊半導體晶片110的第一部分120a之輪廓。此外，半導體晶片120的兩長邊的超出半導體晶片110的範圍之區段以及延伸於半導體晶片110外側的短邊定義出半導體晶片120的未交疊半導體晶片110的第二部分120b之輪廓。

相似於半導體晶片110的焊墊配置方式，設置於半導體晶片120的主動面上的晶片焊墊122沿半導體晶片120的輪廓而分布於半導體晶片120的周邊區域上，但並未沿著半導體晶片120的整段輪廓分布。舉例而言，晶片焊墊122沿著半導體晶片120的定義出隅角C₁₂₀的一短邊及一長邊分布，且沿半導體晶片120的另一短邊分布。然而，半導體晶片120的另一長邊之內側並未設置有晶片焊墊122。

相似於半導體晶片110上的晶片焊墊112之連接方式，設置於半導體晶片120上的晶片焊墊122經由接合導線124而連接至設置在封裝基板100表面的多個基板焊墊104，且此些基板焊墊104可被封裝基板100中的線路連接至封裝基板100的另一側。如此一來，半導體晶片120可經由接合導線124而被繞線至封裝基板100的頂側，且進一步地經由封裝基板100內的線路而被繞線至封裝基板100的底側。在晶片焊墊122沿著半導體晶片120的兩短邊與一長邊延伸的實例中，基板焊墊104亦可沿著半導體 晶片120的此兩短邊與一長邊設置，以使接合導線124能夠以最短的距離而將晶片焊墊122連接至基板焊墊104。

一些晶片焊墊122(又稱晶片焊墊122a)位於半導體晶片120的第一部分120a(交疊半導體晶片110的部分)上且沿著半導體晶片120的定義出隅角C₁₂₀的一短邊與一長邊排列。基於半導體晶片120的隅角C₁₂₀從內側靠近半導體晶片110的隅角C₁₁₀且半導體晶片110的定義出隅角C₁₁₀的兩側邊分布有晶片焊墊112(又稱為晶片焊墊112a)，晶片焊墊112a、122a彼此相鄰且為並排設置。對應地，連接至晶片焊墊112a、122a的基板焊墊102、104(又稱為基板焊墊102a、104a)沿著晶片焊墊112a、122a排列。此外，基板焊墊104a可設置於基板焊墊102a的外圍，且相較於基板焊墊102a而更遠離半導體晶片110與半導體晶片120的第一部分120a。作為結果，連接基板焊墊104a至晶片焊墊122a的接合導線124從上方越過連接基板焊墊102a至晶片焊墊112a的接合導線114，且相較於接合導線114而有更長的長度。

另一方面，其他晶片焊墊122(又稱為晶片焊墊122b)位於半導體晶片120的第二部分120b(未交疊半導體晶片110的部分)上。晶片焊墊122b並未與設置於半導體晶片110上的晶片焊墊112並排設置。因此，連接至晶片焊墊122b的基板焊墊104(又稱為基板焊墊104b)可緊鄰半導體晶片120的第二部分120b，且沿著晶片焊墊122b排列。作為結果，連接基板焊墊104b至晶片焊墊122b的接合導線124可相較於連接基板焊墊104a至 晶片焊墊122a的接合導線124而具有較短的長度。

基於半導體晶片120部分地交疊半導體晶片110，半導體晶片110可對半導體晶片120的交疊半導體晶片110的第一部分120a提供支撐，但並未能對半導體晶片120的未交疊半導體晶片110的第二部分120b提供支撐。為支撐半導體晶片120的第二部分120b，可在封裝基板100上設置交疊於半導體晶片120的第二部分120b的虛設晶片(dummy chip)130。作為實例，虛設晶片130可包括半導體基底，但此半導體基底上可能並未設置有半導體元件或電路。因此，不須對虛設晶片130進行繞線。換言之，不須在虛設晶片130上設置晶片焊墊，也不需要將虛設晶片130電性連接至封裝基板100。在一些實施例中，虛設晶片130的三側邊實質上切齊半導體晶片120的第二部分120b的三側邊，但虛設晶片130的面積可略小於半導體晶片120的第二部分120b，而與半導體晶片110側向間隔開。

另外，在一些實施例中，在封裝基板100上設置另一虛設晶片140，以均衡封裝基板100上的晶片分布。如圖1A所示，假如未設置虛設晶片140，則虛設晶片130與半導體晶片120的第二部分120b右方的區域並未設置有任何晶片。此可能造成在包封(encapsulate)封裝基板100上的構件時該空曠區域局部累積大量應力而造成半導體封裝翹曲等形變問題。換言之，藉由在封裝基板100上的空曠區域中設置虛設晶片140，可減少半導體封裝10的形變。作為實例，虛設晶片140可側向鄰近於虛設晶片130與 半導體晶片110，且並未交疊於半導體晶片120。詳而言之，虛設晶片140可為矩形，且虛設晶片140的一側邊實質上平行於虛設晶片130的側邊，而虛設晶片140的另一側邊實質上平行於半導體晶片110的一長邊。相似於虛設晶片130，虛設晶片140可包括半導體基底，但此半導體基底上可能並未設置有半導體元件或電路。因此，亦不須對虛設晶片140進行繞線。換言之，不須在虛設晶片140上設置晶片焊墊，也不需要將虛設晶片140電性連接至封裝基板100。

圖1B繪示出沿著圖1A中的A-A’線的剖視示意圖，且圖1C繪示出沿著圖1A中的B-B’線的剖視示意圖。

由圖1B可看出，半導體晶片110與虛設晶片130由半導體晶片120的下方支撐半導體晶片120。此外，半導體晶片110可藉由晶片膠116而附接至封裝基板100，且虛設晶片130可藉由晶片膠132而附接至封裝基板100。晶片膠116可完整地覆蓋半導體晶片110的背面，且在將半導體晶片110放置到封裝基板100上之前可能已設置於半導體晶片110的背面。相似地，晶片膠132可完整地覆蓋虛設晶片130的底面，且在將虛設晶片130放置到封裝基板100上之前可能已設置於虛設晶片130的底面。

另一方面，半導體晶片120可藉由晶片膠126而附接至半導體晶片110的主動面以及虛設晶片130的頂面。晶片膠126可完整地覆蓋半導體晶片120的背面，且在將半導體晶片120放置到半導體晶片110與虛設晶片130上之前可能已設置於半導體 晶片120的背面。基於半導體晶片120相對於半導體晶片110錯位且旋轉一角度，可避免半導體晶片120以及晶片膠126覆蓋半導體晶片110上的晶片焊墊112與連接至晶片焊墊112的接合導線114之端部。換言之，晶片焊墊112與接合導線114的所述端部可避免埋入於晶片膠126中。

如圖1B與圖1C所示，半導體晶片110與虛設晶片130可位於第一高度區間中，而半導體晶片120位於比第一高度區間還高的第二高度區間中。另一方面，虛設晶片140可由第一高度區間的最低高度延伸至第二高度區間的最高高度，以使虛設晶片140的頂面大致上齊平於半導體晶片120的主動面。作為結果，虛設晶片140的厚度可大於半導體晶片110、半導體晶片120、虛設晶片130中的任一者的厚度。藉由設置較厚的虛設晶片140，可更佳地均衡封裝基板100上的晶片分布，而更有效地減少半導體封裝10的翹曲。

相似於半導體晶片110、120與虛設晶片130，虛設晶片140可藉由晶片膠142而附接至封裝基板100。晶片膠142可完整地覆蓋虛設晶片140的底面，且在將虛設晶片140放置到封裝基板100上之前可能已設置於虛設晶片140的底面。

如圖1B與圖1C所示，可以包封體150包封設置於封裝基板100上的構件，例如是包括半導體晶片110、120、虛設晶片130、140、晶片膠116、126、132、142、晶片焊墊112、122、基板焊墊102、104以及接合導線114、124。基於半導體晶片120並 未覆蓋晶片焊墊112與接合導線114，故晶片焊墊112與連接至晶片焊墊112的接合導線114端部可直接接觸包封體150，而非埋入於半導體晶片120背面的晶片膠126中。在形成包封體150的過程中可能會產生熱能。此熱能可能會造成埋入於晶片膠中的接合導線的端部脫離晶片焊墊，而造成電性失效。因接合導線114的連接至晶片焊墊112的端部並未埋入於晶片膠126中，固可在形成包封體150的過程中避免自晶片焊墊112脫離。如此一來，可確保半導體晶片110與封裝基板100的電性連接。另外，設置於半導體晶片120的主動面上的晶片焊墊122與連接至晶片焊墊122的接合導線124端部也可直接接觸包封體150，而並未埋入於任何晶片膠。因此，亦可確保半導體晶片120與封裝基板100之間的電性連接。

此外，電性連接件152可設置於封裝基板100的相對於基板焊墊102、104的一側，而作為半導體封裝10的輸入/輸出端子。半導體晶片110、120內的電路可經由晶片焊墊112、122與接合導線114、124而繞線至基板焊墊102、104，且可進一步地經由封裝基板100內的線路而連接至位於封裝基板100另一側的電性連接件152，而可與外部裝置進行訊號傳輸。作為實例，電性連接件152可為錫球或是凸塊。

以上是以半導體晶片110、120具有相同的晶片焊墊配置方式(亦即沿著半導體晶片110、120的兩短邊與一長邊來配置於半導體晶片110、120的主動面的周邊區域中的方式)來進行說明。 然而，半導體晶片120的晶片焊墊配置方式也可相異於半導體晶片110的晶片焊墊方式。舉例而言，在替代實施例中，半導體晶片120上的晶片焊墊122可配置在半導體晶片120的主動面的中心區域內，且排列成平行於半導體晶片120的長邊的一或多行。在此些替代實施例中，可對應地調整半導體晶片120以及基板焊墊104的位置，以使接合導線124可以較短的長度將晶片焊墊122連接至基板焊墊104。

另外，半導體封裝10的製造方法可包括以下步驟。首先，可將半導體晶片110與虛設晶片130、140附接至封裝基板100上。隨後，將半導體晶片120附接至半導體晶片110與虛設晶片130上。半導體晶片110、120的主動面可預先設置有晶片焊墊112、122，且封裝基板100的承載面可預先設置有基板焊墊102、104。在完成半導體晶片110、120與虛設晶片130、140的附接之後，可進行打線接合，而將晶片焊墊112連接至基板焊墊102，且將晶片焊墊122連接至基板焊墊104。作為替代地，也可在附接半導體晶片120之前對半導體晶片110與封裝基板100進行打線接合，且在附接半導體晶片120之後對半導體晶片120與封裝基板100進行打線接合。接下來，以包封體150對封裝基板100上的構件進行包封。隨後，在封裝基板100的背側設置電性連接件152。最後，進行單體化而對包封體150與封裝基板100進行切割，而得到半導體封裝10。

綜上所述，本揭露提供一種半導體封裝及其製造方法。 所述半導體封裝為多晶片半導體封裝，包括依序堆疊於封裝基板上的第一半導體晶片與第二半導體晶片。設置於第一半導體晶片上的第一晶片焊墊沿著第一半導體晶片的周圍排列。第二半導體晶片可相較於第一半導體晶片而錯位並旋轉一角度，使得第二半導體晶片不會遮蓋第一晶片焊墊。具體而言，第二半導體晶片可相較於第一半導體晶片而旋轉約90度，且第二半導體晶片的一隅角可從內側靠近第一半導體晶片的一隅角，但不遮蓋第一晶片焊墊。作為結果，從平面圖來看第一與第二半導體晶片排列成類似L形。因第二半導體晶片並未遮蔽第一晶片焊墊，故第一晶片焊墊以及連接於第一晶片焊墊的接合導線的端部不會埋入第一與第二半導體晶片之間的晶片膠。如此一來，可避免此些接合導線的所述端部在可能的熱處理過程中自第一晶片焊墊脫落，而產生電性失效的問題。換言之。藉由第一與第二半導體晶片的特殊排列方式，可有效地確保第一半導體晶片與封裝基板之間的電性連接。

10:半導體封裝

100:封裝基板

102、102a、104、104a、104b:基板焊墊

110、120:半導體晶片

112、112a、122、122a、122b:晶片焊墊

114、124:接合導線

120a:第一部分

120b:第二部分

130、140:虛設晶片

C₁₁₀、C₁₂₀:隅角

X、Y:方向

Claims (8)

1. 一種半導體封裝，包括：封裝基板；第一半導體晶片，以背面附接至所述封裝基板；多個第一晶片焊墊，沿著所述第一半導體晶片的輪廓設置於所述第一半導體晶片的主動面的周邊區域上；第二半導體晶片，以背面附接至所述第一半導體晶片的所述主動面，其中所述第二半導體晶片相對於所述第一半導體晶片而錯位且旋轉約90度，使得所述多個第一晶片焊墊未被所述第二半導體晶片覆蓋；第一虛設晶片，附接至所述封裝基板，且從所述第二半導體晶片的未交疊所述第一半導體晶片的部分下方為所述第二半導體晶片提供支撐；以及第二虛設晶片，附接至所述封裝基板，且並未交疊於所述第二半導體晶片。
2. 如請求項1所述的半導體封裝，其中所述第二半導體晶片的一隅角從內側貼近所述第一半導體晶片的一隅角，但與所述第一半導體晶片的所述隅角側向間隔開。
3. 如請求項1所述的半導體封裝，更包括：多個第二晶片焊墊，沿著所述第二半導體晶片的輪廓設置於所述第二半導體晶片的主動面的周邊區域上。
4. 如請求項3所述的半導體封裝，其中所述第二半導體晶片具有交疊所述第一半導體晶片的第一部分以及未交疊所述第一半導體晶片的第二部分，所述多個第二晶片焊墊具有位於所述第二半導體晶片的所述第一部分上的第一群組以及位於所述第二半導體晶片的所述第二部分上的第二群組，且連接所述多個第二晶片焊墊中的所述第一群組至所述封裝基板的接合導線比連接所述多個第二晶片焊墊中的所述第二群組至所述封裝基板的接合導線還長。
5. 如請求項4所述的半導體封裝，其中連接所述多個第二晶片焊墊中的所述第一群組至所述封裝基板的所述接合導線從上方越過連接所述多個第一晶片焊墊中的一群組至所述封裝基板的接合導線。
6. 如請求項1所述的半導體封裝，其中所述第一半導體晶片、所述第一虛設晶片位於第一高度區間中，所述第二半導體晶片位於比所述第一高度區間還高的第二高度區間中，且所述第二虛設晶片自所述第一高度區間的最低高度延伸至所述第二高度區間的最高高度。
7. 如請求項1所述的半導體封裝，其中所述第二半導體晶片經由晶片膠而附接至所述第一半導體晶片，且所述晶片膠並未覆蓋所述多個第一晶片焊墊。
8. 如請求項1所述的半導體封裝，更包括：包封體，設置於所述封裝基板上且包封所述第一半導體晶片 與所述第二半導體晶片，其中連接所述多個第一晶片焊墊至所述封裝基板的接合導線的位於所述第一半導體晶片上的端部直接接觸所述包封體。

Images