TWI710093B - 天線置頂之半導體封裝結構 - Google Patents

天線置頂之半導體封裝結構 Download PDF

Info

Publication number
TWI710093B
TWI710093B TW108131102A TW108131102A TWI710093B TW I710093 B TWI710093 B TW I710093B TW 108131102 A TW108131102 A TW 108131102A TW 108131102 A TW108131102 A TW 108131102A TW I710093 B TWI710093 B TW I710093B
Authority
TW
Taiwan
Prior art keywords
antenna
semiconductor package
circuit substrate
area
electrically connected
Prior art date
Application number
TW108131102A
Other languages
English (en)
Other versions
TW202109825A (zh
Inventor
金惠彬
柯志明
張竣傑
潘俊維
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW108131102A priority Critical patent/TWI710093B/zh
Priority to CN201910839760.4A priority patent/CN112447690A/zh
Application granted granted Critical
Publication of TWI710093B publication Critical patent/TWI710093B/zh
Publication of TW202109825A publication Critical patent/TW202109825A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Abstract

本發明係一種天線置頂之半導體封裝結構，係包含有一線路基板、一半導體封裝體以及一天線軟板；其中該半導體封裝體係設置並電性連接該線路基板，該天線軟板係疊設在該半導體封裝體上，且其一側朝向該線路基板方向彎折，並與該線路基板電性連接；如此，本發明因使用天線軟板並將該天線軟板的天線元件置於該半導體封裝體的頂面，可有效縮減整體的橫向尺寸。

Description

天線置頂之半導體封裝結構
本發明係一種整合天線之半導體封裝結構，尤指一種天線置頂之半導體封裝結構。
目前射頻應用的半導體封裝結構通常直接整合天線元件，如圖3A所示，為一射頻半導體封裝結構的俯視平面圖，再請配合圖3B的一側視剖面圖，該射頻半導體封裝結構係包含一線路基板60、一晶片61、至少一被動元件62及一天線元件63。
上述線路基板60係包含有一封裝區及一天線區；其中該封裝區係供該晶片61及被動元件62電性連接於其上，再以一封膠體64密封該晶片61及該被動元件62；又為避免天線元件63訊號干擾晶片61或被動元件62，該封膠體64外表面形成有一金屬遮蔽層65。至於該天線區則是直接成形該天線元件63的天線圖案，該天線圖案即透過該線路基板60內的線路601與該封膠體64內的晶片61或被動元件62電性連接。
由圖3A可知，該射頻半導體封裝結構的橫向尺寸過大，其主要在於其天線元件設置在該封膠體一側，對於部分射頻電子裝置來說，無法使用橫向尺寸過大的射頻半導體封裝結構，故而有必要進一步改良之。
有鑑於前揭整合有天線元件之射頻半導體封裝結構的橫向尺寸過大的問題，本發明主要發明目的係提出一種可容易製作之天線置頂之半導體封裝結構。
欲達上述目的所使用的主要技術手段係令該天線置頂之半導體封裝結構包含有：一線路基板；一半導體封裝體，係設置在該線路基板上並與該線路基板電性連接；以及一天線軟板，係疊設在該半導體封裝體上，且其一側係向下與該線路基板電性連接，且該側在該半導體封裝體之外。
由上述說明可知，本發明天線置頂之半導體封裝結構係主要使用天線軟板，將該天線軟板的天線元件置於該半導體封裝體的頂面，且該天線軟板與該半導體封裝體係分別但共同電性連接至相同的線路基板，該天線元件可透過線路基板與該半導體封裝體的晶片及/或被動元件電性連接；因此，本發明半導體封裝結構之天線元件可置頂，有效縮減整體的橫向尺寸。
10、10a:線路基板
11:第一表面
12:第二表面
13:內連接線
14:天線接墊
15、15a:外連接件
20、20a、20b:半導體封裝體
21、21a:晶片
22:被動元件
30:封膠體
40:天線軟板
41:可撓性電路板
411:天線區
412:直立區
413:連接區
42:天線圖案
421:連接線
43:黏膠層
44:硬質中介板
50:金屬遮蔽層
60:線路基板
601:線路
61:晶片
62:被動元件
63:天線元件
64:封膠體
65:金屬遮蔽層
圖1A：係本發明之一半導體封裝結構的第一實施例的一側視剖面圖。
圖1B：係本發明之一半導體封裝結構的第二實施例的一側視剖面圖。
圖1C：係本發明之一半導體封裝結構的第三實施例的一側視剖面圖。
圖1D：係本發明之一半導體封裝結構的第四實施例的一側視剖面圖。
圖2：係本發明之天線軟板的一展開平面圖。
圖3A：係既有一射頻半導體封裝結構的一俯視平面圖。
圖3B：係圖3A之一側視剖面圖。
本發明針對整合有天線的半導體封裝結構進行改良，以下謹以多個實施例並配合圖式詳加說明本發明技術內容。
首先請參閱圖1A所示，係為本發明天線置頂之半導體封裝結構1的第一實施例；其中該天線置頂之半導體封裝結構1係包含有一線路基板10、一半導體封裝體20以及一天線軟板40；其中該半導體封裝體20係設置在該線路基板10上並與該線路基板10電性連接，而該天線軟板40係疊設在該半導體封裝體20上，且其一側朝向該線路基板10方向彎折，並與該線路基板10電性連接。
上述線路基板10係包含有二相對之一第一表面11及一第二表面12、多個內連接線13、一天線接墊14及多個外連接件15；其中該天線接墊14係形成在該第一表面11靠近一外側，而該些外連接件15係形成在該第二表面12上；其中該天線接墊14與該些外連接件15均與該些內連接線對應電性連接。於本實施例中，各該外連接件15係為凸塊，但不以此為限，亦可如圖1D所示，各該外連接件15自該第二表面12外露，但不凸出於該第二表面12。
上述半導體封裝體20係包含一晶片21、至少一被動元件22以及一封膠體30；其中該晶片21及各該被動元件22係電性連接至該線路基板10之第一表面11；該封膠體30係形成於該線路基板10之第一表面11上並包覆該晶片21及各該被動元件22於其中。於本實施例，該晶片係為一覆晶封裝晶片，而該被動元件係為一表面黏著型元件。
上述天線軟板40係於一可撓性電路板41上形成一天線圖案42，如圖2所示，該可撓性電路板41包含有一天線區411、一直立區412及一連接區413，該天線圖案42係形成在該天線區411，且該天線圖案42之一連接線421係延伸通 過該直立區412及該連接區413。再如圖1所示，該天線區41的底面係透過一黏膠層43黏貼於該封膠體30之頂面，該直立區412係位在該封膠體30的外側，並與該封膠體的外側保持一間隙，該連接區413係對應該線路基板10上之第一表面11的天線接墊14，該連接線421係電性連接該天線接墊14；於本實施例，該連接線421係銲接於該天線接墊14上。
再請參閱圖1B所示，係為本發明天線置頂之半導體封裝結構1b的第二實施例，其同樣包含有一線路基板10、一半導體封裝體20a以及一天線軟板40；惟該半導體封裝結構20a的封膠體30外表面形成一金屬遮蔽層50，且該金屬遮蔽層50係與該線路基板10電性連接，又該天線軟板40的該天線區411之底面同樣可透過一黏膠層43黏貼於該金屬遮蔽層50之頂面，且該直立區412係對應該金屬遮蔽層50的一側。於本實施例中，該金屬遮蔽層50可與該線路基板10的上表面電性連接及/或與該線路基板10的一側電性連接。
再如圖1C所示，係為本發明天線置頂之半導體封裝結構1c的第三實施例，其同樣包含有一線路基板10a、一半導體封裝體20b以及一天線軟板40a；惟該線路基板10a的天線接墊14係形成在該第二表面12上並靠近一外側，且該第二表面12上所形成的各該外連接件15a係為錫球，但同樣不以此為限。此外，該天線軟板40係該連接區413係對應該線路基板10上之第二表面12的天線接墊14，使該連接線421係電性連接該天線接墊14。再者，於本實施例的晶片21a係為一打線封裝晶片，而該被動元件22係為一表面黏著型元件；此外，該天線軟板40的該天線區411之底面預先結合一硬質中介板44，再於該硬質中介板44下黏著一黏膠層43後，一併將該天線軟板40的該天線區411及該硬質中介板22黏貼至該金屬遮蔽層50之頂面。
再由圖2所示，該天線軟板40之可撓性電路板41的天線區411與直立區412之間示意有一第一彎折線401，直立區412與連接區413之間示意有一第 二彎折線402；於製程過程中，如圖1A至圖1C所示，當該半導體封裝體20、20a、20b成形在該線路基板10、10b上後，一種具體可行的製法係先將該天線軟板40之一側，即天線圖案41之一連接線411銲接至對應的天線接墊14後，將該第二彎折線402彎折後向上，再將該第二彎折線402彎折後朝向該半導體封裝體20、20a、20b，即該天線軟板40的該天線區411朝向該半導體封裝體20、20a、20b的頂面。
綜上所述，本發明天線置頂之半導體封裝結構使用天線軟板，將該天線軟板的天線元件置於該半導體封裝體的頂面，且該天線軟板與該半導體封裝體係分別但共同電性連接至相同的線路基板，該天線元件可透過線路基板與該半導體封裝體的晶片及/或被動元件電性連接；因此，本發明半導體封裝結構之天線元件可置頂，有效縮減整體的橫向尺寸。
以上所述僅是本發明的實施例而已，並非對本發明做任何形式上的限制，雖然本發明已以實施例揭露如上，然而並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明技術方案的範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
10:線路基板
11:第一表面
12:第二表面
13:內連接線
14:天線接墊
15:外連接件
20:半導體封裝體
21:晶片
22:被動元件
30:封膠體
40:天線軟板
41:可撓性電路板
411:天線區
412:直立區
413:連接區
42:天線圖案
421:連接線
43:黏膠層

Claims (10)

  1. 一種天線置頂之半導體封裝結構，包括：一線路基板；一半導體封裝體，係設置在該線路基板上並與該線路基板電性連接；以及一天線軟板，係疊設在該半導體封裝體上，且其一側係向下與該線路基板電性連接，且該側在該半導體封裝體之外。
  2. 如請求項1所述之半導體封裝結構，其中該線路基板係包含二相對之一第一表面及一第二表面、多個內連接線、一天線接墊及多外連接件；其中：該天線接墊係形成在該第一表面係靠近一外側，或該第二表面係靠近一外側，並與該內連接線電性連接；以及該些外連接件係外露於該第二表面上，並與該內連接線電性連接。
  3. 如請求項2所述之半導體封裝結構，其中該半導體封裝體係包含：一晶片，係電性連接至該線路基板之第一表面；至少一被動元件，係電性連接至該線路基板之第一表面；以及一封膠體，係形成於該線路基板之第一表面上，並包覆該晶片及各該被動元件於其中。
  4. 如請求項3所述之半導體封裝結構，其中該天線軟板係於一可撓性電路板上形成一天線圖案，且該可撓性電路板包含有一天線區、一直立區及一連接區，該天線圖案係形成在該天線區，該天線圖案之一連接線係延伸通過該直立區及該連接區。
  5. 如請求項4所述之半導體封裝結構，其中該天線區的底面係透過一黏膠層黏貼於該封膠體之頂面，該直立區係位在該封膠體的外側，並與該 封膠體的外側保持一間隙，該連接區係對應該線路基板上之天線接墊，且該連接線係電性連接該天線接墊。
  6. 如請求項5所述之半導體封裝結構，其中該半導體封裝體係進一步包含一金屬遮蔽層，該金屬遮蔽層係與該線路基板電性連接。
  7. 如請求項6所述之半導體封裝結構，其中該天線區的底面係透過一黏膠層黏貼於該金屬遮蔽層之頂面，該直立區係對應該金屬遮蔽層的一側，該連接區係對應該線路基板上之天線接墊，且該連接線係電性連接該天線接墊。
  8. 如請求項7所述之半導體封裝結構，其中該天線區的底面與黏膠層之間設有一硬質中介板。
  9. 如請求項7所述之半導體封裝結構，其中：該晶片係為一覆晶封裝晶片或一打線封裝晶片；以及該被動元件係為一表面黏著型元件。
  10. 如請求項8所述之半導體封裝結構，其中各該外連接件係不凸出於該第二表面，或自該第二表面凸出並形成一凸塊或一錫球。
TW108131102A 2019-08-29 2019-08-29 天線置頂之半導體封裝結構 TWI710093B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108131102A TWI710093B (zh) 2019-08-29 2019-08-29 天線置頂之半導體封裝結構
CN201910839760.4A CN112447690A (zh) 2019-08-29 2019-09-03 天线置顶的半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108131102A TWI710093B (zh) 2019-08-29 2019-08-29 天線置頂之半導體封裝結構

Publications (2)

Publication Number Publication Date
TWI710093B true TWI710093B (zh) 2020-11-11
TW202109825A TW202109825A (zh) 2021-03-01

Family

ID=74202357

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108131102A TWI710093B (zh) 2019-08-29 2019-08-29 天線置頂之半導體封裝結構

Country Status (2)

Country Link
CN (1) CN112447690A (zh)
TW (1) TWI710093B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740550A (zh) * 2008-11-07 2010-06-16 株式会社瑞萨科技 带屏蔽装置的电子部件及其制造方法
CN104701304A (zh) * 2013-12-09 2015-06-10 英特尔公司 用于已封装管芯的陶瓷上天线
CN107978593A (zh) * 2017-12-26 2018-05-01 深圳铨力半导体有限公司 一种集成可调谐天线阵与射频模块的封装结构以及封装方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201194229Y (zh) * 2008-04-22 2009-02-11 卓恩民 整合天线的半导体封装件
CN101286505B (zh) * 2008-05-26 2012-06-13 日月光半导体制造股份有限公司 具有天线的半导体封装结构
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
CN102768996A (zh) * 2012-06-18 2012-11-07 日月光半导体制造股份有限公司 半导体封装构造及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740550A (zh) * 2008-11-07 2010-06-16 株式会社瑞萨科技 带屏蔽装置的电子部件及其制造方法
CN104701304A (zh) * 2013-12-09 2015-06-10 英特尔公司 用于已封装管芯的陶瓷上天线
CN107978593A (zh) * 2017-12-26 2018-05-01 深圳铨力半导体有限公司 一种集成可调谐天线阵与射频模块的封装结构以及封装方法

Also Published As

Publication number Publication date
TW202109825A (zh) 2021-03-01
CN112447690A (zh) 2021-03-05

Similar Documents

Publication Publication Date Title
US7829961B2 (en) MEMS microphone package and method thereof
TWI429050B (zh) 堆疊式晶片封裝
US7772685B2 (en) Stacked semiconductor structure and fabrication method thereof
KR100477020B1 (ko) 멀티 칩 패키지
TWI455263B (zh) 晶片封裝結構及晶片封裝方法
JP5401292B2 (ja) 半導体装置及び通信方法
KR101563911B1 (ko) 반도체 패키지
US9607963B2 (en) Semiconductor device and fabrication method thereof
TWI409924B (zh) 半導體封裝體及其製造方法
US20080073786A1 (en) Semiconductor device and method of manufacturing the same
TW201316462A (zh) 封裝件及其製法
TWI710093B (zh) 天線置頂之半導體封裝結構
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
JP6005805B2 (ja) 半導体装置及び電子装置
TWI692065B (zh) 高元件密度之系統封裝結構
KR100876864B1 (ko) 양방향 입출력 단자를 갖는 반도체 패키지 및 그 제조 방법
TWI488272B (zh) 線路板及晶片封裝結構
KR20070081946A (ko) 집적회로 칩 및 패키지.
US20080272480A1 (en) Land grid array semiconductor package
KR20110107117A (ko) 반도체 패키지
TWI447869B (zh) 晶片堆疊封裝結構及其應用
KR20080074654A (ko) 적층 반도체 패키지
KR20080084075A (ko) 적층 반도체 패키지
KR20070016399A (ko) 글래스 기판을 사용하는 칩 온 글래스 패키지
JP3100560U (ja) 映像センサーのフリップチップパッケージ構造とその映像センサーモジュール