TWI692065B - 高元件密度之系統封裝結構 - Google Patents

高元件密度之系統封裝結構 Download PDF

Info

Publication number
TWI692065B
TWI692065B TW108131954A TW108131954A TWI692065B TW I692065 B TWI692065 B TW I692065B TW 108131954 A TW108131954 A TW 108131954A TW 108131954 A TW108131954 A TW 108131954A TW I692065 B TWI692065 B TW I692065B
Authority
TW
Taiwan
Prior art keywords
component
electrically connected
semiconductor package
chip
package
Prior art date
Application number
TW108131954A
Other languages
English (en)
Other versions
TW202111884A (zh
Inventor
張竣傑
金惠彬
柯志明
潘俊維
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW108131954A priority Critical patent/TWI692065B/zh
Application granted granted Critical
Publication of TWI692065B publication Critical patent/TWI692065B/zh
Publication of TW202111884A publication Critical patent/TW202111884A/zh

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本發明係一種高元件密度之系統封裝結構，係包含一線路基板、一半導體封裝體、一元件軟板及一膠層；其中該元件軟板的電子元件係被該膠層包覆並設置於該半導體封裝體的頂面上，且該元件軟板與該半導體封裝體係分別但共同電性連接至相同的線路基板，該電子元件可透過線路基板與該半導體封裝體電性連接；因此，本發明高元件密度之系統封裝結構之電子元件受該膠體有效包覆保護，並且該電子元件係置於系統封裝結構頂面，可有效縮減整體的橫向尺寸，提高系統封裝結構的元件密集度。

Description

高元件密度之系統封裝結構
本發明係關於一種之系統封裝結構，尤指一種高元件密度之系統封裝結構。
由於系統封裝結構必須將晶片及多個電子元件整合成單一封裝體，如圖4所示，係為目前一種系統封裝結構，其包含有一基板50、多個晶片51、多個電子元件52及一封膠體53；其中該些晶片51、該些電子元件52係排列並電性連接於該基板50上，故該些晶片51及該些電子元件52即可透過該基板50電性連接，最後再由該封膠體53將其包覆，而構成該系統封裝結構。
隨著元件小型化及多功能需求增加，由圖4可知，目前的系統封裝結構將因為更多的電子元件而加大，如何在高元件密度集需求下，同時實現小尺寸的封裝結構，實有待提出更有效的解決方案。
有鑑於以上系統封裝結構因高元件密集度之需求衍生橫向尺寸過大的問題，本發明主要目的係提供一種高元件密度之系統封裝結構，可解決橫向尺寸過大的問題。
欲達上述目的所使用的主要技術手段係令該高元件密度之系統封裝結構包含有： 一線路基板； 一半導體封裝體，係設置在該線路基板上並與該線路基板電性連接； 一元件軟板，係疊設在該半導體封裝體上，且其一側係向下與該線路基板電性連接，又該元件軟板係包含有: 一可撓性電路板；以及 至少一電子元件，係電性連接在該可撓性電路板上，且朝向並固定該半導體封裝體的頂面；以及 一膠層，係成在該半導體封裝體與該元件軟板之間，並包覆及固定該至少一電子元件。
由上述說明可知，本發明高元件密度之系統封裝結構係主要使用元件軟板及膠層，將該元件軟板的電子元件包覆並設置於該半導體封裝體的頂面上，且該元件軟板與該半導體封裝體係分別但共同電性連接至相同的線路基板， 該電子元件可透過線路基板與該半導體封裝體電性連接；因此，本發明高元件密度之系統封裝結構之電子元件受該膠體有效包覆保護不外露，並且該電子元件係置於系統封裝結構頂面，可有效縮減整體的橫向尺寸，提高系統封裝結構的元件密集度。
本發明係針對系統封裝結構提出改良，以提高電子元件的密集度，以下謹以多個實施例配合圖式詳加說明本發明技術。
首先請參閱圖1A所示，係為本發明系統封裝結構的第一實施例，其包含有一線路基板10、一半導體封裝體20、一元件軟板30以及一膠層40；其中該半導體封裝體20係設置在該線路基板10上並與該線路基板10電性連接，而該元件軟板30係疊設在該半導體封裝體20上，且其一側朝向該線路基板10方向彎折，並與該線路基板10電性連接，又該膠層40係形成在該元件軟板30與該半導體封裝體20之間，將該元件軟板30固定於該半導體封裝體20上。
上述線路基板10係包含有二相對之一第一表面11及一第二表面12、多個內連接線13、一金屬接墊14及多個外連接件15；其中該金屬接墊14係形成在該第一表面11靠近一外側，而該些外連接件15係自該第二表面12外露；其中該金屬接墊14與該些外連接件15均與該些內連接線15對應電性連接。於本實施例中，各該外連接件15自該第二表面12外露，但不凸出於該第二表面12，亦可如圖1B所示，另一線路基板10a的各該外連接件15a係為一凸塊，自該第二表面12外露，但均不以此為限。
上述半導體封裝體20係包含至少一晶片21及一封膠體22；於本實施例係包含二顆打線封裝晶片21，其中該晶片21係堆疊設置，並分別以打線製程形成之線路電性連接至該線路基板10之第一表面11；該封膠體22係形成於該線路基板10之第一表面11上並包覆該些晶片21於其中。
上述元件軟板30係包含有一可撓性電路板31及至少一電子元件32，該至少一電子元件32係電性連接在該可撓性電路板31上，且朝向並固定該半導體封裝體20的頂面上。再如圖2A所示，該可撓性電路板31包含有一元件區311、一直立區312及一連接區313，該至少一電子元件32係形成在該元件區311，並與該可撓性電路板31之連接線33電性連接，其中該連接線33係形成於該元件區311、該直立區312及該連接區313。再如圖1A所示，該至少一電子元件32位在該元件區311的底面，並由該膠層40包覆並固定於該封膠體22之頂面，該直立區312係對應該封膠體22的一側，該連接區313係對應該線路基板10上之第一表面11的金屬接墊14，且位在該連接區313的該連接線33係電性連接該金屬接墊14；於本實施例，該連接線33係銲接於該金屬接墊14上，且於本實施例，該至少一電子元件32係包含多個被動元件，或可如圖2B所示，於另一元件軟板30a的實施例，其至少一電子元件32a係包含一晶片及被動元件，該晶片及被動元件同樣電性連接於可撓性電路板31上，並與其連接線33電性連接。又，各該被動元件係為一表面黏著型元件。
請參閱圖3所示，為本發明系統封裝結構的另一實施例，其大多結構與圖1A的第一較佳實施例相同，惟該半導體封裝體20a中的晶片21a係為一覆晶封裝晶片，係以覆晶方式電性連接至該線路基板10的第一表面11，且該線路基板10b之第二表面12上所形成的各該外連接件15b係為錫球，但同樣不以此為限。
再由圖2A及圖2B所示，該元件軟板30之可撓性電路板31的元件區311與直立區312之間示意有一第一彎折線301，直立區312與連接區313之間示意有一第二彎折線302；於製程過程中，如圖1A、圖1B及圖3所示，當該半導體封裝體20、20a成形在該線路基板10、10a、10b上後，一種具體可行的製法係先將一膠層40形成在該半導體封裝體20的封膠體22上，再將位在該元件軟板30之該連接區313的連接線33對應銲接至該線路基板10之金屬接墊14後，將該元件軟板30之該第二彎折線302彎折後向上，接著，將該第二彎折線302彎折後朝向位在該半導體封裝體20、20a上的膠層40，即位在該元件軟板30的該元件區311上的電子元件32朝向該膠層40，再向下壓合直到電子元件32、32a嵌入該膠體40中，送入高溫烘烤程序，使該膠體40固化，即構成本發明的系統封裝結構。
綜上所述，本發明高元件密度之系統封裝結構係主要使用元件軟板及膠層，將該元件軟板的電子元件包覆並設置於該半導體封裝體的頂面上，且該元件軟板與該半導體封裝體係分別但共同電性連接至相同的線路基板， 該電子元件可透過線路基板與該半導體封裝體電性連接；因此，本發明高元件密度之系統封裝結構之電子元件受該膠體有效包覆保護，並且該電子元件係置於系統封裝結構頂面，可有效縮減整體的橫向尺寸，提高系統封裝結構的元件密集度。
以上所述僅是本發明的實施例而已，並非對本發明做任何形式上的限制，雖然本發明已以實施例揭露如上，然而並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明技術方案的範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
10、10a、10b:線路基板
11:第一表面
12:第二表面
13:內連接線
14:金屬接墊
15、15a、15b:外連接件
20、20a:半導體封裝體
21、21a:晶片
22:封膠體
30:元件軟板
301:第一折線
302:第二折線
31:可撓性電路板
311:元件區
312:直立區
313:連接區
32、32a:電子元件
33:連接線
40:膠層
50:基板
51:晶片
52:被動元件
53:封膠體
圖1A：本發明系統封裝結構的第一實施例的剖面圖。 圖1B：本發明系統封裝結構的第二實施例的剖面圖。 圖2A：本發明元件軟板之一實施例的側剖圖。 圖2B：本發明元件軟板之另一實施例的側剖圖。 圖3：本發明系統封裝結構的第三實施例的剖面圖。 圖4：本發明系統封裝結構的第二實施例的剖面圖。
10:線路基板
11:第一表面
12:第二表面
13:內連接線
14:金屬接墊
15:外連接件
20:半導體封裝體
21:晶片
22:封膠體
30:元件軟板
31:可撓性電路板
311:元件區
312:直立區
313:連接區
32:電子元件
33:連接線
40:膠層

Claims (10)

  1. 一種高元件密度之系統封裝結構，包括：一線路基板；一半導體封裝體，係設置在該線路基板上並與該線路基板電性連接；一元件軟板，係疊設在該半導體封裝體上，且其一側係向下與該線路基板電性連接，又該元件軟板係包含有：一可撓性電路板；以及至少一電子元件，係電性連接在該可撓性電路板上，且朝向並固定該半導體封裝體的頂面；以及一膠層，係成在該半導體封裝體與該元件軟板之間，並包覆及固定該至少一電子元件。
  2. 如請求項1所述之高元件密度之系統封裝結構，其中該線路基板係包含二相對之一第一表面、一第二表面、多個內連接線、一金屬接墊及多外連接件；其中：該金屬接墊係形成在該第一表面係靠近一外側，並與該內連接線電性連接；以及該些外連接件係自該第二表面外露，並與該內連接線電性連接。
  3. 如請求項2所述之高元件密度之系統封裝結構，其中該半導體封裝體係包含：至少一晶片，各該晶片係電性連接至該線路基板之第一表面；以及一封膠體，係形成於該線路基板之第一表面上，並包覆各該晶片於其中。
  4. 如請求項3所述之高元件密度之系統封裝結構，其中該元件軟板係包含有一元件區、一直立區、一連接區及一連接線；其中該至少一電子元件 係設置在該元件區並與該連接線電性連接，且該連接線係形成在該元件區、該直立區及該連接區。
  5. 如請求項4所述之高元件密度之系統封裝結構，其中直立區係對應該封膠體的一側，該連接區係對應該線路基板上之金屬接墊，且該連接線係電性連接該金屬接墊。
  6. 如請求項5所述之高元件密度之系統封裝結構，其中該半導體封裝體的該至少一晶片係包含一覆晶封裝晶片或至少一打線封裝晶片。
  7. 如請求項1至6中任一項所述之高元件密度之系統封裝結構，其中該至少一電子元件係包含至少一被動元件。
  8. 如請求項7所述之高元件密度之系統封裝結構，其中各該被動元件為一表面黏著型元件。
  9. 如請求項7所述之高元件密度之系統封裝結構，其中該至少一電子元件係包含一晶片。
  10. 如請求項2至6中任一項所述之高元件密度之系統封裝結構，其中各該外連接件係不凸出於該第二表面，或自該第二表面凸出並形成一凸塊或一錫球。
TW108131954A 2019-09-04 2019-09-04 高元件密度之系統封裝結構 TWI692065B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108131954A TWI692065B (zh) 2019-09-04 2019-09-04 高元件密度之系統封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108131954A TWI692065B (zh) 2019-09-04 2019-09-04 高元件密度之系統封裝結構

Publications (2)

Publication Number Publication Date
TWI692065B true TWI692065B (zh) 2020-04-21
TW202111884A TW202111884A (zh) 2021-03-16

Family

ID=71134505

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108131954A TWI692065B (zh) 2019-09-04 2019-09-04 高元件密度之系統封裝結構

Country Status (1)

Country Link
TW (1) TWI692065B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090016033A1 (en) * 2007-07-12 2009-01-15 Seng Guan Chow Integrated circuit package system with flexible substrate and mounded package
US20090016032A1 (en) * 2007-07-12 2009-01-15 Seng Guan Chow Integrated circuit package system with flexible substrate and recessed package
US20090309197A1 (en) * 2008-06-11 2009-12-17 Seng Guan Chow Integrated circuit package system with internal stacking module
US20120170231A1 (en) * 2011-01-05 2012-07-05 Samsung Electronics Co., Ltd. Folded stacked package and method of manufacturing the same
CN102768996A (zh) * 2012-06-18 2012-11-07 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
CN103366638A (zh) * 2012-03-29 2013-10-23 三星显示有限公司 平板显示装置
WO2015038757A1 (en) * 2013-09-12 2015-03-19 Starkey Laboratories, Inc. Integrated circuit die inside a flexible circuit substrate for a hearing assistance device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090016033A1 (en) * 2007-07-12 2009-01-15 Seng Guan Chow Integrated circuit package system with flexible substrate and mounded package
US20090016032A1 (en) * 2007-07-12 2009-01-15 Seng Guan Chow Integrated circuit package system with flexible substrate and recessed package
US20090309197A1 (en) * 2008-06-11 2009-12-17 Seng Guan Chow Integrated circuit package system with internal stacking module
US20120170231A1 (en) * 2011-01-05 2012-07-05 Samsung Electronics Co., Ltd. Folded stacked package and method of manufacturing the same
CN103366638A (zh) * 2012-03-29 2013-10-23 三星显示有限公司 平板显示装置
CN102768996A (zh) * 2012-06-18 2012-11-07 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
WO2015038757A1 (en) * 2013-09-12 2015-03-19 Starkey Laboratories, Inc. Integrated circuit die inside a flexible circuit substrate for a hearing assistance device

Also Published As

Publication number Publication date
TW202111884A (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
TWI429050B (zh) 堆疊式晶片封裝
US7829961B2 (en) MEMS microphone package and method thereof
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
KR100493063B1 (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US11869829B2 (en) Semiconductor device with through-mold via
US9412729B2 (en) Semiconductor package and fabricating method thereof
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
KR100394030B1 (ko) 적층형 반도체 패키지
JP4449258B2 (ja) 電子回路装置およびその製造方法
US20080009096A1 (en) Package-on-package and method of fabricating the same
TWI767243B (zh) 電子封裝件
US7374967B2 (en) Multi-stack chip size packaging method
TWI692065B (zh) 高元件密度之系統封裝結構
TW201330220A (zh) 具凹槽之封裝結構及其製造方法
US8519522B2 (en) Semiconductor package
TWI710093B (zh) 天線置頂之半導體封裝結構
TW200933868A (en) Stacked chip package structure
KR100876864B1 (ko) 양방향 입출력 단자를 갖는 반도체 패키지 및 그 제조 방법
US20080272480A1 (en) Land grid array semiconductor package
JP2006086150A (ja) 半導体装置
TWI447869B (zh) 晶片堆疊封裝結構及其應用
KR102029804B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조 방법
US20060231960A1 (en) Non-cavity semiconductor packages
KR100231842B1 (ko) 적층형 반도체 패키지
KR20080074654A (ko) 적층 반도체 패키지