JP2018082069A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体装置において、生産安定性を向上させ、かつ、製造コストの削減および電気特性の向上を図ることが可能な技術を提供することを目的とする。【解決手段】半導体装置は、上面に絶縁層１３を有するベース板１４と、ベース板１４の絶縁層１３上に設けられる回路パターン１２と、回路パターン１２上に搭載される少なくとも１つの半導体チップ１１と、半導体チップ１１を囲繞するケース１と、半導体チップ１１を制御するために、ワイヤにより半導体チップ１１に接続される少なくとも１つの制御用配線パターン４ａ，４ｂとを備えている。制御用配線パターン４ａ，４ｂはケース１に設けられている。【選択図】図１

Description

本発明は、半導体装置および半導体装置の製造方法に関するものである。

従来、樹脂製のケースを備えた半導体装置がある。樹脂製のケースを備えた半導体装置において、部材コストおよび製造コストを削減することが重要である。これと同時に放熱特性および内部インダクタンスなどの電気特性の向上を図ることも必要である。パッケージの外形を変えずに、製造コストを削減し、かつ、電気特性を向上させるためには、従来の製造プロセスおよび部材点数の変更を必要としないような対策が必要となる。

例えば、特許文献１には、金属ベース絶縁基板を備えた半導体装置において、制御素子を搭載する制御回路パターンをケースにインサート成型し、制御回路パターンをアルミワイヤで接続することで制御回路を構成した技術が開示されている。この技術では、従来、制御基板を用いて配線していた構造から、制御基板をなくしたことで、製造コストの削減を実現している。

特開２００２−２０３９４０号公報

しかしながら、特許文献１に記載の技術では、制御回路パターンがインサート成型されたケースの生産安定性が問題となる。具体的には、成型時の樹脂流動による制御回路パターンの位置ズレ、および制御回路パターン上への樹脂被り、すなわち、樹脂バリが発生する可能性がある。

そこで、本発明は、半導体装置において、生産安定性を向上させ、かつ、製造コストの削減および電気特性の向上を図ることが可能な技術を提供することを目的とする。

本発明に係る半導体装置は、上面に絶縁層を有するベース板と、前記ベース板の前記絶縁層上に設けられる回路パターンと、前記回路パターン上に搭載される少なくとも１つの半導体チップと、前記半導体チップを囲繞するケースと、前記半導体チップを制御するために、ワイヤにより前記半導体チップに接続される少なくとも１つの制御用配線パターンとを備え、前記制御用配線パターンは前記ケースに設けられるものである。

本発明によれば、半導体装置は、上面に絶縁層を有するベース板と、ベース板の絶縁層上に設けられる回路パターンと、回路パターン上に搭載される少なくとも１つの半導体チップと、半導体チップを囲繞するケースと、半導体チップを制御するために、ワイヤにより半導体チップに接続される少なくとも１つの制御用配線パターンとを備え、制御用配線パターンはケースに設けられる。

したがって、絶縁層上の回路パターンに含まれていた制御用配線パターンがケースに設けられるため、回路パターンを簡略化することができる。これにより、回路パターンの電流密度が低下するため、通電時の回路パターン自体の発熱と内部インダクタンスを抑制できる。また、回路パターンを簡略化することで、従来の回路パターンよりも半導体チップの発熱を回路パターン内で拡散することができるため、半導体装置の放熱特性を向上させることができる。以上より、半導体装置の電気特性の向上を図ることができる。

回路パターンを簡略化することで、回路パターンが設けられる、比較的高価な絶縁層の面積を縮小することが可能となるため、半導体装置の製造コストを削減することができる。

制御用配線パターンはケースに設けられるため、制御用配線パターンの位置ズレなどの問題が発生しないようにすることで、半導体装置の生産安定性を向上させることができる。

実施の形態１に係る半導体装置の平面図である。 実施の形態１に係る半導体装置のケースの平面図である。 実施の形態１に係る半導体装置のケースにおいてタイバー部をカットする前の状態を示す平面図である。 実施の形態１に係る半導体装置の回路パターンの平面図である。 実施の形態１に係る半導体装置の回路パターンに片面実装型のサーミスタを配置した状態を示す平面図である。 実施の形態２に係る半導体装置の平面図である。 実施の形態３に係る半導体装置において半導体チップを搭載する前の状態を示す斜視図である。 実施の形態４に係る半導体装置の平面図である。 実施の形態４に係る半導体装置において半導体チップを搭載する前の状態を示す平面図である。 実施の形態５に係る半導体装置の断面図である。 実施の形態５の変形例に係る半導体装置において半導体チップを搭載する前の状態を示す斜視断面図である。 前提技術に係る半導体装置の平面図である。 前提技術に係る半導体装置の回路パターンの平面図である。 前提技術に係る半導体装置の回路パターンにチップ型のサーミスタを配置した状態を示す平面図である。

＜実施の形態１＞
本発明の実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体装置の平面図である。図２は、半導体装置のケース１の平面図である。図３は、半導体装置のケース１においてタイバー部４ｃをカットする前の状態を示す平面図である。

図１に示すように、半導体装置は、ベース板１４（図１０参照）、回路パターン１２、半導体チップ１１、ケース１、主電極端子３、端子５ａ、および制御用配線パターン４ａ，４ｂを備えている。ベース板１４は、例えば金属で構成され、長方形形状に形成されている。また、ベース板１４の上面に、絶縁層１３（図１０参照）が形成されている。ベース板１４に形成された絶縁層１３上に、例えば銅などの金属で構成された回路パターン１２が設けられている。回路パターン１２上に、接合材１１ａ（図１０参照）を介して１２個の半導体チップ１１が搭載されている。

図１と図２に示すように、ケース１は、長方形の枠形状に形成され、１２個の半導体チップ１１を囲繞するようにベース板１４に固定されている。これにより、ケース１は半導体装置の側面を形成し、ベース板１４は半導体装置の底面を形成している。

また、図１では図示されていないが、ケース１の内部には半導体チップ１１を覆うように樹脂部１５（図１０参照）が設けられている。制御用配線パターン４ａ，４ｂは、ケース１に４つずつ設けられ、ワイヤにより半導体チップ１１に接続されている。

なお、半導体チップ１１の個数は１２個に限定されることなく、少なくとも１つであればよい。また、図１では、制御用配線パターン４ａ，４ｂは４つずつ設けられているが、これに限定されることなく、少なくとも１つであればよい。

次に、ケース１の詳細について説明する。図２に示すように、ケース１は、樹脂で構成され、側壁部２、周縁部２ａ、および開口部２ｂを備えている。側壁部２は、平面視にて長方形の枠形状に形成されている。周縁部２ａは、側壁部２から内方に突出し、かつ、開口部２ｂの周縁全体を形成している。開口部２ｂの平面視輪郭は回路パターン１２の平面視輪郭と同じ大きさに形成されている。そのため、ケース１にベース板１４が固定された状態で、開口部２ｂからベース板１４上の絶縁層１３に設けられた回路パターン１２が露出する。また、ベース板１４の厚みは、ケース１の側壁部２の厚みよりも薄く形成されている。

周縁部２ａの左右両端部に、主電極端子３がそれぞれ２つずつ設けられている。周縁部２ａの前端部における左端部寄りに２つの端子５ａが設けられ、中央部の右端部寄りに２つの端子５ａが設けられ、右端部寄りに１つの端子５ａが設けられている。周縁部２ａの前端部における中央部の右端部寄りに配置された２つの端子５ａの左右に、直線形状の２つの制御用配線パターン４ａがそれぞれ設けられている。２つの制御用配線パターン４ａの前方および側方を覆うように２つの制御用配線パターン４ｂがそれぞれ設けられている。

制御用配線パターン４ａ，４ｂは、絶縁層１３に設けられる回路パターンの一部を分割したものである。より具体的には、制御用配線パターン４ａ，４ｂは、回路パターンから制御用配線パターンを分割したものであり、制御用配線パターン４ａ，４ｂと半導体チップ１１はワイヤで接続されている。そのため、回路パターン１２は、制御用配線パターン４ａ，４ｂを含んでいない。

周縁部２ａの後端部における中央部の左端部寄りに２つの端子５ａが設けられている。周縁部２ａの後端部における中央部の左端部寄りに配置された２つの端子５ａの左右に、直線形状の２つの制御用配線パターン４ａがそれぞれ設けられている。２つの制御用配線パターン４ａの後方および側方を覆うように２つの制御用配線パターン４ｂがそれぞれ設けられている。ここで、主電極端子３、端子５ａ、および制御用配線パターン４ａ，４ｂは、インサート成型によりケース１と一体的に設けられている。

また、図３に示すように、複数の制御用配線パターンとして例えば２つの制御用配線パターン４ａ，４ｂを接続するタイバー部４ｃが４つ設けられている。タイバー部４ｃは、ケース１に対する制御用配線パターン４ａ，４ｂのインサート成型時に制御用配線パターン４ａ，４ｂの位置を固定するために設けられている。

また、端子５ａもケース１にインサート成型される。端子５ａを接続するタイバー５ｂは、端子５ａのインサート成型時に端子５ａの位置を固定するために設けられている。

タイバー部４ｃ，５ｃが設けられている理由を説明するために、半導体装置の製造方法を簡単に説明する。最初に、制御用配線パターン４ａ，４ｂ、および端子５ａが成型金型にセットされる。次に、制御用配線パターン４ａ，４ｂが有するタイバー部４ｃと、端子５ａが有するタイバー５ｂを、成型金型の上金型と下金型とで挟み込んで固定することで、制御用配線パターン４ａ，４ｂ，５ｂの位置が固定される。次に、成型金型内に樹脂が注入され、ケース１の成型が行われるとともに、ケース１に対する制御用配線パターン４ａ，４ｂおよび端子５ａのインサート成型が行われる。このように、成型時にタイバー部４ｃ，５ｂを成型金型で固定することで、成型時の樹脂流動に起因する制御用配線パターン４ａ，４ｂおよび端子５ａの位置ズレおよび樹脂バリの発生などにより、ケース１の歩留りが悪化することを抑制できる。成型後、タイバー部４ｃ，５ｂがカットされることで、図２に示すケース１の形状となる。

なお、図３に示すように、タイバー部４ｃで２つの制御用配線パターン４ａ，４ｂを接続しておくことで、成型時に成型金型にセットする部品点数が減り、成型プロセスのサイクルを向上させることができる。また、タイバー部４ｃ，５ｂは、１つのケース１に対し一括でカットする手法を用いることにより、タイバーカット作業のタクトは従来のケースと変わらないため、半導体装置の製造コストの上昇を抑制できる。

次に、回路パターン１２について、前提技術に係る半導体装置の回路パターン１１２と比較しながら説明する。図４は、回路パターン１２の平面図である。図１２は、前提技術に係る半導体装置の平面図であり、図１３は、前提技術に係る半導体装置の回路パターン１１２の平面図である。なお、図４と図１３において、外側の線は、回路パターン１２，１１２の領域を表す仮想的な線である。

図１２と図１３に示すように、前提技術では、制御用配線パターンを含む回路パターン１１２は全てベース板の絶縁層上に設けられているため、回路パターン１１２の引き回しが必要となり、回路パターン１１２における複数の半導体チップ１１が接続される部分は複雑な形状となっていた。

これに対して実施の形態１では、図１と図４に示すように、回路パターン１１２の一部である制御用配線パターンを制御用配線パターン４ａ，４ｂとしてケース１に設けたため、回路パターン１２が簡略化された。すなわち、回路パターン１２における複数の半導体チップ１１が接続される部分は直線形状に形成されている。

また、図１４に示すように、前提技術では、回路パターン１１２にチップ型のサーミスタ１１６が配置されていたため、サーミスタ１１６の接続に際し回路パターン１１２における２つの領域が必要であった。しかし、図５に示すように、実施の形態１では、片面実装型のサーミスタ１６が配置されたため、サーミスタ１６の接続に際し回路パターン１２における１つの領域のみでよい。図５は、回路パターン１２に片面実装型のサーミスタ１６を配置した状態を示す平面図である。図１４は、回路パターン１１２にチップ型のサーミスタ１１６を配置した状態を示す平面図である。

以上のように、実施の形態１に係る半導体装置は、上面に絶縁層１３を有するベース板１４と、ベース板１４の絶縁層１３上に設けられる回路パターン１２と、回路パターン１２上に搭載される少なくとも１つの半導体チップ１１と、半導体チップ１１を囲繞するケース１と、半導体チップ１１を制御するために、ワイヤにより半導体チップ１１に接続される少なくとも１つの制御用配線パターン４ａ，４ｂとを備え、制御用配線パターン４ａ，４ｂはケース１に設けられる。

したがって、絶縁層１３上の回路パターン１１２に含まれていた制御用配線パターン４ａ，４ｂがケース１に設けられるため、回路パターン１２を簡略化することができる。これにより、回路パターン１２の電流密度が低下するため、通電時の回路パターン１２自体の発熱と内部インダクタンスを抑制できる。また、回路パターン１２を簡略化することで、前提技術における回路パターン１１２よりも半導体チップ１１の発熱を回路パターン１２内で拡散することができるため、半導体装置の放熱特性を向上させることができる。以上より、半導体装置の電気特性の向上を図ることができる。

回路パターン１２を簡略化することで、回路パターン１２が設けられる、比較的高価な絶縁層１３の面積を縮小することが可能となるため、半導体装置の製造コストを削減することができる。

制御用配線パターン４ａ，４ｂはケース１に設けられるため、例えば、制御用配線パターン４ａ，４ｂにタイバー部４ｃを設けて、制御用配線パターン４ａ，４ｂの位置ズレなどの問題が発生しないようにすることで、半導体装置の生産安定性を向上させることができる。

半導体装置の製造方法は、制御用配線パターン４ａ，４ｂを成型金型にセットする工程（ａ）を備え、工程（ａ）において、制御用配線パターン４ａ，４ｂが有するタイバー部４ｃを成型金型に固定することで、制御用配線パターン４ａ，４ｂの位置を固定し、成型金型内に樹脂を注入し、ケース１を成型するとともに、ケース１に対する制御用配線パターン４ａ，４ｂのインサート成型を行う工程（ｂ）と、インサート成型後、タイバー部４ｃをカットする工程（ｃ）とを備えた。

したがって、成型時にタイバー部４ｃを成型金型で固定することで、制御用配線パターン４ａ，４ｂの位置ズレおよび樹脂バリの発生を抑制できる。これにより、ケース１の歩留りが向上しケース１を安定して生産することができ、ひいては、半導体装置の生産安定性を向上させることができる。

工程（ａ）において、タイバー部４ｃは、複数の制御用配線パターン４ａ，４ｂを接続するため、成型時に金型にセットする部品点数が減り、成型プロセスのサイクルを向上できる。また、タイバー部４ｃは、１つのケース１に対し一括でカットする手法を用いることにより、タイバーカット作業のタクトは従来のケースと変わらないため、製造コストの上昇を抑制できる。

回路パターン１２は、制御用配線パターン４ａ，４ｂを含まず、回路パターン１２における複数の半導体チップ１１が接続される部分は、直線形状に形成される。

したがって、ウェットエッチングプロセスでの回路パターン１２の加工精度は、回路パターン１２が厚くなるほど悪化するが、回路パターン１２が簡略化されることで回路パターン１２の加工精度の悪化の影響が軽減される。さらに、回路パターン１２が簡略化されることで、半導体チップ１１の発熱に対し回路パターン１２上で熱を拡散させることができるため、回路パターン１２の放熱特性を向上させることができる。

ベース板１４の厚みは、ケース１の側壁部２の厚みよりも薄く形成されるため、ベース板１４の部材コストを削減することができる。上記のように、回路パターン１２を厚くすることで、放熱特性を犠牲にすることなく部材コストの削減効果が得られる。

半導体装置は、回路パターン１２に接続される片面実装型のサーミスタ１６をさらに備えた。したがって、サーミスタ１６の接続に際し回路パターン１２における１つの領域のみでよいため、回路パターン１２を簡略化した効果を高めることができる。

＜実施の形態２＞
次に、実施の形態２に係る半導体装置について説明する。図６は、実施の形態２に係る半導体装置の平面図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。

図６に示すように、実施の形態２では、制御用配線パターン４ａ，４ｂに代えて制御用配線パターン４ｄがケース１Ａに設けられている。制御用配線パターン４ｄは、ケース１Ａの成型時にケース１Ａにインサート成型されるのではなく、モジュール組立におけるベース板１４とケース１Ａとの接着工程において、接着材により固定される。このように、既存のモジュール組立プロセス上で対応できるため、組立工程を追加する必要がない。

また、インサート成型でケースに制御用配線パターンを設ける場合、制御用配線パターンおよびタイバー部となる多くの金属板が使用されるが、ワイヤを配線する箇所にのみ金属板があればよいため、図６に示すように、ケース１Ａに制御用配線パターン４ｄを接着材で固定して、制御用配線パターン４ｄと半導体チップ１１とをワイヤで接続することで必要な機能を果たすことができる。そのため、制御用配線パターン４ｄに使用される金属板の使用量を最小限に抑えることができる。

以上のように、実施の形態２に係る半導体装置では、制御用配線パターン４ｄは、接着材によりケース１Ａに固定されるため、実施の形態１の場合と同様に、半導体装置の電気特性の向上、および半導体装置の製造コストの削減を図ることができる。

制御用配線パターン４ｄは、インサート成型を用いることなくケース１Ａに固定されるため、樹脂流動による制御用配線パターン４ｄの位置ズレなどの問題が発生しない。これにより、半導体装置の生産安定性を向上させることができる。

また、御用配線パターン４ｄは、接着材によりケース１Ａに固定されるため、制御用配線パターン４ｄに使用される金属板を最小限に抑えることができる。これにより、ケース１Ａの製造コストの上昇をさらに抑制できる。

制御用配線パターン４ｄに使用される金属板を最小限に抑えて制御用配線パターン４ｄを簡略化することで、種々の回路パターン１２に対応することが可能となるため、ケース１Ａの共用化を図ることが可能となる。

モジュール組立におけるベース板１４とケース１Ａとの接着工程において、制御用配線パターン４ｄは接着材により固定されるため、既存のモジュール組立プロセス上で対応できることから、組立工程を追加する必要がない。

または、アウトサートケース構造を用いて、成型後のケース１Ａに制御用配線パターンとして使用される金属板を嵌め込んでもよい。より具体的には、ケース１Ａは、配線パターンを嵌め込み可能な凹部をさらに備え、制御用配線パターンは凹部に嵌め込まれることでケース１Ａに固定される。これにより、半導体装置の電気特性の向上、および半導体装置の製造コストの削減を図ることができる。さらに、半導体装置の生産安定性を向上させることができる。種々の制御用配線パターンに対応することが可能となるため、ケース１Ａの共用化を図ることが可能となる。

＜実施の形態３＞
次に、実施の形態３に係る半導体装置について説明する。図７は、実施の形態３に係る半導体装置において半導体チップ１１を搭載する前の状態を示す斜視図である。なお、実施の形態３において、実施の形態１，２で説明したものと同一の構成要素については同一符号を付して説明は省略する。

図７に示すように、実施の形態３に係る半導体装置は、主電極端子３と半導体チップ１１の主電極とをワイヤを介して接続する主電極配線６，７をさらに備え、主電極配線６，７はケース１Ｂに設けられている。

より具体的には、主電極配線６，７は、ケース１Ｂの前後方向中央部において、ケース１Ｂの左右方向に延びるように前後に隣接して設けられている。主電極配線６の右端は、右側の主電極端子３に接続され、左端は開放されている。主電極配線７の左端は、左側の主電極端子３に接続され、右端は開放されている。主電極配線６，７は、回路パターンの一部である主電極配線を別の配線としてケース１Ｂに設けたものであり、例えば、ケース１Ｂにインサート成型されている。そのため、回路パターン１２は主電極配線を含んでいない。主電極配線６，７は、ワイヤにより半導体チップ１１または回路パターン１２に接続される。

以上のように、実施の形態３に係る半導体装置は、主電極端子３と、主電極端子３と半導体チップ１１の主電極とをワイヤを介して接続する主電極配線６，７をさらに備え、主電極配線６，７はケース１Ｂに設けられる。一般的に、ケースに使用される電極の厚みは絶縁層上の回路パターンの厚みよりも厚いため、電流密度が低下し、主電極端子３の発熱および内部インピーダンスを抑制できる。また、回路パターンの一部である主電極配線を別の配線としてケース１Ｂに設けることで、回路パターン１２をさらに簡略化できるため、回路パターン１２の放熱特性がさらに向上する。

＜実施の形態４＞
次に、実施の形態４に係る半導体装置について説明する。図８は、実施の形態４に係る半導体装置の平面図であり、図９は、半導体装置において半導体チップ１１を搭載する前の状態を示す平面図である。なお、実施の形態４において、実施の形態１〜３で説明したものと同一の構成要素については同一符号を付して説明は省略する。

図８と図９に示すように、実施の形態４に係る半導体装置はケース１Ｃを備え、ケース１Ｃは、主電極配線６Ａ，７Ａを備えている。主電極配線６Ａは、第１方向としての左右方向に延びる第１主電極配線部６ａと、第１主電極配線部６ａと交差する方向である第２方向としての前後方向に延びる第２主電極配線部６ｂとを備えている。また、主電極配線７Ａは、第１方向としての左右方向に延びる第１主電極配線部７ａと、第１主電極配線部７ａと交差する方向である第２方向としての前後方向に延びる第２主電極配線部７ｂとを備えている。第２主電極配線部６ｂ，７ｂは、左右方向に所定間隔をあけて５つずつ設けられている。

主電極配線６Ａ，７Ａは、回路パターンの一部である主電極配線を別の配線としてケース１Ｂに設けたものであり、例えば、ケース１Ｃにインサート成型されている。そのため、回路パターン１２は主電極配線を含んでいない。主電極配線６Ａ，７Ａは、ワイヤにより半導体チップ１１または回路パターン１２に接続されている。左右方向に所定の間隔をあけて配置される半導体チップ１１の間に、第２主電極配線部６ｂ，７ｂが配置されるため、実施の形態３の場合と比べて、半導体チップ１１と第２主電極配線部６ｂ，７ｂとを短いワイヤで接続することができる。

なお、図８と図９では、第２主電極配線部６ｂ，７ｂは５つずつ設けられているが、これに限定されることなく、１つ以上であればよい。

以上のように、実施の形態４に係る半導体装置では、主電極配線６Ａ，７Ａは、左右方向に延びる第１主電極配線部６ａ，７ａと、第１主電極配線部６ａ，７ａと交差する方向である前後方向に延びる第２主電極配線部６ｂ，７ｂとを備える。したがって、実施の形態３の場合と比べて、半導体チップ１１と第２主電極配線部６ｂ，７ｂとを短いワイヤで接続することができるため、半導体チップ１１と第２主電極配線部６ｂ，７ｂとの間のワイヤの発熱および内部インダクタンスを抑制できる。

＜実施の形態５＞
次に、実施の形態５に係る半導体装置について説明する。図１０は、実施の形態５に係る半導体装置の断面図である。なお、実施の形態５において、実施の形態１〜４で説明したものと同一の構成要素については同一符号を付して説明は省略する。

図１０に示すように、実施の形態５では、ケース１Ｄは、ベース板１４の上方からベース板１４を押える押さえ部８を備えている。ケース１Ｄの周縁部２ａにおける左右方向の一部は、周縁部２ａにおける対向する側と一体的に形成されている。２つの押さえ部８は、周縁部２ａにおける一体的に形成された部分から下方に突出し、２つの押さえ部８の下端が回路パターン１２の上面に当接可能に形成されている。なお、図１０では、図面を見やすくするためにワイヤが省略されている。

ベース板１４の線膨張係数と、ベース板１４に積層される絶縁層１３との線膨張係数の違いから、高温で半導体チップ１１が回路パターン１２にはんだ付けされた後、ベース板１４に反りが生じる。半導体チップ１１のはんだ付け後にケース付けをする際、ベース板１４の反りを押さえ部８で押えることで、反りを抑制できる。また、半導体装置の使用時には、ベース板１４の温度振幅に合わせてベース板１４の反りも振幅することで、グリスのポンピングアウトが生じるため、放熱特性の劣化が懸念されるが、この反りも抑制可能となる。半導体装置の使用時において、ケース１Ｄの温度振幅が他の部材の温度振幅に比べて小さいことも反りを抑制する際の精度に寄与する。

また、図１１に示すように、押さえ部８は、ケース１Ｄに設けられた主電極配線６，７の下面に設けることも可能である。図１１は、実施の形態５の変形例に係る半導体装置において半導体チップ１１を搭載する前の状態を示す斜視断面図である。

以上のように、実施の形態５および変形例に係る半導体装置では、ケース１Ｄは、ベース板１４の上方からベース板１４を押える押さえ部８を備えるため、半導体装置の使用時における変形量が小さいケース１Ｄの押さえ部８でベース板１４を押えることで、ベース板１４の反りの変化を抑制できる。さらに、ベース板１４の厚みが、ケース１Ｄの側壁部２の厚みよりも薄く形成された場合、ベース板１４の剛性が低下するため、ベース板１４の反りの制御性を向上させることが可能となる。

また、回路パターン１２に、押さえ部８が挿通可能なスリットが形成され、押さえ部８は、当該スリットを介してベース板１４を押えることも可能である。この場合、ベース板１４の曲げ剛性が低下するため、ベース板１４の反りの制御性をさらに向上させることが可能となる。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１，１Ａ，１Ｂ，１Ｃ，１Ｄ ケース、２ 側壁部、３ 主電極端子、４ａ，４ｂ，４ｄ 制御用配線パターン、４ｃ タイバー部、６，６Ａ，７，７Ａ 主電極配線、６ａ，７ａ 第１主電極配線部、６ｂ，７ｂ 第２主電極配線部、８ 押さえ部、１１ 半導体チップ、１２ 回路パターン、１３ 絶縁層、１４ ベース板、１６ サーミスタ。

Claims (12)

1. 上面に絶縁層を有するベース板と、
   前記ベース板の前記絶縁層上に設けられる回路パターンと、
   前記回路パターン上に搭載される少なくとも１つの半導体チップと、
   前記半導体チップを囲繞するケースと、
   前記半導体チップを制御するために、ワイヤにより前記半導体チップに接続される少なくとも１つの制御用配線パターンと、
   を備え、
   前記制御用配線パターンは前記ケースに設けられる、半導体装置。
2. 前記制御用配線パターンは、接着材により前記ケースに固定される、請求項１記載の半導体装置。
3. 前記回路パターンは、前記制御用配線パターンを含まず、
   前記回路パターンにおける複数の前記半導体チップが接続される部分は、直線形状に形成される、請求項１記載の半導体装置。
4. 前記ベース板の厚みは、前記ケースの側壁部の厚みよりも薄く形成される、請求項３記載の半導体装置。
5. 前記ケースは、前記ベース板の上方から前記ベース板を押える押さえ部を備える、請求項４記載の半導体装置。
6. 前記押さえ部は、前記回路パターンに形成されるスリットを介して前記ベース板を押える、請求項５記載の半導体装置。
7. 前記ケースは、前記制御用配線パターンを嵌め込み可能な凹部をさらに備え、
   前記制御用配線パターンは前記凹部に嵌め込まれることで前記ケースに固定される、請求項１記載の半導体装置。
8. 主電極端子と、
   前記主電極端子と前記半導体チップの主電極とをワイヤを介して接続する主電極配線をさらに備え、
   前記主電極配線は前記ケースに設けられる、請求項１記載の半導体装置。
9. 前記主電極配線は、第１方向に延びる第１主電極配線部と、前記第１主電極配線部と交差する方向である第２方向に延びる第２主電極配線部とを備える、請求項８記載の半導体装置。
10. 前記回路パターンに接続される片面実装型のサーミスタをさらに備える、請求項１記載の半導体装置。
11. 請求項１記載の半導体装置を製造する製造方法であって、
    （ａ）前記制御用配線パターンを成型金型にセットする工程を備え、
    前記工程（ａ）において、前記制御用配線パターンが有するタイバー部を前記成型金型に固定することで、前記制御用配線パターンの位置を固定し、
    （ｂ）前記成型金型内に樹脂を注入し、前記ケースを成型するとともに、前記ケースに対する前記制御用配線パターンのインサート成型を行う工程と、
    （ｃ）前記インサート成型後、前記タイバー部をカットする工程と、
    を備える、半導体装置の製造方法。
12. 前記工程（ａ）において、前記タイバー部は複数の前記制御用配線パターンを接続する、請求項１１記載の半導体装置の製造方法。

Images