JP2007329387A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007329387A JP2007329387A JP2006160913A JP2006160913A JP2007329387A JP 2007329387 A JP2007329387 A JP 2007329387A JP 2006160913 A JP2006160913 A JP 2006160913A JP 2006160913 A JP2006160913 A JP 2006160913A JP 2007329387 A JP2007329387 A JP 2007329387A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- semiconductor device
- insulating
- insulating layer
- conductive pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
【解決手段】放熱板6の上に第1絶縁基板1が設けられ、その上に半導体素子2が設けられている。第1絶縁基板1および半導体素子2を覆うように、絶縁性樹脂ケース8が設けられている。第2絶縁基板3が第1絶縁基板1と離間して、絶縁性樹脂ケース8の内側に取り付けられている。第2絶縁基板3の上には、ゲートバランス抵抗として機能する抵抗素子4が、半田付けにより固定されている。このように抵抗素子4を搭載した第2絶縁基板3を、半導体素子2を搭載した第1絶縁基板1と離間させ、絶縁性樹脂ケース8側に取り付けるようにした。上記構成により、半導体素子2の動作時に、半導体素子2で発生する熱が抵抗素子4に伝わることを抑制し、抵抗素子4の半田剥がれを防止できる。
【選択図】図1
Description
本実施の形態1に係る半導体装置について説明する。図1(a)は、本実施の形態1に係る半導体装置9の平面図であり、図1(b)は、図1(a)のA方向から見た半導体装置9の側面図である。この半導体装置9は、銅やアルミニウムなどの金属からなる放熱板6を備え、放熱板6上には第1絶縁基板1が設けられている。第1絶縁基板1は、第1絶縁層1a、第1導電パターン1bおよび第1裏面パターン1cを有している。第1絶縁層1aの上面に第1導電パターン1bが設けられ、下面に第1裏面パターン1cが設けられている。そして第1絶縁層1aは、例えばAlN(窒化アルミニウム)などのセラミックからなり、これに接合される第1導電パターン1bと第1裏面パターン1cは銅や銅合金により形成されている。
本実施の形態2に係る半導体装置について説明する。ここでは、実施の形態1と異なる点を中心に説明する。
本実施の形態3に係る半導体装置について説明する。ここでは、実施の形態1、2と異なる点を中心に説明する。
本実施の形態4に係る半導体装置について説明する。ここでは、実施の形態1〜3と異なる点を中心に説明する。
本実施の形態4に係る半導体装置について説明する。ここでは、実施の形態1〜4と異なる点を中心に説明する。
Claims (6)
- 放熱板と、
前記放熱板上で、前記放熱板と接触して設けられた第1絶縁基板と、
前記第1絶縁基板上に設けられた半導体素子と、
前記放熱板上に設けられ、前記第1絶縁基板および前記半導体素子を囲む絶縁性樹脂ケースと、
前記放熱板上方で、前記放熱板および前記第1絶縁基板と離間して前記絶縁性樹脂ケースの内側に取り付けられた第2絶縁基板と、
前記第2絶縁基板上に半田付けにより固定された抵抗素子と、
前記半導体素子と前記抵抗素子とを電気的に接続するワイヤと、
を備えたことを特徴とする半導体装置。 - 前記第1絶縁基板は、第1絶縁層と、前記第1絶縁層の上面に設けられた第1導電パターンとを有し、
前記第1導電パターンは前記半導体素子と電気的に接続され、
前記第2絶縁基板は、第2絶縁層と、前記第2絶縁層の上面に設けられた第2導電パターンとを有し、
前記第2導電パターンは前記抵抗素子と前記半田付けにより電気的に接続されていることを特徴とする請求項1に記載の半導体装置。 - 前記第2絶縁基板の前記第2絶縁層の厚さは、前記第1絶縁基板の前記第1絶縁層の厚さよりも薄いことを特徴とする請求項2に記載の半導体装置。
- 前記第1導電パターンから前記第1絶縁層の外周に至る最短距離が第1沿面距離であり、
前記第2導電パターンから前記第2絶縁層の外周に至る最短距離が第2沿面距離であるとき、
前記第2沿面距離は、前記第1沿面距離よりも短いことを特徴とする請求項2又は3に記載の半導体装置。 - 前記第2絶縁基板は、更に前記第2絶縁層の下面に設けられた裏面パターンを有することを特徴とする請求項2〜4の何れかに記載の半導体装置。
- 前記第2絶縁基板の前記第2絶縁層は、ガラスエポキシ樹脂からなることを特徴とする請求項2〜5の何れかに記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006160913A JP2007329387A (ja) | 2006-06-09 | 2006-06-09 | 半導体装置 |
US11/538,232 US7405448B2 (en) | 2006-06-09 | 2006-10-03 | Semiconductor device having a resistance for equalizing the current distribution |
CNB200610143662XA CN100514634C (zh) | 2006-06-09 | 2006-10-31 | 半导体装置 |
DE102007001191A DE102007001191B4 (de) | 2006-06-09 | 2007-01-05 | Halbleitervorrichtung mit einem Widerstand zum Abgleichen der Stromverteilung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006160913A JP2007329387A (ja) | 2006-06-09 | 2006-06-09 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007329387A true JP2007329387A (ja) | 2007-12-20 |
Family
ID=38663901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006160913A Pending JP2007329387A (ja) | 2006-06-09 | 2006-06-09 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7405448B2 (ja) |
JP (1) | JP2007329387A (ja) |
CN (1) | CN100514634C (ja) |
DE (1) | DE102007001191B4 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016121456A1 (ja) * | 2015-01-30 | 2016-08-04 | 三菱電機株式会社 | 半導体装置 |
JP2018082069A (ja) * | 2016-11-17 | 2018-05-24 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5542399B2 (ja) * | 2009-09-30 | 2014-07-09 | 株式会社日立製作所 | 絶縁回路基板およびそれを用いたパワー半導体装置、又はインバータモジュール |
JP5768664B2 (ja) * | 2011-11-02 | 2015-08-26 | 富士電機株式会社 | 半導体装置組立方法および半導体装置組立治具 |
DE202015104797U1 (de) | 2015-09-10 | 2016-12-14 | Turck Holding Gmbh | LED-Modul |
CN107910324A (zh) * | 2017-10-13 | 2018-04-13 | 天津大学 | 一种基于纳米银焊膏双面互连碳化硅mos器件的模块化封装方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05304248A (ja) * | 1991-12-10 | 1993-11-16 | Fuji Electric Co Ltd | 半導体装置 |
JPH06283638A (ja) * | 1993-03-25 | 1994-10-07 | Sanyo Electric Co Ltd | 混成集積回路 |
JPH09102578A (ja) * | 1995-10-09 | 1997-04-15 | Hitachi Ltd | 半導体装置 |
JPH09172140A (ja) * | 1995-12-21 | 1997-06-30 | Mitsubishi Electric Corp | 半導体装置 |
JPH1174433A (ja) * | 1997-06-30 | 1999-03-16 | Toshiba Corp | 半導体装置 |
JP2001185679A (ja) * | 1999-12-27 | 2001-07-06 | Mitsubishi Electric Corp | 半導体スイッチ装置 |
JP2002231883A (ja) * | 2001-01-31 | 2002-08-16 | Hitachi Ltd | パワー半導体モジュールおよびそれを用いた電力変換装置 |
WO2002082541A1 (fr) * | 2001-04-02 | 2002-10-17 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semi-conducteur a puissance |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3157362B2 (ja) | 1993-09-03 | 2001-04-16 | 株式会社東芝 | 半導体装置 |
JPH07161925A (ja) | 1993-12-09 | 1995-06-23 | Mitsubishi Electric Corp | パワーモジュール |
TW408453B (en) * | 1997-12-08 | 2000-10-11 | Toshiba Kk | Package for semiconductor power device and method for assembling the same |
JP3445511B2 (ja) * | 1998-12-10 | 2003-09-08 | 株式会社東芝 | 絶縁基板、その製造方法およびそれを用いた半導体装置 |
US6215681B1 (en) * | 1999-11-09 | 2001-04-10 | Agile Systems Inc. | Bus bar heat sink |
JP3676719B2 (ja) * | 2001-10-09 | 2005-07-27 | 株式会社日立製作所 | 水冷インバータ |
JP4270095B2 (ja) * | 2004-01-14 | 2009-05-27 | 株式会社デンソー | 電子装置 |
-
2006
- 2006-06-09 JP JP2006160913A patent/JP2007329387A/ja active Pending
- 2006-10-03 US US11/538,232 patent/US7405448B2/en not_active Expired - Fee Related
- 2006-10-31 CN CNB200610143662XA patent/CN100514634C/zh not_active Expired - Fee Related
-
2007
- 2007-01-05 DE DE102007001191A patent/DE102007001191B4/de not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05304248A (ja) * | 1991-12-10 | 1993-11-16 | Fuji Electric Co Ltd | 半導体装置 |
JPH06283638A (ja) * | 1993-03-25 | 1994-10-07 | Sanyo Electric Co Ltd | 混成集積回路 |
JPH09102578A (ja) * | 1995-10-09 | 1997-04-15 | Hitachi Ltd | 半導体装置 |
JPH09172140A (ja) * | 1995-12-21 | 1997-06-30 | Mitsubishi Electric Corp | 半導体装置 |
JPH1174433A (ja) * | 1997-06-30 | 1999-03-16 | Toshiba Corp | 半導体装置 |
JP2001185679A (ja) * | 1999-12-27 | 2001-07-06 | Mitsubishi Electric Corp | 半導体スイッチ装置 |
JP2002231883A (ja) * | 2001-01-31 | 2002-08-16 | Hitachi Ltd | パワー半導体モジュールおよびそれを用いた電力変換装置 |
WO2002082541A1 (fr) * | 2001-04-02 | 2002-10-17 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semi-conducteur a puissance |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016121456A1 (ja) * | 2015-01-30 | 2016-08-04 | 三菱電機株式会社 | 半導体装置 |
JP6054009B1 (ja) * | 2015-01-30 | 2016-12-27 | 三菱電機株式会社 | 半導体装置 |
JP2018082069A (ja) * | 2016-11-17 | 2018-05-24 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7405448B2 (en) | 2008-07-29 |
CN101086984A (zh) | 2007-12-12 |
DE102007001191A1 (de) | 2007-12-13 |
DE102007001191B4 (de) | 2010-09-09 |
CN100514634C (zh) | 2009-07-15 |
US20070284745A1 (en) | 2007-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4640345B2 (ja) | 電力用半導体装置 | |
JP6233507B2 (ja) | パワー半導体モジュールおよび複合モジュール | |
US9171773B2 (en) | Semiconductor device | |
US20150092380A1 (en) | Semiconductor Module Comprising Printed Circuit Board and Method for Producing a Semiconductor Module Comprising a Printed Circuit Board | |
JP5212417B2 (ja) | パワー半導体モジュール | |
JP2007311441A (ja) | パワー半導体モジュール | |
JP2013219267A (ja) | パワーモジュール | |
JP2007234690A (ja) | パワー半導体モジュール | |
WO2012026418A1 (ja) | 半導体装置 | |
US9728484B2 (en) | Power module package and method for manufacturing the same | |
JP2007012831A (ja) | パワー半導体装置 | |
JPWO2014097798A1 (ja) | 半導体装置 | |
JP6305176B2 (ja) | 半導体装置及び製造方法 | |
US20150223316A1 (en) | Electric power semiconductor device | |
JP2007329387A (ja) | 半導体装置 | |
JP4349364B2 (ja) | 半導体装置 | |
JP4967701B2 (ja) | 電力半導体装置 | |
JP2017017109A (ja) | 半導体装置 | |
US11942449B2 (en) | Semiconductor arrangement and method for producing the same | |
US9271397B2 (en) | Circuit device | |
JP2007096311A (ja) | 過電流防護装置を備えたパワー半導体モジュール | |
JP5429413B2 (ja) | 半導体装置 | |
JP5195828B2 (ja) | 半導体装置 | |
JP7156155B2 (ja) | 半導体モジュール | |
CN111354709B (zh) | 半导体装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121113 |