CN100514634C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN100514634C
CN100514634C CNB200610143662XA CN200610143662A CN100514634C CN 100514634 C CN100514634 C CN 100514634C CN B200610143662X A CNB200610143662X A CN B200610143662XA CN 200610143662 A CN200610143662 A CN 200610143662A CN 100514634 C CN100514634 C CN 100514634C
Authority
CN
China
Prior art keywords
dielectric substrate
semiconductor device
insulating barrier
conductive pattern
resistive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200610143662XA
Other languages
English (en)
Other versions
CN101086984A (zh
Inventor
古贺万寿夫
沟尻彻夫
林田幸昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101086984A publication Critical patent/CN101086984A/zh
Application granted granted Critical
Publication of CN100514634C publication Critical patent/CN100514634C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

在散热片(6)上设置第一绝缘衬底(1)，其上设有半导体元件(2)。设置绝缘性树脂外壳(8)来覆盖第一绝缘衬底(1)及半导体元件(2)，第二绝缘衬底(3)与第一绝缘衬底(1)相离而安装于绝缘性树脂外壳(8)内侧。在第二绝缘衬底(3)上，通过焊接来固定作为栅平衡电阻起作用的电阻元件(4)。这样使搭载电阻元件(4)的第二绝缘衬底(3)与搭载半导体元件(2)的第一绝缘衬底(1)相离而安装到绝缘性树脂外壳(8)侧。由上述结构，抑制在半导体元件(2)工作时半导体元件(2)发生的热传递到电阻元件(4)，并可防止电阻元件(4)的焊料剥离。从而防止在半导体元件工作时发生的栅平衡电阻部的断开不良，并确保高可靠性。

Description

半导体装置
技术领域
本发明涉及半导体装置，尤其涉及搭载了对半导体元件的电流分布均等用电阻的半导体装置。
背景技术
用于电力铁路的变换器/转换器等的半导体装置需要数百～数千安的额定电流。因此，通常有数个～数十个半导体元件在半导体装置内并联连接。
在上述半导体装置中，绝缘衬底上设有多个半导体元件。在上述绝缘衬底上，各半导体元件附近配置称为栅平衡电阻的电阻。该电阻使到各半导体元件的电流分布均匀，与半导体元件同样通过焊接固定到绝缘衬底上。(例如参照专利文献：日本特开2001-185679号公报)
发明内容
在上述半导体元件动作时产生热循环。因此，进行焊接的部分发生源自各构成部件的线膨胀率差的热应力，逐渐在焊料中产生龟裂。一旦在焊接上述栅平衡电阻的部分发生龟裂，就会存在电阻值上升，最后成为断开不良而发生耐压不良的问题。
本发明为解决上述问题构思而成，其目的在于提供防止在半导体元件动作时发生的栅平衡电阻部的断开不良并可确保高可靠性的半导体装置。
本发明的半导体装置，其特征在于具备：散热片；在所述散热片上，设成与所述散热片接触的第一绝缘衬底；设于所述第一绝缘衬底上的半导体元件；设于所述散热片上的包围所述第一绝缘衬底及所述半导体元件的绝缘性树脂外壳；在所述散热片上方，与所述散热片及所述第一绝缘衬底相离地安装于所述绝缘性树脂外壳内侧的第二绝缘衬底；在所述第二绝缘衬底上通过焊接来固定的电阻元件；以及将所述半导体元件与所述电阻元件电连接的导线。对于本发明的其它特征，将在下面详细说明。
依据本发明，能够得到防止在半导体元件动作时发生的栅平衡电阻部的断开不良并可确保高可靠性的半导体装置。
附图说明
图1是实施例1的半导体装置的平面图及剖视图。
图2是实施例1的半导体装置的电路图。
图3是实施例2的半导体装置的剖视图。
图4是实施例3的半导体装置的平面图。
图5是实施例4的半导体装置的剖视图。
图6是实施例4的半导体装置的剖视图。
(符号说明)
1第一绝缘衬底，1a第一绝缘层，1b第一导电图案，1c第一背面图案，2半导体元件，3第二绝缘衬底，3a第二绝缘层，3b第二导电图案，3c第二背面图案，4电阻元件，5导线，6散热片，7a～7c焊料，8绝缘性树脂外壳。
具体实施方式
以下，参照附图并说明本发明的实施例。还有，在各图中相同或相当的部分采用同一符号，且简化或省略其说明。
实施例1
以下，就本实施例1的半导体装置进行说明。图1(a)是本实施例1的半导体装置9的平面图，图1(b)是从图1(a)的A方向看的半导体装置9的侧视图。该半导体装置9具备由铜或铝等金属构成的散热片6，在散热片6上设有第一绝缘衬底1。第一绝缘衬底1设有第一绝缘层1a、第一导电图案1b及第一背面图案1c。在第一绝缘层1a上表面设有第一导电图案1b，在下表面设有第一背面图案1c。第一绝缘层1a例如用AlN(氮化铝)等的陶瓷构成，与它连接的第一导电图案1b和第一背面图案1c用铜或铜合金形成。
第一背面图案1c通过焊料7a固定在散热片6上表面。这样，第一绝缘衬底1设于散热片6上。在第一导电图案1b之上，例如设有IGBT或功率MOSFET等半导体元件2。第一导电图案1b和半导体元件2通过焊料7b电连接。从而，在第一绝缘衬底1上设置半导体元件2。
绝缘性树脂外壳8固定于散热片6，包围(围绕)散热片6及搭载半导体元件2的第一绝缘衬底1。另外，在该绝缘性树脂外壳8设有嵌入形成(成形)的主端子10或控制端子11，通过从主端子10或控制端子11向外壳内延伸的引线部(未图示)，与绝缘衬底上的导电图案等构成电连接。
而且，在绝缘性树脂外壳8内部侧面设有突出部8a，其上，安装了第二绝缘衬底3。即，在散热片6上方，第二绝缘衬底3与散热片6及第一绝缘衬底1相离而安装于绝缘性树脂外壳8内侧。
第二绝缘衬底3设有第二绝缘层3a、第二导电图案3b及第二背面图案3c。在第二绝缘层3a上表面设有第二等电图案3b，在下表面设有第二背面图案3c。与第一绝缘衬底1同样，第二绝缘衬底3中的第二绝缘层3a例如用AlN等的陶瓷构成，与它连接的第二导电图案3b和第二背面图案3c用铜或铜合金形成。
第二导电图案3b设有多个，并以跨过它们相邻的图案之间的上面的方式设置电阻元件4。第二导电图案3b和电阻元件4用焊料7c连接。即，第二导电图案3b与电阻元件4通过焊接来电连接。这样，具有预定电阻值的电阻元件4在第二绝缘衬底3上通过焊接来固定。
另外，第二背面图案3c在突出部8a的上表面通过粘接剂等来固定。从而，第二绝缘衬底3安装于绝缘性树脂外壳8内侧。而且，半导体元件2和第二导电图案3b通过导线5来连接。从而，半导体元件2通过导线5、第二导电图案3b连接到电阻元件4。还有，第二绝缘衬底3对绝缘性外壳8的安装(固定)方法，使用粘接剂来进行第二背面图案3c与突出部8a的安装，但可在绝缘性树脂外壳8的突出部8a设置与第二绝缘衬底3扣合而固定的(嵌合)结构来进行。这种结构在绝缘性树脂外壳8成形阶段形成，且不必使用粘接剂，因此能够使制品价格更低。
各半导体元件2的动作，即IGBT或功率MOSFET等各开关元件的开关动作，通过输入各栅电极的导通/截止的控制(开关)信号来进行。这时，通过将连接到各半导体元件2的电阻元件4的电阻值设为预定值，能够调整流入各半导体元件的栅极电流。即，电阻元件4作为取得栅极电流的平衡用的栅平衡电阻起作用。
还有，虽然省略了详细说明，但半导体装置9为保护该绝缘衬底或半导体元件，在由绝缘性树脂外壳8包围的内部，填充覆盖包括第一绝缘衬底1、第二绝缘衬底3、半导体元件2及导线5等的硅凝胶，而且通过用环氧树脂填充其上部或者盖等方法来封装。另外，为方便理解本发明，在图2示出本发明的实施例的半导体装置9的电路图。
如以上说明，本实施例1的半导体装置9将第二绝缘衬底3即搭载了栅平衡电阻的绝缘衬底固定于绝缘性树脂外壳侧。通过上述结构，在使半导体元件2工作时产生的热几乎不会传递到电阻元件4。从而，与传统技术相比，可抑制将第二绝缘衬底3与电阻元件4连接的焊料7c上发生的龟裂。因而，可防止半导体元件工作时发生的栅平衡电阻部的断开不良且确保高可靠性。
另外，如上所述，电阻元件4通过焊接来固定于第二绝缘衬底3上。该焊接可通过热板的反射流焊接来实现。即，不需要烙铁的操作，因此可提高焊接的操作性。而且，可实现半导体装置质量的安定化。
依据本实施例1的半导体装置，可防止半导体元件工作时发生的栅平衡电阻部的断开不良且确保高可靠性。
实施例2
以下，就本实施例2的半导体装置进行说明。这里以与实施例1的不同点为中心进行说明。
在传统技术中，半导体元件2和电阻元件4设于同一绝缘衬底上。因此，在绝缘衬底需要数1000V的绝缘耐性。但是，在实施例1中，将搭载栅平衡电阻的绝缘衬底固定于绝缘性树脂外壳侧。因此，认为该绝缘衬底具有数10V的绝缘耐性就足够。因此，在本实施例2中，将搭载栅平衡电阻的绝缘衬底的绝缘层厚度构成为比搭载半导体元件的绝缘衬底的绝缘层厚度薄。
图3是本实施例2的半导体装置的第二绝缘衬底3及电阻元件4的侧视图。本实施例2中将第二绝缘衬底3的第二绝缘层3a的厚度t设为比第一绝缘衬底1的第一绝缘层1a的厚度薄。
例如，当第一绝缘层1a的厚度为约0.64mm时，将第二绝缘层3a的厚度设为约0.32mm，从而确保绝缘耐压且不会发生问题。即，第二绝缘层3a的厚度可比第一绝缘层1a的厚度约薄0.32mm，这意味着设为第一绝缘层1a的一半厚度。
从而，将第二绝缘衬底3的第二绝缘层3a的厚度设为比第一绝缘衬底1的第一绝缘层1a的厚度薄。其它结构与实施例1相同。通过上述结构，可廉价制作搭载电阻元件4的第二绝缘衬底3。
依据本实施例2的半导体装置，除了实施例1的效果外，还可廉价制作搭载电阻元件的绝缘衬底，可减少成本。
实施例3
以下，就本实施例3的半导体装置进行说明。这里以与实施例1、2的不同点为中心进行说明。
在图4(a)、(b)分别示出本实施例3的半导体装置的第一绝缘衬底1、第二绝缘衬底3的平面图。在图4(a)中，将沿着从第一导电图案1b的外周到第一绝缘层1a的外周为止的第一绝缘层1a的表面的最短距离，即从第一导电图案1b到第一绝缘层1a的外周的沿面距离设为D1。另外，图4(b)中，将从第二导电图案3b的外周到第二绝缘层3a的外周为止的第二绝缘层3a的表面的最短距离，即从第二导电图案3b到第二绝缘层3a的外周的沿面距离设为D2。
这时，本实施例3中使上述沿面距离D2短于上述沿面距离D1。例如将D1设为2mm，将D2设为0.5mm。其它结构与实施例1、2相同。
在本实施例3中也与实施例1、2同样，使搭载栅平衡电阻的绝缘衬底固定于绝缘性树脂外壳侧。因此，认为该绝缘衬底具有数10V的绝缘耐性就足够。因而，可将上述沿面距离D2设成比沿面距离D1短。从而，可进一步廉价制作搭载电阻元件4的第二绝缘衬底3，可减少成本。
依据本实施例3的半导体装置，除了实施例1、2的效果外，可进一步廉价制作搭载电阻元件的绝缘衬底，可减少成本。
实施例4
以下，就本实施例4的半导体装置进行说明。这里以与实施例1～3的不同点为中心进行说明。
在图5示出本实施例4的半导体装置的第二绝缘衬底3的剖视图。在实施例1～3中，在第二绝缘层3a的下表面设有第二背面图案3c，它固定于突出部8a(参照图1(b))。与之相比，在本实施例4中，如图5所示，采用在第二绝缘层3a的下表面不设第二背面图案3c的结构。
在图6示出采用这种第二绝缘衬底的半导体装置。即，在本实施例4中，第二绝缘层3a直接与绝缘性树脂外壳8(突出部8a的上表面)用粘接剂等来固定，从而第二绝缘衬底3安装于绝缘性树脂外壳8内侧。
通过采用上述结构，不需要第二绝缘衬底3的背面图案，可进一步廉价制作搭载电阻元件4的第二绝缘衬底3，可减少成本。
依据本实施例4的半导体装置，除了实施例1～3所示的效果外，可进一步廉价制作搭载电阻元件的绝缘衬底，可减少成本。还有，在第二绝缘衬底3设有第二背面图案3c时，可抑制伴随半导体元件2的开关动作而发生的噪声与第二绝缘衬底3的第二导电图案3b重叠的现象，因此具有使动作稳定且提高半导体装置的可靠性的效果。
实施例5
以下，就本实施例4的半导体装置进行说明。这里以与实施例1～4的不同点为中心进行说明。
在实施例1～4中，示出第二绝缘衬底3的第二绝缘层3a的材料采用由AlN等构成的陶瓷的例。本实施例5中上述材料采用玻璃环氧树脂。其它结构与实施例1～4相同。
本实施例5中也与实施例1～4同样，使搭载栅平衡电阻的绝缘衬底固定于绝缘性树脂外壳侧。因此，作为第二绝缘衬底3的绝缘层的材料，可采用其绝缘耐性或耐热性比第一绝缘衬底1的绝缘层的材料小的材料。
通过采用上述结构，可进一步廉价制作搭载电阻元件4的第二绝缘衬底3，可减少成本。
依据本实施例5的半导体装置，除了实施例1～4的效果以外，可进一步廉价制作搭载电阻元件的绝缘衬底，可减少成本。

Claims (6)

1.一种半导体装置，其特征在于具备：
散热片；
在所述散热片上，设成与所述散热片接触的第一绝缘衬底；
设于所述第一绝缘衬底上的半导体元件；
设于所述散热片上的包围所述第一绝缘衬底及所述半导体元件的绝缘性树脂外壳；
在所述散热片上方，与所述散热片及所述第一绝缘衬底相离地安装于所述绝缘性树脂外壳内侧的第二绝缘衬底；
在所述第二绝缘衬底上通过焊接来固定的电阻元件；以及
将所述半导体元件与所述电阻元件电连接的导线。
2.如权利要求1所述的半导体装置，其特征在于：
所述第一绝缘衬底设有第一绝缘层和设于所述第一绝缘层上表面的第一导电图案，
所述第一导电图案与所述半导体元件电连接，
所述第二绝缘衬底设有第二绝缘层和设于所述第二绝缘层上表面的第二导电图案，
所述第二导电图案与所述电阻元件通过所述焊接来电连接。
3.如权利要求2所述的半导体装置，其特征在于：
所述第二绝缘衬底的所述第二绝缘层厚度薄于所述第一绝缘衬底的所述第一绝缘层厚度。
4.如权利要求2或3所述的半导体装置，其特征在于：
从所述第一导电图案的外周到所述第一绝缘层的外周的最短距离为第一沿面距离，
从所述第二导电图案的外周到所述第二绝缘层的外周的最短距离为第二沿面距离，
所述第二沿面距离短于所述第一沿面距离。
5.如权利要求2或3所述的半导体装置，其特征在于：
所述第二绝缘衬底还设有在所述第二绝缘层下表面设置的背面图案。
6.如权利要求2或3所述的半导体装置，其特征在于：
所述第二绝缘衬底的所述第二绝缘层由玻璃环氧树脂构成。
CNB200610143662XA 2006-06-09 2006-10-31 半导体装置 Expired - Fee Related CN100514634C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006160913A JP2007329387A (ja) 2006-06-09 2006-06-09 半導体装置
JP2006160913 2006-06-09

Publications (2)

Publication Number Publication Date
CN101086984A CN101086984A (zh) 2007-12-12
CN100514634C true CN100514634C (zh) 2009-07-15

Family

ID=38663901

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610143662XA Expired - Fee Related CN100514634C (zh) 2006-06-09 2006-10-31 半导体装置

Country Status (4)

Country Link
US (1) US7405448B2 (zh)
JP (1) JP2007329387A (zh)
CN (1) CN100514634C (zh)
DE (1) DE102007001191B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5542399B2 (ja) * 2009-09-30 2014-07-09 株式会社日立製作所 絶縁回路基板およびそれを用いたパワー半導体装置、又はインバータモジュール
JP5768664B2 (ja) * 2011-11-02 2015-08-26 富士電機株式会社 半導体装置組立方法および半導体装置組立治具
CN107210291B (zh) * 2015-01-30 2019-07-16 三菱电机株式会社 半导体装置
DE202015104797U1 (de) 2015-09-10 2016-12-14 Turck Holding Gmbh LED-Modul
JP6625037B2 (ja) * 2016-11-17 2019-12-25 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN107910324A (zh) * 2017-10-13 2018-04-13 天津大学 一种基于纳米银焊膏双面互连碳化硅mos器件的模块化封装方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2848068B2 (ja) * 1991-12-10 1999-01-20 富士電機株式会社 半導体装置
JP3133544B2 (ja) * 1993-03-25 2001-02-13 三洋電機株式会社 混成集積回路
JP3157362B2 (ja) 1993-09-03 2001-04-16 株式会社東芝 半導体装置
JPH07161925A (ja) 1993-12-09 1995-06-23 Mitsubishi Electric Corp パワーモジュール
JP3220366B2 (ja) * 1995-10-09 2001-10-22 株式会社日立製作所 半導体装置
JP3476612B2 (ja) 1995-12-21 2003-12-10 三菱電機株式会社 半導体装置
JP3410969B2 (ja) * 1997-06-30 2003-05-26 株式会社東芝 半導体装置
CA2255441C (en) * 1997-12-08 2003-08-05 Hiroki Sekiya Package for semiconductor power device and method for assembling the same
JP3445511B2 (ja) * 1998-12-10 2003-09-08 株式会社東芝 絶縁基板、その製造方法およびそれを用いた半導体装置
US6215681B1 (en) * 1999-11-09 2001-04-10 Agile Systems Inc. Bus bar heat sink
JP4138192B2 (ja) * 1999-12-27 2008-08-20 三菱電機株式会社 半導体スイッチ装置
JP2002231883A (ja) * 2001-01-31 2002-08-16 Hitachi Ltd パワー半導体モジュールおよびそれを用いた電力変換装置
JP4490041B2 (ja) * 2001-04-02 2010-06-23 三菱電機株式会社 電力用半導体装置
JP3676719B2 (ja) * 2001-10-09 2005-07-27 株式会社日立製作所 水冷インバータ
JP4270095B2 (ja) * 2004-01-14 2009-05-27 株式会社デンソー 電子装置

Also Published As

Publication number Publication date
JP2007329387A (ja) 2007-12-20
DE102007001191B4 (de) 2010-09-09
US20070284745A1 (en) 2007-12-13
CN101086984A (zh) 2007-12-12
US7405448B2 (en) 2008-07-29
DE102007001191A1 (de) 2007-12-13

Similar Documents

Publication Publication Date Title
US9035453B2 (en) Semiconductor device
CN104637832B (zh) 半导体装置及其制造方法
CN100514634C (zh) 半导体装置
US20150008570A1 (en) Semiconductor device
US8546926B2 (en) Power converter
JP3846699B2 (ja) 半導体パワーモジュールおよびその製造方法
CN102446864A (zh) 功率模块及其制造方法
JP6149932B2 (ja) 半導体装置
JP2007012831A (ja) パワー半導体装置
CN101542720A (zh) 用于功率器件、尤其是功率半导体器件的防爆型模块结构及其制造
JP6305176B2 (ja) 半導体装置及び製造方法
EP2571053A1 (en) Power semiconductor arrangement and method of forming thereof
US20150237718A1 (en) Power semiconductor device
EP3584834A1 (en) Semiconductor device
CN111816633A (zh) 半导体装置及半导体装置的制造方法
CN113206048B (zh) 半导体装置及其制造方法
JP4096741B2 (ja) 半導体装置
EP2178117A1 (en) Power semiconductor module with double side cooling
CN111834307A (zh) 半导体模块
EP2802007A1 (en) Power semiconductor module
CN102150259B (zh) 半导体装置以及用于制造半导体装置的方法
US20240321692A1 (en) Power module
KR20180005389A (ko) 후막인쇄기법을 이용한 절연기판
CN102637653B (zh) 半导体器件
JP2013051300A (ja) 半導体モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090715

Termination date: 20131031