CN107910324A - 一种基于纳米银焊膏双面互连碳化硅mos器件的模块化封装方法 - Google Patents

一种基于纳米银焊膏双面互连碳化硅mos器件的模块化封装方法 Download PDF

Info

Publication number
CN107910324A
CN107910324A CN201710954332.7A CN201710954332A CN107910324A CN 107910324 A CN107910324 A CN 107910324A CN 201710954332 A CN201710954332 A CN 201710954332A CN 107910324 A CN107910324 A CN 107910324A
Authority
CN
China
Prior art keywords
silicon carbide
dbc substrates
carbide mos
cushion
fred
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710954332.7A
Other languages
English (en)
Inventor
梅云辉
谢宜静
付善灿
陆国权
李欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201710954332.7A priority Critical patent/CN107910324A/zh
Priority to PCT/CN2017/112768 priority patent/WO2019071742A1/zh
Publication of CN107910324A publication Critical patent/CN107910324A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/271Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2712Applying permanent coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139Silver [Ag] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

本发明涉及一种基于纳米银焊膏双面互连碳化硅MOS器件的模块及封装方法;由功率端子、上DBC基板、下DBC基板、纳米银焊膏、缓冲层、n对碳化硅FRED芯片和碳化硅MOS芯片、栅极电阻、粗铝丝、硅凝胶和模制树脂组成;分别将碳化硅MOS芯片下表面、碳化硅FRED芯片下表面以及缓冲层的下表面平行并联在下DBC基板;同样上DBC基板进行同样的连接;将碳化硅MOS芯片和碳化硅FRED芯片的上表面与上DBC基板的缓冲层上表面相连,同样的,下DBC基板的缓冲层与上DBC基板的碳化硅MOS芯片和碳化硅FRED芯片相互连接。功率芯片和缓冲层与DBC基板的连接均采用纳米银焊膏,具有烧结温度低、熔点高和热导率高优点。

Description

一种基于纳米银焊膏双面互连碳化硅MOS器件的模块化封装 方法
技术领域
本发明涉及功率电子器件封装技术领域,特别是一种基于纳米银焊膏双面互连碳化硅MOS器件的模块化封装方法。
背景技术
碳化硅功率半导体器件具有击穿电压强度高、能带隙宽、热导率高等优点,这些特性使得碳化硅器件超越硅器件更适合应用在高功率密度、高开关频率等场所。同时,传统的硅器件的极限工作温度仅仅为200℃,而碳化硅基功率器件能够在500℃以上的环境温度下工作。因此,碳化硅功率器件可以应用在许多恶劣的环境中,比如航空航天和飞机等。
但是,碳化硅器件在高频、高电压和大电流工作条件下会产生大量的耗散热量,从而影响器件的可靠性。为了保证半导体器件的可靠性运行,高电流能力和低封装互联阻抗是该器件封装设计的关键问题之一。传统的半导体功率器件采用的单面封装结构散热效率不高,其内部产生的热量仅仅可以从半导体功率芯片的下表面排出。近年来,双面封装结构得到越来越到的关注,因为它能够大幅提高半导体功率器件的散热效率。该封装结构可以使得半导体功率器件内部产生的热量从半导体功率芯片的上表面和下表面两个方向排出。同时,该封装结构去掉了引线键合可以有效的降低半导体功率器件的寄生电感。
但是双面互连碳化硅MOS器件的封装还没有人报道过,主要是因为单个碳化硅MOS芯片的开关速度比较快,从而引起多个(比如8个芯片以上)碳化硅芯片并联会引起电流不均流性的问题。同时由于碳化硅MOS芯片的工作环境温度比较高,采用传统的焊料合金作为芯片连接材料成为制约双面互连碳化硅MOS模块封装应用的另一个因素。
发明内容
为了解决这个问题,本发明的目的是提供一种电流均流性好、耐高温的一种基于纳米银焊膏双面互连碳化硅MOS器件的模块化封装方法。通过在模块中每个碳化硅MOS芯片串联一个栅极电阻降低开关速度的方法,实现多个芯片均流性一致。采用纳米银焊膏作为芯片连接材料解决了双面互连的碳化硅MOS器件的高温应用问题。
本发明专利的技术方案如下:
一种一种基于纳米银焊膏双面互连碳化硅MOS器件的模块化封装方法:由功率端子1、上DBC基板2、下DBC基板3、纳米银焊膏4、缓冲层5、n对碳化硅FRED芯片6和碳化硅MOS芯片7、栅极电阻8、粗铝丝9、硅凝胶和模制树脂组成。分别将所述碳化硅MOS芯片的下表面、碳化硅FRED芯片的下表面以及缓冲层的下表面平行并联在下DBC基板上,上DBC基板进行同样的连接;然后将碳化硅MOS芯片和碳化硅FRED芯片的上表面与上DBC基板的缓冲层上表面相连,同样的,下DBC基板的缓冲层与上DBC基板的碳化硅MOS芯片和碳化硅FRED芯片相互连接。
一种基于纳米银焊膏双面互连碳化硅MOS器件的模块化封装方法,步骤如下:
(1)优选碳化硅MOS芯片和碳化硅FRED芯片的上表面采用磁控溅射的方法镀一层膜。
(2)优选采用钢网印刷的方式在下DBC基板均匀涂覆纳米银焊膏,然后将所述的碳化硅MOS芯片、碳化硅FRED芯片和缓冲层的下表面贴装在焊膏表面。
(3)在上DBC基板重复步骤(2)。
(4)优选将贴装完成的上DBC基板和下DBC基板在甲酸环境中进行低温无压烧结,烧结温度为250℃-300℃,保温时间15-45min。
(5)优选在下DBC基板的碳化硅MOS芯片、碳化硅FRED芯片和缓冲层上表面放置SnAgCu焊片或SnAg焊片,然后将上DBC基板倒置于下DBC基板上,最后将组装完成的双面模块放在真空回流炉中进行焊接。
(6)优选灌冲硅凝胶对双面模块进行密闭保护,保温温度130℃-200℃,保温时间40-90min,最后将灌胶完成的双面模块进行塑封。
优选缓冲层为鉬或鉬铜合金。
优选该功率半导体器件中芯片材料均采用碳化硅。
优选双面互连碳化硅MOS器件中碳化硅MOS芯片、碳化硅FRED芯片和缓冲层与DBC基板连接均采用纳米银低温无压烧结连接。
优选纳米银焊膏的烧结连接在甲酸环境中进行。
优选DBC基板包括氧化铝陶瓷DBC基板、氧化铝陶瓷DBA基板、氮化硅AMB和氮化铝DBC。
与现有技术相比,本发明有以下优点:
(1)该发明专利中首次研发制备全碳化硅半导体功率器件,即MOS芯片和FRED芯片的材料均采用碳化硅。
(2)该发明专利制备的双面互连的碳化硅MOS模块多个芯片的电流均流性基本一致。
(3)该发明专利中功率芯片和缓冲层与DBC基板的连接均采用纳米银焊膏,具有烧结温度低(275℃)、熔点高(960℃)和热导率高(240W·m-1·K-1)等优点。
附图说明
图1为本发明采用DBC基板结构示意图;
图2为本发明双面互连碳化硅MOS器件连接示意图;
图3为本发明双面互连碳化硅MOS器件定位夹具示意图。
图4为本发明双面互连碳化硅MOS器件组装示意图。
其中:1-功率端子、2-下DBC基板、3-上DBC基板、4-纳米银焊膏、5-缓冲层、6-碳化硅FRED芯片、7-碳化硅MOS芯片、8-栅极电阻、9-粗铝丝
具体实施方式
下面结合附图,对本发明的具体实施方式作详细说明。
采用低温烧结纳米银的双面互连碳化硅MOS器件的方法,具体包括如下步骤:
步骤一、采用超声焊接技术实现该双面互连碳化硅MOS器件的功率端子1与上DBC基板和下DBC基板电极区的连接。功率端子与DBC基板电极区的材料均为纯铜。
步骤二、如图1所示,2为下DBC基板,3为上DBC基板。采用超声波清洗和等离子清洗的方法去除下DBC基板2和上DBC基板3表面的杂质。然后采用钢网在下DBC基板2和上DBC基板3上印刷纳米银焊膏4。接着将下DBC基板2和上DBC基板3放入真空烧结炉中进行纳米银焊膏的一次烧结。烧结温度260℃,保温时间为20分钟。
步骤三、取出下DBC基板2和上DBC基板3进行二次钢网印刷纳米银焊膏。然后在下DBC基板2和上DBC基板3分别同时贴上缓冲层5、碳化硅FRED芯片6、碳化硅MOS芯片7。在进行烧结之前,轻轻挤压缓冲层5、碳化硅MOS芯片6和碳化硅FRED芯片7使其与纳米银焊膏4充分的润湿。同时,通过纳米银焊膏4将栅极电阻8粘接在DBC基板上。最后将贴装完成的下DBC基板2和上DBC基板3放入甲酸环境中进行纳米银焊膏的二次烧结连接。
步骤四、采用粗铝丝9实现大功率碳化硅MOS芯片的栅极和DBC基板电极区连接。通过引线键合技术实现粗铝丝9的一端与大功率碳化硅MOS芯片栅极连接,另一端与DBC基板电极区连接。同时,铝线键合的高度不能超过缓冲层的高度,如图2所示。
步骤五、在缓冲层5、碳化硅FRED芯片6、碳化硅MOS芯片7的上表面涂抹上纳米银焊膏。然后将下DBC基板2置于定位夹具中,定位夹具如图3所示,接着将同等大小,反向对称的上DBC基板3倒置并轻轻放置在下DBC基板2的上面,实现双面互连碳化硅MOS器件的组装。最后将组装完成的双面互连碳化硅MOS器件放置在真空回流炉中进行低温无压烧结连接,如图4所示。
步骤六、填充完硅凝胶,将模块放在真空干燥箱中并在150℃的环境中保温1小时以实现硅凝胶的固化。最后,采用塑封技术实现双面互连碳化硅MOS器件的模块的四周密闭树脂封装。

Claims (7)

1.一种基于纳米银焊膏双面互连碳化硅MOS器件的模块;由功率端子1、上DBC基板2、下DBC基板3、纳米银焊膏4、缓冲层5、n对碳化硅FRED芯片6和碳化硅MOS芯片7、栅极电阻8、粗铝丝9、硅凝胶和模制树脂组成;其特征是分别将所述碳化硅MOS芯片的下表面、碳化硅FRED芯片的下表面以及缓冲层的下表面平行并联在下DBC基板;同样上DBC基板进行同样的连接;然后将碳化硅MOS芯片和碳化硅FRED芯片的上表面与上DBC基板的缓冲层上表面相连,同样的,下DBC基板的缓冲层与上DBC基板的碳化硅MOS芯片和碳化硅FRED芯片相互连接。
2.权利要求1的一种基于纳米银焊膏双面互连碳化硅MOS器件的模块封装方法,其特征是包括步骤如下:
(1)碳化硅MOS芯片和碳化硅FRED芯片的上表面采用磁控溅射的方法镀一层膜;
(2)采用钢网印刷的方式在下DBC基板均匀涂覆纳米银焊膏,然后将所述的碳化硅MOS芯片、碳化硅FRED芯片和缓冲层的下表面贴装在焊膏表面;
(3)在上DBC基板重复步骤(2);
(4)将贴装完成的上DBC基板和下DBC基板在甲酸环境中进行低温无压烧结,烧结温度为250℃-300℃,保温时间15-45min;
(5)在下DBC基板的碳化硅MOS芯片、碳化硅FRED芯片和缓冲层上表面放置SnAgCu焊片或SnAg焊片,然后将上DBC基板倒置于下DBC基板上,最后将组装完成的双面模块放在真空回流炉中进行焊接;
(6)灌冲硅凝胶对双面模块进行密闭保护,保温温度130℃-200℃,保温时间40-90min,最后将灌胶完成的双面模块进行塑封。
3.如权利要求2所述的方法,其特征是缓冲层为鉬或鉬铜合金。
4.如权利要求2所述的方法,其特征是芯片材料采用碳化硅。
5.如权利要求2所述的方法,其特征是双面互连碳化硅MOS器件中碳化硅MOS芯片、碳化硅FRED芯片和缓冲层与DBC基板连接采用纳米银低温无压烧结连接。
6.如权利要求2所述的方法,其特征是纳米银焊膏的烧结连接在甲酸环境中进行。
7.如权利要求2所述的方法,其特征是DBC基板包括氧化铝陶瓷DBC基板、氧化铝陶瓷DBA基板、氮化硅AMB或氮化铝DBC。
CN201710954332.7A 2017-10-13 2017-10-13 一种基于纳米银焊膏双面互连碳化硅mos器件的模块化封装方法 Pending CN107910324A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710954332.7A CN107910324A (zh) 2017-10-13 2017-10-13 一种基于纳米银焊膏双面互连碳化硅mos器件的模块化封装方法
PCT/CN2017/112768 WO2019071742A1 (zh) 2017-10-13 2017-11-24 一种基于纳米银焊膏双面互连碳化硅mos器件的模块化封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710954332.7A CN107910324A (zh) 2017-10-13 2017-10-13 一种基于纳米银焊膏双面互连碳化硅mos器件的模块化封装方法

Publications (1)

Publication Number Publication Date
CN107910324A true CN107910324A (zh) 2018-04-13

Family

ID=61840598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710954332.7A Pending CN107910324A (zh) 2017-10-13 2017-10-13 一种基于纳米银焊膏双面互连碳化硅mos器件的模块化封装方法

Country Status (2)

Country Link
CN (1) CN107910324A (zh)
WO (1) WO2019071742A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994373A (zh) * 2019-04-12 2019-07-09 中国电子科技集团公司第三十八研究所 一种微组装裸芯片连接及返修方法
CN110634818A (zh) * 2019-09-25 2019-12-31 湖南大学 一种由igbt和mosfet构成的混合功率模块的封装结构
CN110634817A (zh) * 2019-09-25 2019-12-31 湖南大学 一种由igbt和mosfet构成的混合功率模块的封装结构
CN110690120A (zh) * 2019-09-27 2020-01-14 天津大学 烧结封装mos芯片双向开关电子模块及其制作方法
CN110838480A (zh) * 2019-11-09 2020-02-25 北京工业大学 一种碳化硅mosfet模块的封装结构和制作方法
CN111627823A (zh) * 2020-05-13 2020-09-04 哈尔滨工业大学(深圳)(哈尔滨工业大学深圳科技创新研究院) 一种低温快速生成高强度高熔点接头的芯片连接方法
CN114473103A (zh) * 2022-04-19 2022-05-13 合肥阿基米德电子科技有限公司 一种液态金属锡辅助纳米银烧结工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594395A (zh) * 2013-10-24 2014-02-19 天津大学 纳米银焊膏粘接大面积芯片的加压辅助烧结模块及方法
CN104392942A (zh) * 2014-11-05 2015-03-04 天津大学 无压低温烧结纳米银焊膏封装大功率igbt器件的方法
CN106653627A (zh) * 2016-10-11 2017-05-10 天津大学 一种纳米银焊膏连接裸铜衬底或敷铜基板的烧结方法
CN107170720A (zh) * 2017-06-14 2017-09-15 扬州国扬电子有限公司 一种叠层封装双面散热功率模块

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329387A (ja) * 2006-06-09 2007-12-20 Mitsubishi Electric Corp 半導体装置
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
CN102915985B (zh) * 2012-10-09 2015-06-03 天津大学 一种功率电子器件双面粘接结构及制备方法
CN106449552A (zh) * 2016-12-01 2017-02-22 江苏宏微科技股份有限公司 双面直接冷却散热结构的功率模块

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594395A (zh) * 2013-10-24 2014-02-19 天津大学 纳米银焊膏粘接大面积芯片的加压辅助烧结模块及方法
CN104392942A (zh) * 2014-11-05 2015-03-04 天津大学 无压低温烧结纳米银焊膏封装大功率igbt器件的方法
CN106653627A (zh) * 2016-10-11 2017-05-10 天津大学 一种纳米银焊膏连接裸铜衬底或敷铜基板的烧结方法
CN107170720A (zh) * 2017-06-14 2017-09-15 扬州国扬电子有限公司 一种叠层封装双面散热功率模块

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
孙立志: "《PWM与数字化电动机控制技术应用》", 31 January 2008, 北京:中国电力出版社 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994373A (zh) * 2019-04-12 2019-07-09 中国电子科技集团公司第三十八研究所 一种微组装裸芯片连接及返修方法
CN110634818A (zh) * 2019-09-25 2019-12-31 湖南大学 一种由igbt和mosfet构成的混合功率模块的封装结构
CN110634817A (zh) * 2019-09-25 2019-12-31 湖南大学 一种由igbt和mosfet构成的混合功率模块的封装结构
CN110634818B (zh) * 2019-09-25 2021-09-24 湖南大学 一种由igbt和mosfet构成的混合功率模块的封装结构
CN110634817B (zh) * 2019-09-25 2023-04-18 湖南大学 一种由igbt和mosfet构成的混合功率模块的封装结构
CN110690120A (zh) * 2019-09-27 2020-01-14 天津大学 烧结封装mos芯片双向开关电子模块及其制作方法
CN110690120B (zh) * 2019-09-27 2021-08-03 天津大学 烧结封装mos芯片双向开关电子模块及其制作方法
CN110838480A (zh) * 2019-11-09 2020-02-25 北京工业大学 一种碳化硅mosfet模块的封装结构和制作方法
CN110838480B (zh) * 2019-11-09 2021-04-16 北京工业大学 一种碳化硅mosfet模块的封装结构和制作方法
US11251106B2 (en) 2019-11-09 2022-02-15 Beijing University Of Technology Packaging structure of a SiC MOSFET power module and manufacturing method thereof
CN111627823A (zh) * 2020-05-13 2020-09-04 哈尔滨工业大学(深圳)(哈尔滨工业大学深圳科技创新研究院) 一种低温快速生成高强度高熔点接头的芯片连接方法
CN114473103A (zh) * 2022-04-19 2022-05-13 合肥阿基米德电子科技有限公司 一种液态金属锡辅助纳米银烧结工艺

Also Published As

Publication number Publication date
WO2019071742A1 (zh) 2019-04-18

Similar Documents

Publication Publication Date Title
CN107910324A (zh) 一种基于纳米银焊膏双面互连碳化硅mos器件的模块化封装方法
CN110854103B (zh) 一种嵌入式双面互连功率模块封装结构和制作方法
JP5656962B2 (ja) 電子部品モジュール
WO2019071743A1 (zh) 采用低温烧结纳米银的双面互连硅基igbt模块的方法
WO2021088197A1 (zh) 一种碳化硅mosfet模块的封装结构和制作方法
CN104392942A (zh) 无压低温烧结纳米银焊膏封装大功率igbt器件的方法
WO2023246214A1 (zh) 一种功率模组及其制造方法
Yin et al. High temperature embedded SiC chip module (ECM) for power electronics applications
WO2020215739A1 (zh) 一种纳米金属膜模块制备方法及其基板制备方法
CN113130455A (zh) 一种高热可靠性的多单元功率集成模块及其加工工艺
CN109411464A (zh) 一种基于快速烧结纳米银焊膏无压互连技术的1200v/50a igbt功率模块
CN113838821A (zh) 一种用于SiC平面封装结构的散热件及其制备方法
CN110571204A (zh) 具有双面散热能力的双向开关功率器件及制作方法
CN104319242B (zh) 厚膜基板无焊料共晶贴装方法
CN207338428U (zh) 一种陶瓷基板的封装结构
Yu et al. Reliability of nano-silver soldering paste with high thermal conductivity
Wang et al. A reliable double-sided 1200-V/600-A multichip half-bridge insulated gate bipolar transistor (IGBT) module with high power density
CN103780102B (zh) 一种智能半导体功率模块
Mouawad et al. Packaging technology for a highly integrated 10kV SiC MOSFET module
CN106285624A (zh) 一种测井仪器数据采集器件及装置
Yang et al. Design and development of power module co-packaged with SiC GTO and SiC PiN
Nakahara Development of Package Structure for High-Temperature Operation
CN114334897B (zh) 一种igbt模块封装结构
CN107170878A (zh) 一种纳米Ag复合焊膏LED光源的陶瓷基板及制备方法
CN117393528B (zh) 一种轴对称的碳化硅功率模块封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180413

RJ01 Rejection of invention patent application after publication