CN110690120B - 烧结封装mos芯片双向开关电子模块及其制作方法 - Google Patents

烧结封装mos芯片双向开关电子模块及其制作方法 Download PDF

Info

Publication number
CN110690120B
CN110690120B CN201910925815.3A CN201910925815A CN110690120B CN 110690120 B CN110690120 B CN 110690120B CN 201910925815 A CN201910925815 A CN 201910925815A CN 110690120 B CN110690120 B CN 110690120B
Authority
CN
China
Prior art keywords
dbc
chip
silver
nano
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910925815.3A
Other languages
English (en)
Other versions
CN110690120A (zh
Inventor
梅云辉
李靖
李欣
陆国权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201910925815.3A priority Critical patent/CN110690120B/zh
Publication of CN110690120A publication Critical patent/CN110690120A/zh
Application granted granted Critical
Publication of CN110690120B publication Critical patent/CN110690120B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

本发明属于功率电子器件封装技术领域，为提出双向开关电子模块及其制备方法，具有良好的电气性能，更低的热阻和更优的散热特性，更高的工作频率，具有优异的抗热循环疲劳老化能力，可靠性更优。为此，本发明，烧结封装MOS芯片双向开关电子模块制作方法，由MOSFET芯片与陶瓷覆铜基板DBC(Direct Bond Copper)和铜柱制作双向开关电子模块，DBC包括上、下各一块，上、下DBC均焊有MOSFET芯片，上、下DBC上对应的MOSFET芯片分别连接铜柱一端，MOSFET芯片与铜柱之间的互连均采用纳米银焊膏，并且在烧结过程中施加压力来提高其连接质量。本发明主要应用于功率电子器件封装设计。

Description

烧结封装MOS芯片双向开关电子模块及其制作方法
技术领域
本发明属于功率电子器件封装技术领域，具体涉及一种基于纳米银焊膏低温烧结封装碳化硅(SiC)金属氧化物半导体场效应管(MOSFET)芯片的双向开关电子模块制备方法。
背景技术
SiC是有前景的宽禁带(WBG)半导体技术之一，正在逐步取代电力电子市场的许多领域中的硅(Si)。其出色的电气和热特性允许制造尺寸减小的晶体管，这可以实现Si晶体管无法达到的超快切换速度。
矩阵转换器(Matrix Converter,MC)是通过开关矩阵进行直接交流(AC-AC)转换，相比于传统的先由AC转换到直流(DC)，再由DC转化为AC的方式，大大减小了损耗、提高了能量利用率。该拓扑的典型结构是具有三相负载的三相电压源，MC拓扑的一个基本问题是它需要一个称为双向开关(BDS)的开关矩阵，以将每个输入相连接到每个输出相。为了实现可靠的MC，就需要研究和开发具有高集成度的双向开关。
与相同功率等级的Si系双极性绝缘栅晶体管(IGBT)相比，SiC MOSFET导通电阻、开关损耗大幅降低，适用于更高的工作频率，另由于其高温工作特性，大大提高了高温稳定性。利用Si IGBT制备双向开关功率模块时，每一个IGBT芯片都要反并联一个续流二极管，而MOSFET由于其自身结构具有体二极管，所以可以无需额外并联二极管。因此，使用SiCMOSFET芯片来制备双向开关功率模块不仅能够更好的在高温下可靠的工作，而且还能够满足功率器件朝着高密度、高集成化的方向发展。
目前，大部分的双面模块芯片与基板、芯片与缓冲层之间的互连使用纳米银焊膏，而缓冲层与基板之间的连接则使用焊料合金。纳米银焊膏的熔点约为961℃，而焊料合金的熔点普遍较低(<300℃)。因此由纳米银焊膏和焊料合金作为互连材料的双面模块使用温度受制于焊料合金，不能够在较高温度下可靠的工作。
目前，大部分的双向开关均采用共源极连接结构。常用的共源极连接结构从下到上为芯片、缓冲层、芯片。缓冲层的作用一是在模块受力时起到缓冲的作用，二是将两个芯片的源极连在一起。但是随着芯片体积的减小，想要实现这种结构就变得越来越困难。为了便于控制，芯片的源极和栅极需要通过引线键合的方式引出。一个双向开关需要4条引线，这些引线的存在会增加整个模块的寄生电感从而降低开关速度同时增加开关损耗。
发明内容
为克服现有技术的不足，本发明旨在提出双向开关电子模块及其制备方法，与同等级的Si IGBT模块相比，具有良好的电气性能，更低的热阻和更优的散热特性，更高的工作频率，具有优异的抗热循环疲劳老化能力，可靠性更优。为此，本发明采取的技术方案是，烧结封装MOS芯片双向开关电子模块制作方法，由MOSFET芯片与陶瓷覆铜基板DBC(DirectBond Copper)和铜柱制作双向开关电子模块，DBC包括上、下各一块，上、下DBC均焊有MOSFET芯片，上、下DBC上对应的MOSFET芯片分别连接铜柱一端，MOSFET芯片与铜柱之间的互连均采用纳米银焊膏，并且在烧结过程中施加压力来提高其连接质量。
采用芯片共源极连接结构，两块DBC反向扣置放置时，其中S1为上DBC MOSFET芯片的源极，S2为下DBC MOSFET芯片的源极；在下DBC对应S1区域放置铜柱，使两块DBC反向扣置时铜柱的位置位于上DBC对应S2区域内，这样就实现了两块芯片的共源极连接。
使用真空磁控溅射仪器在SiC MOSFET芯片相应位置镀上金属镀层，第一道镀层为钛层，其次为70～90nm厚的中间过渡镍层，最后需要溅射700～900nm的银层以实现芯片与纳米银焊膏之间良好的连接，然后在SiC MOSFET芯片、DBC上相应位置印刷纳米银焊膏，使用贴片机将铜柱贴附在芯片上，芯片贴附在DBC上，所使用的铜柱表面用电镀的方法镀一层银，其主要目的主要是为了促进纳米银焊膏在烧结过程中的银～银扩散以实现良好的连接；将上述步骤得到的DBC放在一次焊夹具中，在DBC对应电极和PIN针位置上印刷纳米银焊膏，PIN针是用来完成电信号传输的金属物质，在功率模块中芯片的栅极和漏极通过引线键合的方式引到DBC的电极区域，电极区域与PIN针相连，通过在两PIN针间添加脉冲电压来控制芯片的栅极电压，在高电平时栅极电压大于开启电压，芯片导通，低电平时栅极电压则小于开启电压，芯片关断；然后放置上电极和PIN针,真空回流一次焊接；一次回流焊接完成后通过引线键合技术将SiC MOSFET芯片的栅极与DBC电极区相连，在DBC上铜柱所对应位置上印刷纳米银焊膏，将两块DBC相向而对放置在二次焊夹具中，使用加压夹具施加适当压力，真空回流二次焊接，进行塑封制备SiC MOSFET双向开关功率模块；一个模块中含有两块DBC，每块DBC上芯片数目一致；芯片采用共源极连接。
所述的印刷焊膏的方法是：第一步，在芯片、DBC待连接区域利用丝网印刷的方式印制一层50μm～60μm的纳米银焊膏，置于100℃～120℃加热装置中预热10min～20min，促使该单层纳米银焊膏中的有机溶剂在100℃～120℃充分挥发。
具体步骤如下：
DBC、PIN针和电极超声清洗预处理，将DBC、PIN针和电极按照9％盐酸、丙酮、去离子水的顺序进行清洗，并放置于无水乙醇溶液中超声震荡，通过物理震荡的方法去除基板表面可能存在的污染物颗粒，然后用氮气枪吹干DBC、PIN针和电极表面；
印刷纳米银焊膏，第一步，在DBC待连接区域利用丝网印刷的方式印制一层50μm～60μm的纳米银焊膏，第二步将DBC置于100℃～120℃加热装置中预热10min～20min，促使该单层纳米银焊膏中的有机溶剂在100℃～120℃充分挥发，利用丝网印刷的方式在芯片镀膜区域印刷纳米银焊膏；
贴片，用贴片机将镀银铜柱和MOSFET芯片紧密贴装在纳米银焊膏上，再使用贴片机将贴有镀银铜柱的芯片和镀银铜柱贴附在DBC相应位置预热完成的纳米银焊膏上，将贴片完成的上下DBC放置在一次焊夹具中，在相应位置放置上PIN针和电极；
一次回流焊，将上述步骤得到的模块放置回流焊机中，设置适当温度曲线进行回流焊接；
引线键合，将完成一次回流焊接的模块从一次焊夹具中取出，利用超声键合设备完成MOSFET芯片栅极与DBC电极区引线的键合；
印刷纳米银焊膏：在镀银铜柱所对应DBC位置上印刷纳米银焊膏；
真空回流炉二次焊连接，将完成上述操作的上DBC放置在二次焊夹具上，将完成上述操作步骤的下DBC反向扣置在上DBC上，添加压力，然后将整个模块放进真空回流炉中设置适当温度曲线完成真空回流二次焊接；
塑封：将完成二次真空回流焊接的模块取出，放置在塑封模具孔中，使用高温环氧树脂进行塑封，最终完成塑封的SiC MOSFET纳米银焊膏低温烧结加压互连的双向开关功率模块。
烧结封装MOS芯片双向开关电子模块，由MOSFET芯片与DBC和铜柱构成，DBC包括上、下各一块，上、下DBC均焊有MOSFET芯片，上、下DBC上对应的MOSFET芯片分别连接铜柱一端，MOSFET芯片与铜柱之间的互连均采用纳米银焊膏。
本发明的特点及有益效果是：
本发明基于纳米银焊膏低温烧结封装SiC MOSFET芯片的双向开关电子模块制备方法，模块中使用1200V/72A SiC MOSFET芯片，使模块可在较高温度下可靠工作，研究表明碳化硅芯片可在300℃条件下长期工作，最高温度可高达600℃，模块中使用的所有互连材料均为纳米银焊膏，纳米银焊膏具有熔点高、导电、导热性能优好、绿色无铅等优点，适用于高温大功率和高密度封装，能提高功率模块高温服役的可靠性。本发明的功率模块使用的共源极结构减少了键合线的数量，减小了整个模块的寄生电感从而能够实现更高的开关速度和更低的开关损耗。
附图说明：
图1为DBC基板结构示意图。
图2为上DBC基板正面示意图。
图3为上DBC基板背面示意图。
图4为下DBC基板正面示意图。
图5为下DBC基板背面示意图。
图6为印有纳米银焊膏上DBC基板示意图。
图7为印有纳米银焊膏下DBC基板示意图。
图8为印有纳米银焊膏MOSFET芯片示意图。
图9为贴片完成之后的模块示意图。
图10为完成引线键合后的模块示意图。
图11真空回流二次焊之前的模块示意图。
图12为塑封完成模块结构示意图。
图13为芯片共源极连接结构示意图。
其中：1-上铜层、2-下铜层、3-陶瓷、4-一次焊夹具、5、6-镀银铜柱、7、8-MOSFET芯片、9、10-镀银铜柱、11-PIN针、12-电极、13、14-键合线、15-二次焊夹具。
具体实施方式
考虑到上述情况，本发明公开一种烧结封装MOSFET芯片双向开关电子模块制作方法。本发明的双向开关功率模块使用1200V/72A SiC MOSFET芯片，芯片与DBC，芯片与铜柱之间的互连均采用纳米银焊膏，并且在烧结过程中施加适当的压力来提高其连接质量。本发明的双向开关功率模块采用共源极连接结构，但与常用的共源极连接结构不同。所述的芯片共源极连接的方法是：通过设计刻蚀DBC基板的花纹和附加铜柱，通过铜柱的引导作用使上下DBC上芯片实现共源极连接。芯片共源极连接具体结构如图13所示。两块DBC基板反向扣置放置时，其源极区域如图13所示，其中S1为上DBC MOSFET芯片的源极，S2为下DBCMOSFET芯片的源极。在下DBC基板对应S1区域放置铜柱，使两块DBC基板反向扣置时铜柱的位置位于上DBC基板对应S2区域内，这样就实现了两块芯片的共源极连接。这样的共源极连接结构就能够实现芯片源极的无键合线引出，整个模块只需两条键合线将芯片的栅极引出，减小了整个模块的寄生电感从而减小开关损耗。并且这样的结构也不会随着芯片体积减小而变得操作困难。本发明的双向开关功率模块与同等级的Si IGBT模块相比，具有良好的电气性能，更低的热阻和更优的散热特性，更高的工作频率，具有优异的抗热循环疲劳老化能力，可靠性更优。
本发明采用的技术方案如下：
一种烧结封装MOSFET芯片双向开关电子模块制作方法；其特征是使用真空磁控溅射仪器在SiC MOSFET芯片相应位置镀上金属镀层，使用的SiC MOSFET芯片规格为1200V/72A，第一道镀层为钛层，其次为70～90nm厚的中间过渡镍层，最后需要溅射700～900nm的银层以实现芯片与纳米银焊膏之间良好的连接，然后在SiC MOSFET芯片、DBC上相应位置印刷纳米银焊膏，使用贴片机将铜柱贴附在芯片上，芯片贴附在DBC上，所使用的铜柱表面用电镀的方法镀一层银，其主要目的主要是为了促进纳米银焊膏在烧结过程中的Ag～Ag扩散以实现良好的连接；将上述步骤得到的DBC放在一次焊夹具中，在DBC对应电极和PIN针位置上印刷纳米银焊膏，然后放置上电极和PIN针,真空回流一次焊接；一次回流焊接完成后通过引线键合技术将SiC MOSFET芯片的栅极与DBC电极区相连，在DBC上铜柱所对应位置上印刷纳米银焊膏，将两块DBC相向而对放置在二次焊夹具中，使用加压夹具施加适当压力，真空回流二次焊接，进行塑封制备SiC MOSFET双向开关功率模块；一个模块中含有两块DBC，每块DBC上芯片数目一致；芯片采用共源极连接。
所述的印刷焊膏的方法是：第一步，在芯片、DBC待连接区域利用丝网印刷的方式印制一层50μm～60μm的纳米银焊膏，置于100℃～120℃加热装置中预热10min～20min，促使该单层纳米银焊膏中的有机溶剂在100℃～120℃充分挥发。
下面结合附图，对本发明的具体实施方式作详细说明。
一种烧结封装MOSFET芯片双向开关电子模块制作方法，具体步骤如下：
步骤一：DBC、PIN针和电极超声清洗预处理。DBC结构如图1所示，上DBC正面如图2所示，背面如图3所示，下DBC正面如图4所示，背面如图5所示。将DBC、PIN针和电极按照9％盐酸、丙酮、去离子水的顺序进行清洗，并放置于无水乙醇溶液中超声震荡，通过物理震荡的方法去除基板表面可能存在的污染物颗粒，然后用氮气枪吹干DBC基板、PIN针和电极表面。
步骤二：印刷纳米银焊膏。第一步，在DBC待连接区域利用丝网印刷的方式印制一层50μm～60μm的纳米银焊膏，第二步将DBC置于100℃～120℃加热装置中预热10min～20min，促使该单层纳米银焊膏中的有机溶剂在100℃～120℃充分挥发。印有焊膏的上DBC如图6所示，印有焊膏的下DBC如图7所示，同样利用丝网印刷的方式在芯片镀膜区域印刷纳米银焊膏，印有焊膏的芯片如图8所示。
步骤三：贴片。用精密贴片机将镀银铜柱5、6和MOSFET芯片7、8紧密贴装在纳米银焊膏上，再使用精密贴片机将贴有镀银铜柱的芯片和镀银铜块9、10贴附在DBC基板相应位置预热完成的纳米银焊膏上，将贴片完成的上下DBC基板放置在一次焊夹具中，在相应位置放置上PIN针和电极，贴片完成之后的模块如图9所示。
步骤四：一次回流焊。将上述步骤得到的模块放置回流焊机中，设置适当温度曲线进行回流焊接。
步骤五：引线键合。将完成一次回流焊接的模块从一次焊夹具中取出，利用超声键合设备完成MOSFET芯片栅极与DBC基板电极区引线13、14键合，完成引线键合的模块如图10所示。
步骤六：印刷纳米银焊膏。在镀银铜柱9、10所对应DBC基板位置上印刷纳米银焊膏。
步骤七：真空回流炉二次焊连接。将完成上述操作的上DBC基板放置在二次焊夹具上，将完成上述操作步骤的下DBC基板反向扣置在上DBC基板上，操作完成后如图11所示，添加适当压力。然后将整个模块放进真空回流炉中设置适当温度曲线完成真空回流二次焊接。
步骤八：塑封。将完成二次真空回流焊接的模块取出，放置在塑封模具孔中，使用高温环氧树脂进行塑封。最终完成塑封的SiC MOSFET纳米银焊膏低温烧结加压互连的双向开关功率模块如图12所示。

Claims (5)

1.一种烧结封装MOS芯片双向开关电子模块制作方法，其特征是，由MOSFET芯片与陶瓷覆铜基板DBC(Direct Bond Copper)和铜柱制作双向开关电子模块，DBC包括上、下各一块，上、下DBC均焊有MOSFET芯片，上、下DBC上对应的MOSFET芯片分别连接铜柱一端，MOSFET芯片与铜柱之间的互连均采用纳米银焊膏，并且在烧结过程中施加压力来提高其连接质量；
使用真空磁控溅射仪器在SiC MOSFET芯片相应位置镀上金属镀层，第一道镀层为钛层，其次为70～90nm厚的中间过渡镍层，最后需要溅射700～900nm的银层以实现芯片与纳米银焊膏之间良好的连接，然后在SiC MOSFET芯片、DBC上相应位置印刷纳米银焊膏，使用贴片机将铜柱贴附在芯片上，芯片贴附在DBC上，所使用的铜柱表面用电镀的方法镀一层银，其主要目的主要是为了促进纳米银焊膏在烧结过程中的银～银扩散以实现良好的连接；将上述步骤得到的DBC放在一次焊夹具中，在DBC对应电极和PIN针位置上印刷纳米银焊膏，PIN针是用来完成电信号传输的金属物质，在功率模块中芯片的栅极和漏极通过引线键合的方式引到DBC的电极区域，电极区域与PIN针相连，通过在两PIN针间添加脉冲电压来控制芯片的栅极电压，在高电平时栅极电压大于开启电压，芯片导通，低电平时栅极电压则小于开启电压，芯片关断；然后放置上电极和PIN针,真空回流一次焊接；一次回流焊接完成后通过引线键合技术将SiC MOSFET芯片的栅极与DBC电极区相连，在DBC上铜柱所对应位置上印刷纳米银焊膏，将两块DBC相向而对放置在二次焊夹具中，使用加压夹具施加适当压力，真空回流二次焊接，进行塑封制备SiCMOSFET双向开关功率模块；一个模块中含有两块DBC，每块DBC上芯片数目一致；芯片采用共源极连接。
2.如权利要求1所述的烧结封装MOS芯片双向开关电子模块制作方法，其特征是，采用芯片共源极连接结构，两块DBC反向扣置放置时，其中S1为上DBC MOSFET芯片的源极，S2为下DBC MOSFET芯片的源极；在下DBC对应S1区域放置铜柱，使两块DBC反向扣置时铜柱的位置位于上DBC对应S2区域内，这样就实现了两块芯片的共源极连接。
3.如权利要求1所述的烧结封装MOS芯片双向开关电子模块制作方法，其特征是，所述的印刷纳米银焊膏的方法是：第一步，在芯片、DBC待连接区域利用丝网印刷的方式印制一层50μm～60μm的纳米银焊膏，置于100℃～120℃加热装置中预热10min～20min，促使该纳米银焊膏中的有机溶剂在100℃～120℃充分挥发。
4.如权利要求1所述的烧结封装MOS芯片双向开关电子模块制作方法，其特征是，具体步骤如下：
DBC、PIN针和电极超声清洗预处理，将DBC、PIN针和电极按照9％盐酸、丙酮、去离子水的顺序进行清洗，并放置于无水乙醇溶液中超声震荡，通过物理震荡的方法去除基板表面可能存在的污染物颗粒，然后用氮气枪吹干DBC、PIN针和电极表面；
印刷纳米银焊膏，第一步，在DBC待连接区域利用丝网印刷的方式印制一层50μm～60μm的纳米银焊膏，第二步将DBC置于100℃～120℃加热装置中预热10min～20min，促使该纳米银焊膏中的有机溶剂在100℃～120℃充分挥发，利用丝网印刷的方式在芯片镀膜区域印刷纳米银焊膏；
贴片，用贴片机将镀银铜柱和MOSFET芯片紧密贴装在纳米银焊膏上，再使用贴片机将贴有镀银铜柱的芯片和镀银铜柱贴附在DBC相应位置预热完成的纳米银焊膏上，将贴片完成的上下DBC放置在一次焊夹具中，在相应位置放置上PIN针和电极；
一次回流焊，将上述步骤得到的模块放置回流焊机中，设置适当温度曲线进行回流焊接；
引线键合，将完成一次回流焊接的模块从一次焊夹具中取出，利用超声键合设备完成MOSFET芯片栅极与DBC电极区引线的键合；
印刷纳米银焊膏：在镀银铜柱所对应DBC位置上印刷纳米银焊膏；
真空回流炉二次焊连接，将完成上述操作的上DBC放置在二次焊夹具上，将完成上述操作步骤的下DBC反向扣置在上DBC上，添加压力，然后将整个模块放进真空回流炉中设置适当温度曲线完成真空回流二次焊接；
塑封：将完成二次真空回流焊接的模块取出，放置在塑封模具孔中，使用高温环氧树脂进行塑封，最终完成塑封的SiC MOSFET纳米银焊膏低温烧结加压互连的双向开关功率模块。
5.一种烧结封装MOS芯片双向开关电子模块，其特征是，由MOSFET芯片与DBC和铜柱构成，DBC包括上、下各一块，上、下DBC均焊有MOSFET芯片，上、下DBC上对应的MOSFET芯片分别连接铜柱一端，MOSFET芯片与铜柱之间的互连均采用纳米银焊膏；使用真空磁控溅射仪器在SiC MOSFET芯片相应位置镀上金属镀层，第一道镀层为钛层，其次为70～90nm厚的中间过渡镍层，最后需要溅射700～900nm的银层以实现芯片与纳米银焊膏之间良好的连接，然后在SiC MOSFET芯片、DBC上相应位置印刷纳米银焊膏，使用贴片机将铜柱贴附在芯片上，芯片贴附在DBC上，所使用的铜柱表面用电镀的方法镀一层银，其主要目的主要是为了促进纳米银焊膏在烧结过程中的银～银扩散以实现良好的连接；将上述步骤得到的DBC放在一次焊夹具中，在DBC对应电极和PIN针位置上印刷纳米银焊膏，PIN针是用来完成电信号传输的金属物质，在功率模块中芯片的栅极和漏极通过引线键合的方式引到DBC的电极区域，电极区域与PIN针相连，通过在两PIN针间添加脉冲电压来控制芯片的栅极电压，在高电平时栅极电压大于开启电压，芯片导通，低电平时栅极电压则小于开启电压，芯片关断；然后放置上电极和PIN针,真空回流一次焊接；一次回流焊接完成后通过引线键合技术将SiCMOSFET芯片的栅极与DBC电极区相连，在DBC上铜柱所对应位置上印刷纳米银焊膏，将两块DBC相向而对放置在二次焊夹具中，使用加压夹具施加适当压力，真空回流二次焊接，进行塑封制备SiC MOSFET双向开关功率模块；一个模块中含有两块DBC，每块DBC上芯片数目一致；芯片采用共源极连接。
CN201910925815.3A 2019-09-27 2019-09-27 烧结封装mos芯片双向开关电子模块及其制作方法 Active CN110690120B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910925815.3A CN110690120B (zh) 2019-09-27 2019-09-27 烧结封装mos芯片双向开关电子模块及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910925815.3A CN110690120B (zh) 2019-09-27 2019-09-27 烧结封装mos芯片双向开关电子模块及其制作方法

Publications (2)

Publication Number Publication Date
CN110690120A CN110690120A (zh) 2020-01-14
CN110690120B true CN110690120B (zh) 2021-08-03

Family

ID=69110653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910925815.3A Active CN110690120B (zh) 2019-09-27 2019-09-27 烧结封装mos芯片双向开关电子模块及其制作方法

Country Status (1)

Country Link
CN (1) CN110690120B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111696878A (zh) * 2020-07-21 2020-09-22 捷捷半导体有限公司 一种功率器件的高温高浪涌加固封装方法
CN113097154A (zh) * 2021-03-22 2021-07-09 西安交通大学 一种双向开关功率模块及其制备方法
CN114192915A (zh) * 2021-12-27 2022-03-18 烟台台芯电子科技有限公司 一种igbt焊接工艺方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060795A (en) * 1998-03-18 2000-05-09 Intersil Corporation Semiconductor power pack
CN103531634A (zh) * 2012-07-05 2014-01-22 英飞凌科技奥地利有限公司 具有第一和第二功率fet的固态双向开关
JP5631857B2 (ja) * 2011-12-21 2014-11-26 日本碍子株式会社 パワーモジュール基板及び当該基板の製造方法
CN106653627A (zh) * 2016-10-11 2017-05-10 天津大学 一种纳米银焊膏连接裸铜衬底或敷铜基板的烧结方法
CN107369657A (zh) * 2017-08-30 2017-11-21 扬州国扬电子有限公司 一种多区域并列排布的双面散热功率模块
CN107910324A (zh) * 2017-10-13 2018-04-13 天津大学 一种基于纳米银焊膏双面互连碳化硅mos器件的模块化封装方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107871675B (zh) * 2017-10-13 2019-09-20 天津大学 一种纳米银焊膏连接裸铜dbc的功率模块制作方法
CN109411464A (zh) * 2018-09-17 2019-03-01 天津大学 一种基于快速烧结纳米银焊膏无压互连技术的1200v/50a igbt功率模块

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060795A (en) * 1998-03-18 2000-05-09 Intersil Corporation Semiconductor power pack
JP5631857B2 (ja) * 2011-12-21 2014-11-26 日本碍子株式会社 パワーモジュール基板及び当該基板の製造方法
CN103531634A (zh) * 2012-07-05 2014-01-22 英飞凌科技奥地利有限公司 具有第一和第二功率fet的固态双向开关
CN106653627A (zh) * 2016-10-11 2017-05-10 天津大学 一种纳米银焊膏连接裸铜衬底或敷铜基板的烧结方法
CN107369657A (zh) * 2017-08-30 2017-11-21 扬州国扬电子有限公司 一种多区域并列排布的双面散热功率模块
CN107910324A (zh) * 2017-10-13 2018-04-13 天津大学 一种基于纳米银焊膏双面互连碳化硅mos器件的模块化封装方法

Also Published As

Publication number Publication date
CN110690120A (zh) 2020-01-14

Similar Documents

Publication Publication Date Title
Hou et al. Review of packaging schemes for power module
CN110690120B (zh) 烧结封装mos芯片双向开关电子模块及其制作方法
Wang et al. A novel hybrid packaging structure for high-temperature SiC power modules
CN110838480B (zh) 一种碳化硅mosfet模块的封装结构和制作方法
CN110854103B (zh) 一种嵌入式双面互连功率模块封装结构和制作方法
Stockmeier From packaging to" Un"-packaging-trends in power semiconductor modules
Wang et al. Review of state-of-the-art integration technologies in power electronic systems
JP3941728B2 (ja) 電力用半導体装置
Wang et al. Review of topside interconnections for wide bandgap power semiconductor packaging
CN113497014B (zh) 一种多芯片并联的功率模块的封装结构及封装方法
WO2019071742A1 (zh) 一种基于纳米银焊膏双面互连碳化硅mos器件的模块化封装方法
CN110571204A (zh) 具有双面散热能力的双向开关功率器件及制作方法
Mouawad et al. Hybrid half-bridge package for high voltage application
CN114914235A (zh) 多芯片并联非对称碳化硅模块的封装结构及封装方法
Chen et al. 3.3 kV Low-Inductance Full SiC Power Module
Zhao et al. Novel polymer substrate-based 1.2 kV/40A double-sided intelligent power module
JP2014053403A (ja) パワーモジュール半導体装置
Beckedahl Advanced power module packaging for increased operation temperature and power density
Kim et al. Thermal and electrical reliability analysis of TO-247 for bonding method, substrate structure and heat dissipation bonding material
Wang et al. A reliable double-sided 1200-V/600-A multichip half-bridge insulated gate bipolar transistor (IGBT) module with high power density
CN214797383U (zh) 双面水冷式功率模块
CN113035787B (zh) 一种逆导型功率半导体模块封装结构及其封装方法
CN114267649A (zh) 一种具有极低寄生电感的双面散热SiC半桥模块封装结构
JP2014116478A (ja) 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置
CN103780102B (zh) 一种智能半导体功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant