DE102007001191B4 - Halbleitervorrichtung mit einem Widerstand zum Abgleichen der Stromverteilung - Google Patents

Halbleitervorrichtung mit einem Widerstand zum Abgleichen der Stromverteilung Download PDF

Info

Publication number
DE102007001191B4
DE102007001191B4 DE102007001191A DE102007001191A DE102007001191B4 DE 102007001191 B4 DE102007001191 B4 DE 102007001191B4 DE 102007001191 A DE102007001191 A DE 102007001191A DE 102007001191 A DE102007001191 A DE 102007001191A DE 102007001191 B4 DE102007001191 B4 DE 102007001191B4
Authority
DE
Germany
Prior art keywords
insulating substrate
semiconductor device
insulating
insulating layer
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007001191A
Other languages
English (en)
Other versions
DE102007001191A1 (de
Inventor
Masuo Koga
Tetsuo Mizoshiri
Yukimasa Hayashida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102007001191A1 publication Critical patent/DE102007001191A1/de
Application granted granted Critical
Publication of DE102007001191B4 publication Critical patent/DE102007001191B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Halbleitervorrichtung mit:
einer Wärmesenke (6),
einem ersten isolierenden Substrat (1), das auf der Wärmesenke (6) in Kontakt zu der Wärmesenke (6) ausgebildet ist,
einem Halbleiterelement (2), das auf dem ersten isolierenden Substrat (1) ausgebildet ist,
einem isolierenden Harzgehäuse (8), das auf der Wärmesenke (6) ausgebildet ist und das erste isolierende Substrat (1) und das Halbleiterelement (2) umgibt,
einem zweiten isolierenden Substrat (3), das innerhalb des isolierenden Harzgehäuses (8) getrennt von der Wärmesenke (6) und dem ersten isolierenden Substrat (1) über der Wärmesenke (6) angebracht ist,
einem Widerstandselement (4), das auf dem zweiten isolierenden Substrat (3) mittels Lötens befestigt ist, und
einem Draht (5), der elektrisch das Halbleiterelement (2) mit dem Widerstandselement (4) verbindet.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und speziell auf eine Halbleitervorrichtung, auf der ein Widerstand angebracht ist zum Ausgleichen der Stromverteilung der Halbleiterelemente der Halbleitervorrichtung.
  • JP 2001-185 679 A beschreibt eine Halbleiterschaltvorrichtung, bei der eine Mehrzahl von Halbleiterelementen parallel geschaltet ist. Eine Steuerleitungsplatine ist neben einer Platine mit dem Halbleiterelement auf einer Wärmesenke angebracht.
  • US 5 536 972 A beschreibt ein Leistungsmodul, welches ein wärmeabstrahlendes Gehäuse aus Aluminium oder Kupfer aufweist. Ein Leistungs-MOSFET ist oberhalb eines Metallsubstrates angeordnet, und eine Steuerschaltung für den MOSFET ist auf einer Platine getrennt von dem MOSFET angeordnet.
  • US 5 767 579 A beschreibt eine Halbleitervorrichtung mit einer elektrischen Verbindung zwischen einer Steuerelektrode und einer Widerstandsschicht. Das Bauelement ist dadurch in der Größe verringert, dass Drähte direkt auf die Widerstände gebondet werden können.
  • US 5 488 256 A beschreibt eine Halbleitervorrichtung mit Zwischenverbindungssubstraten. Dabei sind Substrate mit einem Verdrahtungsmuster getrennt von dem Substrat mit dem Leistungsbauelement auf einem Kühlkörper angebracht.
  • Bei einer Halbleitervorrichtung, die in einem Inverter/Konverter von elektrischen Eisenbahnen oder dergleichen verwendet wird, ist ein Nennstrom von mehreren hundert bis mehreren tausend Ampere erforderlich. Deshalb sind einige bis einige zehn Halbleiterelemente normalerweise in einer Halbleitervorrichtung parallel geschaltet.
  • Beispielsweise wird die oben beschriebene Halbleitervorrichtung, die eine Mehrzahl von Halbleiterelementen aufweist, die auf einem isolierenden Substrat ausgebildet sind, in der nicht geprüften japanischen Patentveröffentlichung JP 2001-185 679 A offenbart. Auf dem isolierenden Substrat ist ein Widerstand in der Nähe jedes Halbleiterelementes angeordnet, der als Gate-Abgleichwiderstand bekannt ist. Der Widerstand dient zum Ausgleichen der Stromverteilung zu jeder Halbleitervorrichtung und ist auf dem isolierenden Substrat mittels Lötens ähnlich zu dem Halbleiterelement befestigt. Weiterhin ist das isolierende Substrat mittels Lötens auf dem Kühlkörper befestigt.
  • Wenn das oben beschriebene Halbleiterelement in Betrieb ist, tritt ein Wärmezyklus auf. Folglich wird in dem gelöteten Abschnitt eine thermische Spannung erzeugt, die verursacht wird durch den Unterschied der linearen thermischen Ausdehnungskoeffizienten der Bestandteile, und das Lot reißt allmählich. Wenn der Abschnitt, an dem der Gateabgleichswiderstand angelötet ist, reißt, gibt es das Problem, daß der Widerstandswert erhöht ist und schließlich wird ein Leitungsunterbrechungsdefekt verursacht, so daß ein Spannungsfestigkeitsdefekt erzeugt wird.
  • Die vorliegende Erfindung wurde entwickelt zum Lösen der oben beschriebenen Probleme und deshalb ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung bereitzustellen, die einen Leitungsunterbrechungsdefekt des Gateabgleichswiderstandes verhindern kann, der bei dem Betrieb der Halbleitervorrichtung erzeugt wird, und die eine hohe Zuverlässigkeit sicherstellen kann.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Die obige Aufgabe wird gelöst durch eine Halbleitervorrichtung, die einen Kühlkörper aufweist, ein erstes isolierendes Substrat, das auf dem Kühlkörper in Kontakt zu dem Kühlkörper ausgebildet ist, ein Halbleiterelement, das auf dem ersten isolierenden Substrat ausgebildet ist, ein isolierendes Harzgehäuse, das auf dem Kühlkörper ausgebildet ist und das erste isolierende Substrat und das Halbleiterelement umgibt, ein zweites isolierendes Substrat, das innerhalb des isolierenden Harzgehäuses getrennt von dem Kühlkörper und dem ersten isolierenden Substrat über dem Kühlkörper angebracht ist, ein Widerstandselement, das auf dem zweiten isolierenden Substrat durch Löten befestigt ist, und einen Draht, der das Halbleiterelement elektrisch mit dem Widerstandselement verbindet.
  • Gemäß der vorliegenden Erfindung kann eine Halbleitervorrichtung erhalten werden, die einen Leitungsunterbrechungsdefekt des Gateausgleichswiderstandes verhindern kann, der bei dem Betrieb der Halbleitervorrichtung erzeugt wird, und die eine hohe Zuverlässigkeit sicherstellen kann.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung werden ersichtlich anhand der folgenden Beschreibung unter Zuhilfenahme der beigefügten Zeichnungen. Von den Figuren zeigen:
  • 1A eine Draufsicht auf eine Halbleitervorrichtung der ersten Ausführungsform;
  • 1B eine Seitenansicht der in 1A gezeigten Halbleitervorrichtung;
  • 2 einen Schaltplan einer Halbleitervorrichtung der ersten Ausführungsform;
  • 3 eine Seitenansicht eines zweiten isolierenden Substrates und eines Widerstandselementes einer Halbleitervorrichtung der zweiten Ausführungsform;
  • 4A eine Draufsicht auf ein erstes isolierendes Substrat einer Halbleitervorrichtung der dritten Ausführungsform;
  • 4B eine Draufsicht auf ein zweites isolierendes Substrat einer Halbleitervorrichtung der dritten Ausführungsform;
  • 5 eine Seitenansicht eines zweiten isolierenden Substrates einer Halbleitervorrichtung der vierten Ausführungsform, und
  • 6 eine Seitenansicht einer Halbleitervorrichtung der vierten Ausführungsform.
  • In den Zeichnungen werden gleiche oder äquivalente Teile durch die gleichen Bezugszeichen bezeichnet und die Beschreibung derselben wird vereinfacht oder unterlassen.
  • Erste Ausführungsform
  • Eine Halbleitervorrichtung gemäß der ersten Ausführungsform wird beschrieben. 1A ist eine Draufsicht der Halbleitervorrichtung gemäß der vorliegenden Erfindung und 1B ist eine Seitenansicht der Halbleitervorrichtung betrachtet aus der Richtung A in 1A. Die Halbleitervorrichtung ist mit einem aus einem Metall, wie z. B. Kupfer oder Aluminium, zusammengesetzten Kühlkörper 6 ausgestattet und ein erstes isolie rendes Substrat 1 ist auf dem Kühlkörper 6 ausgebildet. Das erste isolierende Substrat 1 hat eine erste isolierende Schicht 1a, ein erstes leitendes Muster 1b und ein erstes Rückseitenmuster 1c. Das erste leitende Muster 1b ist auf der Deckfläche der ersten isolierenden Schicht 1a ausgebildet und das erste Rückseitenmuster 1c ist auf der unteren Oberfläche der ersten isolierenden Schicht 1a ausgebildet. Die erste isolierende Schicht 1a besteht aus einer Keramik, wie z. B. AlN (Aluminiumnitrid) und das erste leitende Muster 1b und das erste Rückseitenmuster 1c, welche an die erste isolierende Schicht 1a gefügt sind, sind aus Kupfer oder einer Kupferlegierung ausgebildet.
  • Das erste Rückseitenmuster 1c ist auf der Deckfläche des Kühlkörpers 6 mittels Lot 7a befestigt. Dadurch ist das erste isolierende Substrat 1 auf dem Kühlkörper 6 ausgebildet. Auf dem ersten leitenden Muster 1b ist ein Halbleiterelement 2, wie zum Beispiel ein IGBT oder ein Leistungs-MOSFET ausgebildet. Das erste leitende Muster 1b ist elektrisch mit dem Halbleiterelement 2 über Lot 7b verbunden. Dadurch ist das Halbleiterelement 2 auf dem ersten isolierenden Substrat 1 ausgebildet.
  • Ein isolierendes Harzgehäuse 8 ist so ausgebildet, daß es das erste isolierende Substrat 1, welches auf dem Kühlkörper 6 befestigt ist, umgibt, und ist mit dem Kühlkörper 6 und dem Halbleiterelement 2 ausgestattet. Das isolierende Harzgehäuse 8 hat mittels Insert Molding (Umspritzgießtechnik) ausgebildete Hauptanschlüsse 10 und einen Steueranschluß 11 und eine elektrische Verbindung zu dem leitenden Muster und dergleichen auf dem isolierenden Substrat wird über Leitungsabschnitte (nicht gezeigt) gebildet, die sich von den Hauptanschlüssen 10 oder dem Steueranschluß 11 in das Gehäuse 8 erstrecken.
  • Ein vorstehender Abschnitt 8a ist auf der Innenwand des isolierenden Harzgehäuses 8 ausgebildet und ein zweites isolierendes Substrat 3 ist darauf angebracht. Speziell ist das zweite isolierende Substrat über dem Kühlkörper 6 auf der Innenwand des isolierenden Harzgehäuses 8 getrennt von dem Kühlkörper 6 und dem ersten isolierenden Substrat 1 angebracht.
  • Das zweite isolierende Substrat 3 hat eine zweite isolierende Schicht 3a, zweite leitende Muster 3b und ein zweites Rückseitenmuster 3c. Die zweiten leitenden Muster 3b sind auf der Deckfläche des zweiten isolierenden Substrates 3a ausgebildet und das zweite Rückseitenmuster 3c ist auf der unteren Oberfläche des zweiten isolierenden Substrates 3 ausgebildet. Ähnlich zu dem ersten isolierenden Substrat 1 bestehen die zweiten isolierenden Schichten 3a in dem zweiten isolierenden Substrat 3 aus einer Keramik, wie z. B. AlN, und die zweiten leitenden Muster 3b und das zweite Rückseitenmuster 3c, welche an die zweite isolierende Schicht 3a gefügt sind, sind aus Kupfer oder einer Kupferlegierung ausgebildet.
  • Eine Mehrzahl von zweiten leitenden Mustern 3b ist ausgebildet und ein Widerstandselement 4 ist so ausgebildet, daß es das Muster benachbart den zweiten leitenden Mustern 3b überspannt. Die zweiten leitenden Muster 3b sind mit dem Widerstandselement 4 durch Lot 7c verbunden. Speziell sind die zweiten leitenden Muster 3b mit dem Widerstandselement 4 durch Löten elektrisch verbunden. Dadurch wird das Widerstandselement 4 mit einem vorbestimmten Widerstandswert auf dem zweiten isolierenden Substrat 3 durch Löten befestigt.
  • Das zweite Rückseitenmuster 3c ist auf der Deckfläche des hervorstehenden Abschnitts 8a mittels eines Klebers oder derglei chen befestigt. Dadurch ist das zweite isolierende Substrat 3 auf der Innenwand des isolierenden Harzgehäuses 8 angebracht. Weiterhin ist das Halbleiterelement 2 mit den zweiten leitenden Mustern 3b durch einen Draht 5 verbunden. Dadurch ist das Halbleiterelement 2 mit dem Widerstandselement 4 durch den Draht 5 und die zweiten leitenden Muster 3b verbunden. Obwohl das zweite Rückseitenmuster 3c auf dem vorstehenden Abschnitt 8a unter Verwendung eines Klebers angebracht war, kann als ein Verfahren zum Anbringen (Befestigen) des zweiten isolierenden Substrates 3 auf dem isolierenden Harzgehäuse 8 ein Aufbau verwendet werden, bei dem das zweite Rückseitenmuster 3c in Eingriff mit dem zweiten isolierenden Substrat 3 steht und an dem vorstehenden Abschnitt 8a in dem isolierenden Harzgehäuse 8 befestigt (aufgesetzt) ist. Da solch ein Aufbau bei dem Schritt zum Ausbilden des isolierenden Harzgehäuses 8 ausgebildet wird und die Verwendung des Klebers nicht erforderlich ist, können die Kosten des Produktes verringert werden.
  • Der Betrieb jedes Halbleiterelementes 2, speziell der Schaltvorgang jedes Schaltelementes, wie z. B. eines IGBT oder eines Leistungs-MOSFET wird durchgeführt durch Anlegen von AN/AUS-Steuer(Schalt)-Signalen an jede Gateelektrode. Durch Einstellen des Widerstandswertes des Widerstandselementes 4, das mit jedem Halbleiterelement 2 verbunden ist, auf einen vorbestimmten Wert, kann zu dieser Zeit der zu jedem Halbleiterelement fließende Gatestrom eingestellt werden. Speziell wirkt das Widerstandselement 4 als ein Gateausgleichswiderstand zum Ausgleichen des Gatestroms.
  • Obwohl eine detaillierte Beschreibung unterlassen wird, ist bei einer Halbleitervorrichtung zum Schützen der isolierenden Substrate oder des Halbleiterelementes, der Raum, den das isolierende Harzgehäuse 8 umgibt, mit Silikongel ausgefüllt, so daß das erste isolierende Substrat 1 und das zweite isolierende Substrat 3 einschließlich des Halbleiterelementes 2 und des Drahtes 5 bedeckt sind. Weiterhin wird der obere Abschnitt desselben durch Überziehen mit einem Epoxidharz oder Bedecken mit einem Deckel verschlossen. Zum Erleichtern des Verständnisses der vorliegenden Erfindung ist in 2 der Schaltplan einer Halbleitervorrichtung 9 in den Ausführungsformen der vorliegenden Erfindung gezeigt.
  • Wie oben beschrieben ist bei der Halbleitervorrichtung der ersten Ausführungsform ein isolierendes Substrat mit einem zweiten isolierenden Substrat 3 nämlich einem darauf befestigten Gateausgleichswiderstand, auf der isolierenden Harzgehäuseseite befestigt. Durch den oben beschriebenen Aufbau wird erzeugte Wärme, wenn das Halbleiterelement 2 betrieben wird, nur in geringem Umfang zu dem Widerstandselement 4 übertragen. Verglichen zu dem Stand der Technik kann dadurch das Auftreten von Rissen in dem Lot 7c, das das zweite isolierende Substrat 3 mit dem Widerstandselement 4 verbindet, unterdrückt werden. Deshalb kann der Unterbrechungsdefekt des Gateausgleichs-Widerstandsabschnitts, der bei dem Betrieb des Halbleiterelementes auftritt, verhindert werden, und eine hohe Zuverlässigkeit kann sichergestellt werden.
  • Wie oben ebenfalls beschrieben ist, ist das Widerstandselement 4 auf dem zweiten isolierenden Substrat 3 durch Löten befestigt. Das Löten kann bewerkstelligt werden durch Reflow(Aufschmelz)-Löten unter Verwendung einer Heizplatte. Da kein Arbeitsgang unter Verwendung eines Lötkolbens erforderlich ist, kann speziell die Ausführbarkeit des Lötens verbessert werden. Weiterhin kann die Qualität der Halbleitervorrichtung stabilisiert werden.
  • Gemäß der Halbleitervorrichtung der ersten Ausführungsform kann der Unterbrechungsdefekt des Gateausgleichs-Widerstandsabschnittes, der bei dem Betrieb des Halbleiterelementes auftritt, verhindert werden und eine hohe Zuverlässigkeit kann sichergestellt werden.
  • Zweite Ausführungsform
  • Eine Halbleitervorrichtung gemäß der zweiten Ausführungsform wird beschrieben. Hier konzentriert sich die Beschreibung auf Aspekte, die unterschiedlich zu der ersten Ausführungsform sind.
  • Bei einer bekannten Vorgehensweise wurden ein Halbleiterelement 2 und ein Widerstandselement 4 auf dem gleichen isolierenden Substrat ausgebildet. Folglich erforderte das isolierende Substrat einen Isolationswiderstand bis zu einigen Tausend Volt. Bei der ersten Ausführungsform wurde jedoch ein isolierendes Substrat, auf dem ein Gateausgleichswiderstand befestigt war, auf der Seite des isolierenden Harzgehäuses befestigt. Deshalb wird es als hinreichend angesehen, wenn das isolierende Substrat einen Isolationswiderstand bis zu einigen zehn Volt aufweist. Aus diesem Grund hat die zweite Ausführungsform einen Aufbau, bei dem die Dicke der isolierenden Schicht in dem isolierenden Substrat, auf welchem ein Gateausgleichswiderstand angebracht ist, dünner ist als die Dicke der isolierenden Schicht in dem isolierenden Substrat, auf dem eine Halbleitervorrichtung angebracht ist.
  • 3 ist eine Seitenansicht eines zweiten isolierenden Substrates 3 und eines Widerstandselementes 4 bei der Halbleitervorrichtung gemäß der zweiten Ausführungsform. In der zweiten Ausführungsform ist die Dicke t der zweiten isolierenden Schicht 3a in dem zweiten isolierenden Substrat 3 dünner als die Dicke der ersten isolierenden Schicht 1a in dem ersten isolierenden Substrat 1.
  • Wenn die Dicke der ersten isolierenden Schicht 1a ungefähr 0,64 mm ist, ist beispielsweise der Isolationswiderstand sichergestellt und keine Probleme treten auf, sogar wenn die Dicke der zweiten Isolationsschicht 3a ungefähr 0,32 mm ist. Speziell kann die Dicke der zweiten isolierenden Schicht 3a um ungefähr 0,32 mm dünner sein als die Dicke der ersten isolierenden Schicht 1a, was gleich der Hälfte der Dicke der ersten isolierenden Schicht 1a ist.
  • Die Dicke der zweiten isolierenden Schicht 3a in dem zweiten isolierenden Substrat 3 ist dadurch dünner als die Dicke der ersten isolierenden Schicht 1a in dem ersten isolierenden Substrat 1. Andere Ausgestaltungen sind die gleichen wie die Ausgestaltungen bei der ersten Ausführungsform. Durch Verwenden der oben beschriebenen Ausgestaltungen kann das zweite isolierende Substrat 3 zur Befestigung des Widerstandselementes 4 mit geringeren Kosten hergestellt werden.
  • Gemäß der Halbleitervorrichtung der zweiten Ausführungsform kann zusätzlich zu der Wirkung der ersten Ausführungsform das isolierende Substrat zum Befestigen des Widerstandselementes mit niedrigeren Kosten hergestellt werden und eine Kostenverringerung kann erzielt werden.
  • Dritte Ausführungsform
  • Eine Halbleitervorrichtung gemäß der dritten Ausführungsform wird beschrieben. Hier konzentriert sich die Beschreibung auf Aspekte, die unterschiedlich zu der ersten und zweiten Ausführungsform sind.
  • Die Draufsichten des ersten isolierenden Substrates 1 und des zweiten isolierenden Substrates 3 einer Halbleitervorrichtung gemäß der dritten Ausführungsform sind in 4A bzw. 4B gezeigt. In 4A ist der kürzeste Abstand von dem Umfang des ersten leitenden Musters 1b zu dem Umfang der ersten isolierenden Schicht 1a entlang der Oberfläche der ersten isolierenden Schicht 1a, nämlich der Kriechabstand von dem ersten leitenden Muster 1b zu dem Umfang der ersten isolierenden Schicht 1a durch D1 dargestellt. In 4B ist der kürzeste Abstand von dem Umfang des zweiten leitenden Musters 3b zu dem Umfang der zweiten isolierenden Schicht 3a entlang der Oberfläche der zweiten isolierenden Schicht 3a, nämlich der Kriechabstand von dem zweiten leitenden Muster 3b zu dem Umfang der zweiten isolierenden Schicht 3a durch D2 dargestellt.
  • In der dritten Ausführungsform ist der Kriechabstand D2 kürzer als die Kriechstrecke D1. Beispielsweise ist D1 = 2 mm und D2 = 0,5 mm. Andere Ausgestaltungen sind die Gleichen wie die Ausgestaltungen bei der ersten und zweiten Ausführungsform.
  • Bei der dritten Ausführungsform wurde in der gleichen Weise wie bei der ersten und zweiten Ausführungsform ein isolierendes Substrat, auf dem ein Gateausgleichswiderstand angebracht war, an der Seite des isolierenden Harzgehäuses befestigt. Deshalb wird es als hinreichend erachtet, wenn das isolierende Substrat einen Isolationswiderstand bis zu einigen zehn Volt aufweist. Folglich kann die Kriechstrecke D2 kürzer sein als die Kriechstrecke D1. Dadurch kann das zweite isolierende Sub strat 3 zum Anbringen des Widerstandselementes 4 mit weiter verringerten Kosten hergestellt werden und eine Kostenerniedrigung kann erzielt werden.
  • Gemäß der Halbleitervorrichtung der dritten Ausführungsform kann zusätzlich zu den Wirkungen der ersten und zweiten Ausführungsform das isolierende Substrat zum Anbringen des Widerstandselements mit weiter verringerten Kosten hergestellt werden und eine Kostenverringerung kann erzielt werden.
  • Vierte Ausführungsform
  • Eine Halbleitervorrichtung gemäß der vierten Ausführungsform wird beschrieben. Hier konzentriert sich die Beschreibung auf Aspekte, die unterschiedlich zu der ersten bis dritten Ausführungsform sind.
  • Eine Querschnittsansicht des zweiten isolierenden Substrates 3 einer Halbleitervorrichtung gemäß der vierten Ausführungsform ist in 5 gezeigt. Bei dem Aufbau der ersten bis dritten Ausführungsform war das zweite Rückseitenmuster 3c auf der unteren Oberfläche der zweiten isolierenden Schicht 3a ausgebildet und an dem vorstehenden Abschnitt 8a befestigt (siehe 1B). Demgegenüber ist bei dem Aufbau der vierten Ausführungsform, wie 5 zeigt, das zweite Rückseitenmuster 3c nicht auf der unteren Oberfläche der zweiten isolierenden Schicht 3a ausgebildet.
  • Eine Halbleitervorrichtung, die solch ein zweites isolierendes Substrat verwendet, ist in 6 gezeigt. Speziell hat die Halbleitervorrichtung der vierten Ausführungsform einen Aufbau, bei dem ein zweites isolierendes Substrat 3 innerhalb des isolierenden Harzgehäuses 8 angebracht ist durch direktes Befestigen der zweiten isolierenden Schicht 3a an dem isolierenden Harzgehäuse 8 (der oberen Oberfläche des vorstehenden Abschnittes 8a) mit einem Kleber.
  • Da das Rückseitenmuster des zweiten isolierenden Substrates 3 unnötig wird, kann bei Verwendung des oben beschriebenen Aufbaus das zweite isolierende Substrat 3 zum Anbringen des Widerstandselementes 4 mit weiter verringerten Kosten hergestellt werden und eine Kostenverringerung kann erzielt werden.
  • Gemäß der Halbleitervorrichtung der vierten Ausführungsform kann zusätzlich zu den Wirkungen der ersten und dritten Ausführungsform das isolierende Substrat zum Anbringen des Widerstandselementes mit weiter verringerten Kosten hergestellt werden und eine Kostenverringerung kann erzielt werden. Da bei dem zweiten isolierenden Substrat 3 mit einem zweiten Rückseitenmuster 3c das Phänomen unterdrückt werden kann, daß bei dem Schaltvorgang des Halbleiterelementes 2 erzeugtes Rauschen auf das zweite leitende Muster 3b des zweiten isolierenden Substrates 3 übergreift, kann die Wirkung der Stabilisierung des Betriebs und der Verbesserung der Zuverlässigkeit der Halbleitervorrichtung erhalten werden.
  • Fünfte Ausführungsform
  • Eine Halbleitervorrichtung gemäß der fünften Ausführungsform wird beschrieben. Hier konzentriert sich die Beschreibung auf Aspekte, die unterschiedlich zu der ersten bis vierten Ausführungsform sind.
  • Bei der ersten bis vierten Ausführungsform wurden Beispiele dargestellt, in denen Keramiken, die aus AlN oder dergleichen zusammengesetzt waren, als Material der zweiten isolierenden Schicht 3a des zweiten isolierenden Substrates 3 verwendet wurden. Bei der fünften Ausführungsform wird ein Glasfaserverstärkter Kunststoff (Glas-Epoxidharz) als das oben beschriebene Material verwendet. Weitere Ausgestaltungen sind die gleichen wie die Ausgestaltungen bei der ersten bis vierten Ausführungsform.
  • In der gleichen Weise wie bei der ersten bis vierten Ausführungsform wurde auch bei der fünften Ausführungsform ein isolierendes Substrat, auf dem ein Gateausgleichswiderstand angebracht war, auf der isolierenden Gehäuseseite befestigt. Als Material für die isolierende Schicht des zweiten isolierenden Substrates 3 kann deshalb ein Material mit einem geringeren Isolationswiderstand und einem geringeren Wärmewiderstand als das Material für die isolierende Schicht des ersten isolierenden Substrates 1 verwendet werden.
  • Durch Verwenden des oben beschriebenen Aufbaus kann das zweite isolierende Substrat 3 zum Anbringen des Widerstandselementes mit weiter verringerten Kosten hergestellt werden und eine Kostenverringerung kann erzielt werden.
  • Gemäß der Halbleitervorrichtung der fünften Ausführungsform kann zusätzlich zu den Wirkungen der ersten bis vierten Ausführungsform das isolierende Substrat zum Anbringen des Widerstandselementes mit weiter verringerten Kosten hergestellt werden und eine Kostenverringerung kann erreicht werden.

Claims (6)

  1. Halbleitervorrichtung mit: einer Wärmesenke (6), einem ersten isolierenden Substrat (1), das auf der Wärmesenke (6) in Kontakt zu der Wärmesenke (6) ausgebildet ist, einem Halbleiterelement (2), das auf dem ersten isolierenden Substrat (1) ausgebildet ist, einem isolierenden Harzgehäuse (8), das auf der Wärmesenke (6) ausgebildet ist und das erste isolierende Substrat (1) und das Halbleiterelement (2) umgibt, einem zweiten isolierenden Substrat (3), das innerhalb des isolierenden Harzgehäuses (8) getrennt von der Wärmesenke (6) und dem ersten isolierenden Substrat (1) über der Wärmesenke (6) angebracht ist, einem Widerstandselement (4), das auf dem zweiten isolierenden Substrat (3) mittels Lötens befestigt ist, und einem Draht (5), der elektrisch das Halbleiterelement (2) mit dem Widerstandselement (4) verbindet.
  2. Halbleitervorrichtung nach Anspruch 1, bei der das erste isolierende Substrat (1) eine erste isolierende Schicht (1a) aufweist und ein erstes leitendes Muster (1b), das auf der oberen Oberfläche der ersten isolierenden Schicht (1a) ausgebildet ist; das erste leitende Muster (1b) elektrisch mit dem Halbleiterelement (2) verbunden ist; das zweite isolierende Substrat (3) eine zweite isolierende Schicht (3a) und ein zweites leitendes Muster (3b) aufweist, das auf der oberen Oberfläche der zweiten isolierenden Schicht (3a) ausgebildet ist; und das zweite leitende Muster (3b) mittels Lötens elektrisch mit dem Widerstandselement (4) verbunden ist.
  3. Halbleitervorrichtung nach Anspruch 2, bei der die Dicke der zweiten isolierenden Schicht (3a) des zweiten isolierenden Substrates (3) dünner ist als die Dicke der ersten isolierenden Schicht (1a) des ersten isolierenden Substrates (1).
  4. Halbleitervorrichtung nach Anspruch 2 oder 3, bei der, wenn der kürzeste Abstand von dem ersten leitenden Muster (1b) zu dem Umfang der ersten isolierenden Schicht (1a) ein erster Kriechabstand (D1) ist und der kürzeste Abstand von dem zweiten leitenden Muster (3b) zu dem Umfang der zweiten isolierenden Schicht (3a) ein zweiter Kriechabstand (D2) ist, der zweite Kriechabstand (D2) kürzer ist als der erste Kriechabstand (D1).
  5. Halbleitervorrichtung nach einem der Ansprüche 2 bis 4, bei der das zweite isolierende Substrat (3) weiterhin ein Rückseitenoberflächenmuster (3c) aufweist, das auf der unteren Oberfläche der zweiten isolierenden Schicht (3a) ausgebildet ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 2 bis 5, bei der die zweite isolierende Schicht (3a) des zweiten isolierenden Substrates (3) aus einem Glasfaser-verstärkten Kunststoff zusammengesetzt ist.
DE102007001191A 2006-06-09 2007-01-05 Halbleitervorrichtung mit einem Widerstand zum Abgleichen der Stromverteilung Expired - Fee Related DE102007001191B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-160913 2006-06-09
JP2006160913A JP2007329387A (ja) 2006-06-09 2006-06-09 半導体装置

Publications (2)

Publication Number Publication Date
DE102007001191A1 DE102007001191A1 (de) 2007-12-13
DE102007001191B4 true DE102007001191B4 (de) 2010-09-09

Family

ID=38663901

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007001191A Expired - Fee Related DE102007001191B4 (de) 2006-06-09 2007-01-05 Halbleitervorrichtung mit einem Widerstand zum Abgleichen der Stromverteilung

Country Status (4)

Country Link
US (1) US7405448B2 (de)
JP (1) JP2007329387A (de)
CN (1) CN100514634C (de)
DE (1) DE102007001191B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202015104797U1 (de) 2015-09-10 2016-12-14 Turck Holding Gmbh LED-Modul

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5542399B2 (ja) * 2009-09-30 2014-07-09 株式会社日立製作所 絶縁回路基板およびそれを用いたパワー半導体装置、又はインバータモジュール
JP5768664B2 (ja) * 2011-11-02 2015-08-26 富士電機株式会社 半導体装置組立方法および半導体装置組立治具
DE112016000517T5 (de) * 2015-01-30 2017-10-19 Mitsubishi Electric Corporation Halbleitervorrichtung
JP6625037B2 (ja) * 2016-11-17 2019-12-25 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN107910324A (zh) * 2017-10-13 2018-04-13 天津大学 一种基于纳米银焊膏双面互连碳化硅mos器件的模块化封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488256A (en) * 1993-09-03 1996-01-30 Kabushiki Kaisha Toshiba Semiconductor device with interconnect substrates
US5536972A (en) * 1993-12-09 1996-07-16 Mitsubishi Denki Kabushiki Kaisha Power module
US5767579A (en) * 1995-12-21 1998-06-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having an electrical connection between a control electrode and a resistive layer
JP2001185679A (ja) * 1999-12-27 2001-07-06 Mitsubishi Electric Corp 半導体スイッチ装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2848068B2 (ja) * 1991-12-10 1999-01-20 富士電機株式会社 半導体装置
JP3133544B2 (ja) * 1993-03-25 2001-02-13 三洋電機株式会社 混成集積回路
JP3220366B2 (ja) * 1995-10-09 2001-10-22 株式会社日立製作所 半導体装置
JP3410969B2 (ja) * 1997-06-30 2003-05-26 株式会社東芝 半導体装置
CA2255441C (en) * 1997-12-08 2003-08-05 Hiroki Sekiya Package for semiconductor power device and method for assembling the same
JP3445511B2 (ja) * 1998-12-10 2003-09-08 株式会社東芝 絶縁基板、その製造方法およびそれを用いた半導体装置
US6215681B1 (en) * 1999-11-09 2001-04-10 Agile Systems Inc. Bus bar heat sink
JP2002231883A (ja) * 2001-01-31 2002-08-16 Hitachi Ltd パワー半導体モジュールおよびそれを用いた電力変換装置
JP4490041B2 (ja) * 2001-04-02 2010-06-23 三菱電機株式会社 電力用半導体装置
JP3676719B2 (ja) * 2001-10-09 2005-07-27 株式会社日立製作所 水冷インバータ
JP4270095B2 (ja) * 2004-01-14 2009-05-27 株式会社デンソー 電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488256A (en) * 1993-09-03 1996-01-30 Kabushiki Kaisha Toshiba Semiconductor device with interconnect substrates
US5536972A (en) * 1993-12-09 1996-07-16 Mitsubishi Denki Kabushiki Kaisha Power module
US5767579A (en) * 1995-12-21 1998-06-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having an electrical connection between a control electrode and a resistive layer
JP2001185679A (ja) * 1999-12-27 2001-07-06 Mitsubishi Electric Corp 半導体スイッチ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202015104797U1 (de) 2015-09-10 2016-12-14 Turck Holding Gmbh LED-Modul

Also Published As

Publication number Publication date
CN101086984A (zh) 2007-12-12
US7405448B2 (en) 2008-07-29
CN100514634C (zh) 2009-07-15
DE102007001191A1 (de) 2007-12-13
US20070284745A1 (en) 2007-12-13
JP2007329387A (ja) 2007-12-20

Similar Documents

Publication Publication Date Title
DE102011084803B4 (de) Leistungshalbleitervorrichtung
DE102008059130B4 (de) Anordnung mit einem Shuntwiderstand und Verfahren zur Herstellung einer Anordnung mit einem Shuntwiderstand
EP0162149B1 (de) Elektrischer Kondensator als Chip-Bauelement
EP0920055B1 (de) Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement
DE102008060300B4 (de) Halbleitervorrichtung
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102009055691B4 (de) Leistungshalbleitermodul
DE19634202C2 (de) Halbleitervorrichtung
DE10238037B4 (de) Halbleitereinrichtung mit Gehäuse und Halterung
DE112006000954B4 (de) Halbleiterpaket und Verfahren zur Herstellung
DE112016005766B4 (de) Schaltungsanordnung und elektrischer anschlusskasten
DE102007001191B4 (de) Halbleitervorrichtung mit einem Widerstand zum Abgleichen der Stromverteilung
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE112018002152T5 (de) Halbleiterbauelement
DE102012206758B3 (de) Verfahren zur Herstellung eines Substrats und ein Leistungshalbleitermodul mit einem Substrat für mindestens ein Leitungshalbleiterbauelement
DE10162749A1 (de) Schaltungsanordnung
DE3335848C2 (de)
DE102004034185B3 (de) Temperaturfühler und Verfahren zu dessen Herstellung
DE19509441A1 (de) Hybrid-integrierte Leistungsschaltungsvorrichtung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE102019204639A1 (de) Luftspaltbildung in einer elektrischen Kontaktierung einer Leiterplatte
DE102007024160B4 (de) Leistungshalbleitermodul
WO2007045112A1 (de) Leistungsgehäuse für halbleiterchips und deren anordnung zur wärmeabfuhr
DE102006033856B3 (de) Temperaturmesssensor und Verfahren zu dessen Herstellung
DE112019002408T5 (de) Schaltungsanordnung und elektrischer anschlusskasten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130801