JP2020092180A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2020092180A
JP2020092180A JP2018228965A JP2018228965A JP2020092180A JP 2020092180 A JP2020092180 A JP 2020092180A JP 2018228965 A JP2018228965 A JP 2018228965A JP 2018228965 A JP2018228965 A JP 2018228965A JP 2020092180 A JP2020092180 A JP 2020092180A
Authority
JP
Japan
Prior art keywords
resin component
semiconductor device
case
conductive film
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018228965A
Other languages
English (en)
Other versions
JP7038645B2 (ja
Inventor
康貴 清水
Yasutaka Shimizu
康貴 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018228965A priority Critical patent/JP7038645B2/ja
Priority to US16/558,482 priority patent/US11244875B2/en
Priority to DE102019218478.2A priority patent/DE102019218478B4/de
Priority to CN201911205049.XA priority patent/CN111293086B/zh
Publication of JP2020092180A publication Critical patent/JP2020092180A/ja
Priority to US17/510,579 priority patent/US11676871B2/en
Application granted granted Critical
Publication of JP7038645B2 publication Critical patent/JP7038645B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体装置のコストを従来よりも低減することが可能な半導体装置等を提供する。【解決手段】半導体装置１００は、電気回路の構成要素としての半導体素子Ｓ１が存在する領域Ｒｇ１を囲むケースＣｓ１を備える。領域Ｒｇ１に接する、ケースＣｓ１の内側には、樹脂部品５０が固定されている。樹脂部品５０には、電気回路の一部である導電膜Ｅ２が設けられている。導電膜Ｅ２が領域Ｒｇ１に接触するように、当該導電膜Ｅ２は樹脂部品５０に設けられている。【選択図】図１

Description

本発明は、ケースを利用した構成を有する半導体装置および半導体装置の製造方法に関する。
半導体装置における配線パターンの形成技術として、特許文献１に開示されている技術（以下、「関連技術Ａ」ともいう）が知られている。
特開２００５−０３２７７９号公報
関連技術Ａでは、パッケージ本体に配線パターンが形成される。そのため、パッケージのサイズが小さく、かつ、大量生産される製品は、コスト的に優位であり、低コスト化を実現できる。
しかしながら、関連技術Ａを、例えば、電力用半導体装置のような、多品種の製品であって、かつ、小ロットの製品であって、かつ、サイズが大きい製品に適用した場合、配線パターンを製品毎に変更する必要がある。そのため、製品としての半導体装置のコストが高くなってしまうという問題があった。
本発明は、このような問題を解決するためになされたものであり、半導体装置のコストを従来よりも低減することが可能な半導体装置等を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る半導体装置は、電気回路の構成要素としての第１部材が少なくとも存在する領域を囲むケースを備え、前記領域に接する、前記ケースの内側には、樹脂で構成された樹脂部品が固定されており、前記樹脂部品には、前記電気回路の一部である導電膜が設けられており、前記導電膜が前記領域に接触するように、当該導電膜は前記樹脂部品に設けられている。
本発明によれば、半導体装置は、電気回路の構成要素としての第１部材が存在する領域を囲むケースを備える。前記領域に接する、前記ケースの内側には、樹脂部品が固定されている。前記樹脂部品には、前記電気回路の一部である導電膜が設けられている。前記導電膜が前記領域に接触するように、当該導電膜は前記樹脂部品に設けられている。
これにより、ケースにおいて、第１部材と前記ケースの内側に固定されている樹脂部品の導電膜との配線を行うことができる。すなわち、従来、例えば、基板において行っていた配線を、ケースにおいて行うことができる。そのため、半導体装置のケースのサイズを小さくすることができる。したがって、ケースのコストを低減できる。その結果、半導体装置のコストを従来よりも低減することができる。
実施の形態１に係る半導体装置の断面図である。 実施の形態１に係る樹脂部品の外観図である。 実施の形態１に係るケースの局部における構成を示す図である。 実施の形態１に係るケースの局部の周辺の構成を示す平面図である。 実施の形態１に係る製造方法Ｐｒのフローチャートである。 変形例１の構成を説明するための図である。 変形例２の構成を説明するための図である。 変形例３の構成を説明するための図である。 変形例４の構成を有する樹脂部品を示す平面図である。 変形例５の構成を有する半導体装置の一部の上面図である。 比較例としての半導体装置の平面図である。
以下、図面を参照しつつ、実施の形態について説明する。以下の図面では、同一の各構成要素には同一の符号を付してある。同一の符号が付されている各構成要素の名称および機能は同じである。したがって、同一の符号が付されている各構成要素の一部についての詳細な説明を省略する場合がある。
なお、実施の形態において例示される各構成要素の寸法、材質、形状、当該各構成要素の相対配置などは、装置の構成、各種条件等により適宜変更されてもよい。また、各図における各構成要素の寸法は、実際の寸法と異なる場合がある。
＜実施の形態１＞
図１は、実施の形態１に係る半導体装置１００の断面図である。半導体装置１００は、発電、送電、効率的なエネルギーの利用、エネルギーの再生等の分野において利用される。半導体装置１００は、たとえば、家電用、産業用、自動車用、電車用等の電力用半導体装置である。
図１において、Ｘ方向、Ｙ方向およびＺ方向は、互いに直交する。以下の図に示されるＸ方向、Ｙ方向およびＺ方向も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向である−Ｘ方向とを含む方向を「Ｘ軸方向」ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向である−Ｙ方向とを含む方向を「Ｙ軸方向」ともいう。また、以下においては、Ｚ方向と、当該Ｚ方向の反対の方向である−Ｚ方向とを含む方向を「Ｚ軸方向」ともいう。
また、以下においては、Ｘ軸方向およびＹ軸方向を含む平面を、「ＸＹ面」ともいう。また、以下においては、Ｘ軸方向およびＺ軸方向を含む平面を、「ＸＺ面」ともいう。また、以下においては、Ｙ軸方向およびＺ軸方向を含む平面を、「ＹＺ面」ともいう。
図１を参照して、半導体装置１００は、ケースＣｓ１と、複数の電極Ｅ１と、絶縁基板１０と、放熱板１５と、複数の半導体素子Ｓ１と、プリント基板２０とを備える。
ケースＣｓ１の形状は、例えば、筒状である。平面視（ＸＹ面）におけるケースＣｓ１の形状は、閉ループ状である。ケースＣｓ１は、樹脂で構成されている。
また、ケースＣｓ１には、各電極Ｅ１が固定されている。各電極Ｅ１は、金属で構成されている主電極である。各電極Ｅ１は、長尺状の端子である。
ケースＣｓ１は、空間である領域Ｒｇ１を有する。すなわち、ケースＣｓ１は、領域Ｒｇ１を囲む。領域Ｒｇ１には、複数の半導体素子Ｓ１、プリント基板２０、ワイヤＷ１等が存在する。領域Ｒｇ１には、封止材４が充填されている。また、ケースＣｓ１は、局部Ｃｓ１ｘを有する。局部Ｃｓ１ｘは、ケースＣｓ１の一部である。平面視における局部Ｃｓ１ｘの形状は、閉ループ状である。
放熱板１５は、放熱性を有する金属板である。絶縁基板１０は、絶縁性を有する。絶縁基板１０は、放熱板１５上に設けられている。絶縁基板１０は、絶縁層１１と、配線回路１２とを含む。
なお、図１では、配線回路１２の構成が簡略化して示されている。配線回路１２は、金属により構成されている回路板である。具体的には、図１では、エッチングされていない配線回路１２が示されている。実際には、絶縁層１１上には、エッチングにより、回路パターンが形成された配線回路１２が存在する。
ケースＣｓ１は、絶縁基板１０の絶縁層１１、および、放熱板１５に接合されている。
半導体素子Ｓ１は、例えば、電力用半導体素子等の半導体チップである。当該電力用半導体素子は、例えば、スイッチング素子、ダイオード等である。すなわち、半導体素子Ｓ１は、電気回路の構成要素としての部材である。半導体素子Ｓ１は、Ｓｉ、ＳｉＣおよびＧａＮのいずれかで構成されている。半導体素子Ｓ１は、例えば、ＳｉＣで構成されている。
半導体素子Ｓ１は、接合材９を介して、配線回路１２に電気的に接続されている。接合材９は、例えば、はんだである。なお、図１に示される半導体素子Ｓ１の数は２であるが、実際に、半導体装置１００が備える半導体素子Ｓ１の数は３以上である。なお、半導体装置１００が備える半導体素子Ｓ１の数は、１であってもよい。
次に、本実施の形態の特徴的な構成について説明する。以下においては、領域Ｒｇ１に接する、ケースＣｓ１の内側を、「ケース内側領域」ともいう。ケース内側領域には、電極Ｅ１が固定されている。
半導体装置１００は、さらに、樹脂部品５０を備える。なお、図１では、樹脂部品５０の構成を分かりやすくするために、当該樹脂部品５０を電極Ｅ１よりも手前側に示している。
詳細は後述するが、ケース内側領域には、樹脂で構成された樹脂部品５０が固定されている。樹脂部品５０は、ＰＰＳ（Polyphenylenesulfide）、ＰＣ（Polycarbonate）、ＡＢＳ（Acrylonitrile Butadiene Styrene）、ＰＰＡ（Polyphthalamide）、ＰＭＭＡ（Polymethyl methacrylate）、ＰＰ（Polypropylene）、ＴＰＥ（Thermoplastic Elastomers）、ＬＣＰ（Liquid Crystal Polymer）、ＬＤＰＥ（Low Density Polyethylene）およびエラストマのいずれかで構成されている。
図２は、実施の形態１に係る樹脂部品５０の外観図である。図３は、実施の形態１に係るケースＣｓ１の局部Ｃｓ１ｘにおける構成を示す図である。図３（ａ）は、ケースＣｓ１の局部Ｃｓ１ｘにおける構成を示す平面図である。なお、図３（ａ）では、後述の導電膜Ｅ２は、図２よりも簡略化して示されている。
図３（ｂ）は、ケースＣｓ１の局部Ｃｓ１ｘにおける構成を示す側面図である。なお、図３（ｂ）では、構成を分かりやすくするために、局部Ｃｓ１ｘについては、当該局部Ｃｓ１ｘの輪郭のみを示している。
図２、図３（ａ）および図３（ｂ）を参照して、局部Ｃｓ１ｘは、平面Ｃｓ１ｒを有する。局部Ｃｓ１ｘの平面Ｃｓ１ｒは、ケース内側領域の一部である。局部Ｃｓ１ｘの平面Ｃｓ１ｒには、樹脂部品５０が固定されている。
樹脂部品５０は、ベース部５１と、突起部５２とを有する。ベース部５１の形状は、板状である。また、ベース部５１の形状は、長尺状である。なお、ベース部５１の形状は、長尺状以外の形状であってもよい。
樹脂部品５０の一部は、ケースＣｓ１の内部に挿入されている。すなわち、樹脂部品５０の一部は、ケースＣｓ１に埋もれている。また、樹脂部品５０の別の一部は、ケースＣｓ１から突出している。
具体的には、ベース部５１の一部は、ケースＣｓ１の局部Ｃｓ１ｘに埋もれている。なお、ベース部５１全体が、局部Ｃｓ１ｘに埋もれていてもよい。また、突起部５２は、ケースＣｓ１の局部Ｃｓ１ｘから突出している。図３（ｂ）は、突起部５２全体が局部Ｃｓ１ｘから突出している状態を示しているが、これに限定されない。例えば、突起部５２の一部が、局部Ｃｓ１ｘに埋もれていてもよい。
また、樹脂部品５０には、一例として、１つの導電膜Ｅ２が設けられている。具体的には、導電膜Ｅ２が領域Ｒｇ１に接触するように、当該導電膜Ｅ２は樹脂部品５０に設けられている。導電膜Ｅ２が領域Ｒｇ１に接触する状態は、当該導電膜Ｅ２が当該領域Ｒｇ１に露出する状態である。すなわち、導電膜Ｅ２は、樹脂部品５０の表面に設けられている。
導電膜Ｅ２は、めっきである。当該めっきは、Ｃｕ、Ｎｉ、Ａｇ、Ａｕ、Ｐｄ、ＳｎおよびＣｒのいずれかで構成されている。Ｃｕ、Ｎｉ、ＡｇおよびＡｕは、それぞれ、銅、ニッケル、銀および金である。また、Ｐｄ、ＳｎおよびＣｒは、それぞれ、パラジウム、スズおよびクロムである。
また、導電膜Ｅ２は、はんだ領域Ｅ２ｒを有する。はんだ領域Ｅ２ｒは、はんだ付け面またはワイヤーボンディングエリアとも呼ばれる。はんだ領域Ｅ２ｒは、はんだにより、電気回路の別の構成要素としての部材を接合するための領域である。当該電気回路の別の構成要素としての部材は、例えば、プリント基板２０、電子部品等である。図３（ａ）に示される、樹脂部品５０の導電膜Ｅ２には、一例として、３つのはんだ領域Ｅ２ｒが存在する。
図４は、実施の形態１に係るケースＣｓ１の局部Ｃｓ１ｘの周辺の構成を示す平面図である。図４を参照して、導電膜Ｅ２は、ワイヤＷ１を介して、半導体素子Ｓ１と電気的に接続されている。なお、半導体装置１００には、半導体素子Ｓ１、ワイヤＷ１、導電膜Ｅ２等により、電気回路が構成されている。そのため、導電膜Ｅ２は、半導体装置１００に構成された電気回路の一部である。すなわち、導電膜Ｅ２は、回路パターンとしての配線回路である。
また、突起部５２は、一例として、プリント基板２０との接続にも使用可能である。例えば、図１のように、複数の樹脂部品５０の突起部５２は、プリント基板２０と接続される。なお、図１では、突起部５２上にプリント基板２０が存在する状態が示されているが、実際には、複数の樹脂部品５０の突起部５２全体が、プリント基板２０に設けられた穴に挿入される。これにより、複数の樹脂部品５０の突起部５２が、プリント基板２０に接続される。
（製造方法）
以下においては、半導体装置１００の製造方法を、「製造方法Ｐｒ」ともいう。次に、製造方法Ｐｒについて説明する。図５は、実施の形態１に係る製造方法Ｐｒのフローチャートである。図５では、製造方法Ｐｒの複数の工程に含まれる、１つの特徴的な工程のみを示している。
製造方法Ｐｒでは、ステップＳ１１０において固定工程が行われる。固定工程は、インサート成型により、ケース内側領域に樹脂部品５０および電極Ｅ１を固定する工程である。固定工程では、樹脂部品５０および電極Ｅ１は、同時または略同時に、ケース内側領域に固定される。
その後、組み立て工程、注入工程等の各種工程が行われ、半導体装置１００の製造が完了する。注入工程は、領域Ｒｇ１に封止材４を充填する工程である。
（まとめ）
以上説明したように、本実施の形態によれば、半導体装置１００は、電気回路の構成要素としての半導体素子Ｓ１が存在する領域Ｒｇ１を囲むケースＣｓ１を備える。領域Ｒｇ１に接する、ケースＣｓ１の内側には、樹脂部品５０が固定されている。樹脂部品５０には、電気回路の一部である導電膜Ｅ２が設けられている。導電膜Ｅ２が領域Ｒｇ１に接触するように、当該導電膜Ｅ２は樹脂部品５０に設けられている。
これにより、ケースＣｓ１において、半導体素子Ｓ１とケースＣｓ１の内側に固定されている樹脂部品５０の導電膜Ｅ２との配線を行うことができる。すなわち、従来、例えば、基板において行っていた配線を、ケースＣｓ１において行うことができる。そのため、半導体装置のケースＣｓ１のサイズを小さくすることができる。したがって、ケースＣｓ１のコストを低減できる。その結果、半導体装置のコストを従来よりも低減することができる。
また、本実施の形態では、樹脂部品５０は突起部５２を有する。そのため、ケースＣｓ１の内側に樹脂部品５０を固定する工程が行われる場合において、樹脂部品５０の位置決めを容易に行うことができる。
また、本実施の形態では、樹脂部品５０の導電膜Ｅ２は、ワイヤＷ１を介して、半導体素子Ｓ１と電気的に接続されている。これにより、ケースＣｓ１内のスペースを有効に活用することができる。そのため、ケースＣｓ１を小型化することができる。
また、本実施の形態では、樹脂部品５０の導電膜Ｅ２は、はんだ領域Ｅ２ｒを有する。そのため、別の部材を、樹脂部品５０に電気的に接続することにより、ケースＣｓ１内のスペースを有効に活用することができる。そのため、ケースＣｓ１を小型化することができる。
また、本実施の形態では、樹脂部品５０の導電膜Ｅ２は、めっきである。そのため、樹脂部品５０を個別部品とした状況において、めっきを構成する材料の変更により、多くの用途に対応できる。
また、本実施の形態では、樹脂部品５０は、ＰＰＳ、ＰＣ、ＡＢＳ、ＰＰＡ、ＰＭＭＡ、ＰＰ、ＴＰＥ、ＬＣＰ、ＬＤＰＥおよびエラストマのいずれかで構成されている。すなわち、樹脂で構成される樹脂部品５０は、金属で構成される部品よりも、製造費を抑えることができる。
また、本実施の形態では、半導体素子Ｓ１は、ＳｉＣ（炭化珪素）で構成されている。そのため、当該半導体素子Ｓ１における電流密度は高い。したがって、複数の半導体素子Ｓ１の間隔を広げることができる。これにより、各半導体素子Ｓ１の発熱を軽減することができる。
また、本実施の形態の製造方法Ｐｒにおいて行われる固定工程は、インサート成型により、ケース内側領域に樹脂部品５０および電極Ｅ１を固定する工程である。固定工程においてインサート成型が使用されるため、ケース内側領域に対する、樹脂部品５０および電極Ｅ１の密着性が向上する。したがって、製造方法Ｐｒにより製造された半導体装置１００の品質が向上する。また、インサート成型を利用する固定工程は、様々な形の樹脂部品に対応することができる。
ここで、本実施の形態の比較の対象となる比較例について説明する。以下においては、比較例としての半導体装置を、「半導体装置Ｊ１」ともいう。図１１は、比較例としての半導体装置Ｊ１の平面図である。
以下においては、平面視（ＸＹ面）において、ケースＣｓ１の局部Ｃｓ１ｘと重ならない領域であって、かつ、局部Ｃｓ１ｘに囲まれる領域を、「領域Ｒｇ２」ともいう。領域Ｒｇ２は、絶縁基板１０が存在する領域である。
図１１を参照して、半導体装置Ｊ１では、半導体素子Ｓ１とワイヤＷ１を介して電気的に接続される配線回路Ｅ９は、領域Ｒｇ２内に設けられている。
一方、図４を参照して、本実施の形態の半導体装置１００では、配線回路Ｅ９と同様な機能をする、配線回路としての導電膜Ｅ２は、ケースＣｓ１の局部Ｃｓ１ｘに設けられる。そのため、本実施の形態では、領域Ｒｇ２のサイズを、半導体装置Ｊ１よりも小さくすることができる。
したがって、半導体装置１００の絶縁基板１０のサイズを、半導体装置Ｊ１の絶縁基板１０のサイズよりも小さくすることができる。その結果、半導体装置１００のサイズを、半導体装置Ｊ１のサイズよりも小さくすることができる。これにより、半導体装置１００のコストを、半導体装置Ｊ１よりも低減することができるという効果が得られる。
なお、樹脂部品５０の形状は、図２および図３に示される樹脂部品５０の形状に限定されない。樹脂部品５０の形状は、例えば、図１０の２つの樹脂部品５０の一方または他方の形状であってもよい。また、樹脂部品５０は、例えば、２以上の突起部５２を有してもよい。
また、導電膜Ｅ２の形状は、図２および図３（ａ）に示される導電膜Ｅ２の形状と異なってもよい。導電膜Ｅ２の形状は、例えば、図１０の２つの樹脂部品５０の一方または他方の導電膜Ｅ２の形状であってもよい。
＜変形例１＞
本変形例の構成は、実施の形態１の構成に適用される。図６は、変形例１の構成を説明するための図である。本変形例では、ケースＣｓ１に埋もれている、樹脂部品５０の一部は、ケースＣｓ１の一部と固定される固定部を有する。当該固定部は、樹脂部品５０の側面に設けられた溝Ｖ１である。すなわち、樹脂部品５０の側面には、溝Ｖ１が設けられている。溝Ｖ１は、ケースＣｓ１の局部Ｃｓ１ｘの一部と嵌合するように構成される。
以上説明したように、本変形例によれば、ケースＣｓ１に対する、樹脂部品５０の密着性を向上させることができる。したがって、例えば、温度サイクル試験等により、樹脂部品５０が、ケースＣｓ１から剥離することを抑制することができる。
なお、変形例１の構成の実現のために、前述の製造方法Ｐｒの固定工程が行われた場合、溝Ｖ１の内部には、ケースＣｓ１を構成するための樹脂が充填される。そのため、ケースＣｓ１に対する、樹脂部品５０の密着性をさらに向上させることができる。したがって、半導体装置１００の駆動時の信頼性を向上させることができる。
＜変形例２＞
本変形例の構成は、実施の形態１の構成に適用される。図７は、変形例２の構成を説明するための図である。本変形例では、ケースＣｓ１に埋もれている、樹脂部品５０の一部は、ケースＣｓ１の一部と固定される別の固定部を有する。当該別の固定部は、樹脂部品５０を貫通する貫通穴Ｈ１である。すなわち、樹脂部品５０には、貫通穴Ｈ１が設けられている。貫通穴Ｈ１の内部には、ケースＣｓ１の局部Ｃｓ１ｘの一部が充填されている。
以上説明したように、本変形例によれば、変形例１と同様な効果が得られる。なお、変形例２の構成の実現のために、前述の製造方法Ｐｒの固定工程が行われた場合、貫通穴Ｈ１の内部には、ケースＣｓ１を構成するための樹脂が充填される。そのため、ケースＣｓ１に対する、樹脂部品５０の密着性をさらに向上させることができる。
＜変形例３＞
本変形例の構成は、実施の形態１、および、変形例１，２の全てまたは一部に適用される。図８は、変形例３の構成を説明するための図である。なお、図８では、構成を分かりやすくするために、局部Ｃｓ１ｘについては、当該局部Ｃｓ１ｘの輪郭のみを示している。また、図８では、局部Ｃｓ１ｘに固定されている、電極Ｅ１の一部が示されている。
図８を参照して、本変形例における樹脂部品５０は、ベース部５１と、２つの突起部５２とを有する。図８は、一例として、ベース部５１全体が、局部Ｃｓ１ｘに埋もれている状態を示している。
本変形例では、図８のように、樹脂部品５０が電極Ｅ１をまたぐように、当該樹脂部品５０は配置されている。すなわち、平面視において、樹脂部品５０が電極Ｅ１と交差するように、当該樹脂部品５０はケースＣｓ１の局部Ｃｓ１ｘに設けられている。
次に、本変形例の構成を具体的に説明する。以下においては、図８の２つの突起部５２を、それぞれ、突起部５２ａ，５２ｂともいう。本変形例では、図８のように、突起部５２ａと突起部５２ｂとの間に電極Ｅ１が存在するように、樹脂部品５０の一部がケースＣｓ１の局部Ｃｓ１ｘに埋もれている。
具体的には、ベース部５１全体が、ケースＣｓ１の局部Ｃｓ１ｘに埋もれている。また、突起部５２ａ，５２ｂの各々の一部が、ケースＣｓ１の局部Ｃｓ１ｘから突出している。また、突起部５２ａ，５２ｂの各々の別の一部が、局部Ｃｓ１ｘに埋もれている。なお、突起部５２ａ，５２ｂの各々の全体が、ケースＣｓ１の局部Ｃｓ１ｘから突出していてもよい。
以上説明したように、本変形例によれば、樹脂部品５０が電極Ｅ１をまたぐように、当該樹脂部品５０は配置されている。すなわち、平面視において、樹脂部品５０が電極Ｅ１と交差するように、当該樹脂部品５０はケースＣｓ１の局部Ｃｓ１ｘに設けられている。
これにより、従来、多くのコストが必要であった、異なる複数の電位間の交差の構成を、低コストで実現できる。また、異なる複数の電位間の交差の構成を設けるために必要なスペースのサイズを小さくできる。また、異なる複数の電極が交差する構成を、容易に実現することができる。
＜変形例４＞
本変形例の構成は、実施の形態１、および、変形例１，２，３の全てまたは一部に適用される。図９は、変形例４の構成を有する樹脂部品５０を示す平面図である。図９を参照して、樹脂部品５０には、配線回路である２つの導電膜Ｅ２が設けられている。なお、樹脂部品５０に設けられる導電膜Ｅ２の数は、３以上であってもよい。
以上説明したように、本変形例によれば、従来、２つ以上の金属端子が必要であった配線を、一つの樹脂部品５０で行うことができる。そのため、半導体装置１００を小型化することができる。
＜変形例５＞
本変形例の構成は、実施の形態１、および、変形例１，２，３，４の全てまたは一部に適用される。図１０は、変形例５の構成を有する半導体装置１００の一部の上面図である。なお、図１０は、ケースＣｓ１の局部Ｃｓ１ｘの周辺の構成を示す。
本変形例では、ケースＣｓ１のケース内側領域には、樹脂で構成された複数の樹脂部品５０が固定されている。具体的には、図１０のように、ケースＣｓ１の局部Ｃｓ１ｘの平面Ｃｓ１ｒには、２つの樹脂部品５０が固定されている。各樹脂部品５０には、配線回路である導電膜Ｅ２が設けられている。
なお、局部Ｃｓ１ｘに設けられる樹脂部品５０の数は、３以上であってもよい。以下においては、図１０の２つの樹脂部品５０を、それぞれ、樹脂部品５０ａ，５０ｂともいう。
本変形例では、樹脂部品５０ａの導電膜Ｅ２は、ワイヤＷ１を介して、樹脂部品５０ｂの導電膜Ｅ２と接続されている。
以上説明したように、本変形例によれば、従来、絶縁基板において行っていた配線を、ケースＣｓ１において行うことができる。そのため、半導体装置１００を小型化することができる。したがって、配線に必要な導電膜Ｅ２の量を低減できる。その結果、導電膜Ｅ２としてのめっきに使用される材料の費用を低減することができる。
なお、本発明は、その発明の範囲内において、実施の形態、実施の形態の変形例を自由に組み合わせたり、実施の形態、各変形例を適宜、変形、省略することが可能である。
１２ 配線回路、５０，５０ａ，５０ｂ 樹脂部品、１００，Ｊ１ 半導体装置、Ｃｓ１ ケース、Ｃｓ１ｘ 局部、Ｅ１ 電極、Ｅ２ 導電膜、Ｓ１ 半導体素子、Ｗ１ ワイヤ。

Claims (14)

  1. 電気回路の構成要素としての第１部材が少なくとも存在する領域を囲むケースを備え、
    前記領域に接する、前記ケースの内側には、樹脂で構成された樹脂部品が固定されており、
    前記樹脂部品には、前記電気回路の一部である導電膜が設けられており、
    前記導電膜が前記領域に接触するように、当該導電膜は前記樹脂部品に設けられている
    半導体装置。
  2. 前記樹脂部品の一部は、前記ケースに埋もれており、
    前記樹脂部品の別の一部は、前記ケースから突出している
    請求項１に記載の半導体装置。
  3. 前記ケースの内側には、電極が固定されており、
    前記樹脂部品が前記電極をまたぐように、当該樹脂部品は配置されている
    請求項２に記載の半導体装置。
  4. 前記樹脂部品の一部は、前記ケースに埋もれており、
    前記ケースに埋もれている、前記樹脂部品の一部は、当該ケースの一部と固定される固定部を有する
    請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記固定部は、前記樹脂部品の側面に設けられた溝である
    請求項４に記載の半導体装置。
  6. 前記固定部は、前記樹脂部品を貫通する貫通穴である
    請求項４に記載の半導体装置。
  7. 前記樹脂部品には、複数の配線回路が設けられており、
    各前記配線回路は、前記導電膜である
    請求項１から６のいずれか１項に記載の半導体装置。
  8. 前記ケースの内側には、さらに、樹脂で構成された別の樹脂部品が固定されており、
    前記別の樹脂部品には、別の導電膜が設けられており、
    前記樹脂部品の前記導電膜は、ワイヤを介して、前記別の樹脂部品の前記別の導電膜と接続されている
    請求項１から６のいずれか１項に記載の半導体装置。
  9. 前記導電膜は、はんだにより、前記電気回路の別の構成要素としての第２部材を接合するためのはんだ領域を有する
    請求項１から８のいずれか１項に記載の半導体装置。
  10. 前記第１部材は、半導体素子であり、
    前記導電膜は、ワイヤを介して、前記半導体素子と電気的に接続されている
    請求項１から９のいずれか１項に記載の半導体装置。
  11. 前記半導体素子は、Ｓｉ、ＳｉＣおよびＧａＮのいずれかで構成されている
    請求項１０に記載の半導体装置。
  12. 前記導電膜は、めっきであり、
    前記めっきは、Ｃｕ、Ｎｉ、Ａｇ、Ａｕ、Ｐｄ、ＳｎおよびＣｒのいずれかで構成されている
    請求項１から１１のいずれか１項に記載の半導体装置。
  13. 前記樹脂部品は、ＰＰＳ（Polyphenylenesulfide）、ＰＣ（Polycarbonate）、ＡＢＳ（Acrylonitrile Butadiene Styrene）、ＰＰＡ（Polyphthalamide）、ＰＭＭＡ（Polymethyl methacrylate）、ＰＰ（Polypropylene）、ＴＰＥ（Thermoplastic Elastomers）、ＬＣＰ（Liquid Crystal Polymer）、ＬＤＰＥ（Low Density Polyethylene）およびエラストマのいずれかで構成されている
    請求項１から１２のいずれか１項に記載の半導体装置。
  14. 半導体装置の製造方法であって、
    前記半導体装置は、
    電気回路の構成要素としての第１部材が少なくとも存在する領域を囲むケースを備え、
    前記領域に接する、前記ケースの内側には、樹脂で構成された樹脂部品が固定されており、
    前記樹脂部品には、前記電気回路の一部である導電膜が設けられており、
    前記導電膜が前記領域に接触するように、当該導電膜は前記樹脂部品に設けられており、
    前記ケースの内側には、さらに、電極が固定されており、
    前記製造方法は、
    インサート成型により、前記ケースの内側に前記樹脂部品および前記電極を固定する工程を含む
    半導体装置の製造方法。
JP2018228965A 2018-12-06 2018-12-06 半導体装置および半導体装置の製造方法 Active JP7038645B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018228965A JP7038645B2 (ja) 2018-12-06 2018-12-06 半導体装置および半導体装置の製造方法
US16/558,482 US11244875B2 (en) 2018-12-06 2019-09-03 Semiconductor device and manufacturing method for semiconductor device
DE102019218478.2A DE102019218478B4 (de) 2018-12-06 2019-11-28 Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
CN201911205049.XA CN111293086B (zh) 2018-12-06 2019-11-29 半导体装置及半导体装置的制造方法
US17/510,579 US11676871B2 (en) 2018-12-06 2021-10-26 Semiconductor device and manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018228965A JP7038645B2 (ja) 2018-12-06 2018-12-06 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020092180A true JP2020092180A (ja) 2020-06-11
JP7038645B2 JP7038645B2 (ja) 2022-03-18

Family

ID=70776522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018228965A Active JP7038645B2 (ja) 2018-12-06 2018-12-06 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (2) US11244875B2 (ja)
JP (1) JP7038645B2 (ja)
CN (1) CN111293086B (ja)
DE (1) DE102019218478B4 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823667A (ja) * 1994-07-05 1996-01-23 Sony Corp ブラシレスモータ
JPH11176966A (ja) * 1997-12-10 1999-07-02 Hitachi Ltd 半導体素子収納パッケージ
JP2004039807A (ja) * 2002-07-02 2004-02-05 Mitsubishi Electric Corp 半導体パワーモジュール
US20090003003A1 (en) * 2004-08-25 2009-01-01 Byoung Jae Park Light Emitting Device, Light Emitting Device Package Structure, and Method of Manufacturing the Light Emitting Device Package Structure
US20090261374A1 (en) * 2007-03-12 2009-10-22 Nichia Corporation High output power light emitting device and packaged used therefor
JP2009283898A (ja) * 2008-04-24 2009-12-03 Kyocera Corp 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
WO2012049895A1 (ja) * 2010-10-15 2012-04-19 日本電気株式会社 部品内蔵モジュール及びこれを備える電子機器並びに部品内蔵モジュールの製造方法
JP2016058563A (ja) * 2014-09-10 2016-04-21 三菱電機株式会社 半導体装置およびその製造方法
JP2017017195A (ja) * 2015-07-01 2017-01-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2017508300A (ja) * 2014-03-14 2017-03-23 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． ワイドバンドギャップ半導体材料用ｉｇｂｔ構造
JP2018082069A (ja) * 2016-11-17 2018-05-24 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3225457B2 (ja) * 1995-02-28 2001-11-05 株式会社日立製作所 半導体装置
JP3947500B2 (ja) 2003-07-07 2007-07-18 三井化学株式会社 パッケージの製造方法及びパッケージ用金型
JP2007254860A (ja) 2006-03-24 2007-10-04 Fujitsu Ltd めっき膜及びその形成方法
JP5782070B2 (ja) 2013-07-19 2015-09-24 日本電信電話株式会社 電気素子のパッケージ
JP6288254B2 (ja) * 2014-04-30 2018-03-07 富士電機株式会社 半導体モジュールおよびその製造方法
JP2015220341A (ja) * 2014-05-19 2015-12-07 三菱電機株式会社 金属ベース基板、パワーモジュール、および金属ベース基板の製造方法
JP6233285B2 (ja) * 2014-11-28 2017-11-22 三菱電機株式会社 半導体モジュール、電力変換装置
JP6391527B2 (ja) * 2015-04-16 2018-09-19 三菱電機株式会社 パワー半導体モジュール
JP6075470B2 (ja) * 2016-01-13 2017-02-08 富士電機株式会社 半導体装置およびその製造方法
JP6552450B2 (ja) * 2016-04-19 2019-07-31 三菱電機株式会社 半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823667A (ja) * 1994-07-05 1996-01-23 Sony Corp ブラシレスモータ
JPH11176966A (ja) * 1997-12-10 1999-07-02 Hitachi Ltd 半導体素子収納パッケージ
JP2004039807A (ja) * 2002-07-02 2004-02-05 Mitsubishi Electric Corp 半導体パワーモジュール
US20090003003A1 (en) * 2004-08-25 2009-01-01 Byoung Jae Park Light Emitting Device, Light Emitting Device Package Structure, and Method of Manufacturing the Light Emitting Device Package Structure
US20090261374A1 (en) * 2007-03-12 2009-10-22 Nichia Corporation High output power light emitting device and packaged used therefor
JP2009283898A (ja) * 2008-04-24 2009-12-03 Kyocera Corp 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
WO2012049895A1 (ja) * 2010-10-15 2012-04-19 日本電気株式会社 部品内蔵モジュール及びこれを備える電子機器並びに部品内蔵モジュールの製造方法
JP2017508300A (ja) * 2014-03-14 2017-03-23 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． ワイドバンドギャップ半導体材料用ｉｇｂｔ構造
JP2016058563A (ja) * 2014-09-10 2016-04-21 三菱電機株式会社 半導体装置およびその製造方法
JP2017017195A (ja) * 2015-07-01 2017-01-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2018082069A (ja) * 2016-11-17 2018-05-24 三菱電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP7038645B2 (ja) 2022-03-18
US11676871B2 (en) 2023-06-13
DE102019218478A1 (de) 2020-06-10
US20200185287A1 (en) 2020-06-11
DE102019218478B4 (de) 2023-08-31
CN111293086B (zh) 2024-02-13
US11244875B2 (en) 2022-02-08
CN111293086A (zh) 2020-06-16
US20220044977A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
CN102217060B (zh) 柔性和可堆叠的半导体管芯封装、使用该封装的系统以及制造封装的方法
JP7441287B2 (ja) 半導体装置
KR101354894B1 (ko) 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
CN102308383A (zh) 半导体管芯封装件及其制造方法
CN111587486B (zh) 半导体装置以及半导体装置的制造方法
CN110783315A (zh) 具有电磁屏蔽结构的半导体封装及其制造方法
KR100430325B1 (ko) 폴리머스터드그리드어레이
JP7038645B2 (ja) 半導体装置および半導体装置の製造方法
JP2008294219A (ja) 半導体装置及びその製造方法
KR101477357B1 (ko) 반도체 모듈 및 그 제조 방법
US9392697B2 (en) Package and method of manufacturing package thereof
JP2014150128A (ja) 電子装置
JP5024009B2 (ja) 電子回路の実装方法及び実装構造
JP2021027146A (ja) 半導体装置
JP7548089B2 (ja) 回路装置
US12021011B2 (en) Solder surface features for integrated circuit packages
US20230027138A1 (en) Power module
WO2005101478A1 (en) Packaging assembly utilizing flip chip and conductive plastic traces
US7112873B2 (en) Flip chip metal bonding to plastic leadframe
JP2024126061A (ja) 半導体モジュールの製造方法及び半導体モジュール
KR20160051513A (ko) 전력 모듈 및 그 제조 방법
CN117457506A (zh) 封装方法、芯片器件及包括其的电子装置
JP2021005690A (ja) 半導体モジュール
JP2020077725A (ja) 半導体装置
CN115223964A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220308

R150 Certificate of patent or registration of utility model

Ref document number: 7038645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150